CN111180321A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN111180321A CN111180321A CN202010079681.0A CN202010079681A CN111180321A CN 111180321 A CN111180321 A CN 111180321A CN 202010079681 A CN202010079681 A CN 202010079681A CN 111180321 A CN111180321 A CN 111180321A
- Authority
- CN
- China
- Prior art keywords
- region
- silicon
- gate
- metal
- contact region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 82
- 229910052751 metal Inorganic materials 0.000 claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 92
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 68
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 53
- 239000010703 silicon Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 56
- 229920005591 polysilicon Polymers 0.000 claims description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 124
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 22
- 229910052759 nickel Inorganic materials 0.000 description 11
- 239000007769 metal material Substances 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- UAJUXJSXCLUTNU-UHFFFAOYSA-N pranlukast Chemical group C=1C=C(OCCCCC=2C=CC=CC=2)C=CC=1C(=O)NC(C=1)=CC=C(C(C=2)=O)C=1OC=2C=1N=NNN=1 UAJUXJSXCLUTNU-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请实施例公开一种半导体器件的制造方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成栅极结构；所述栅极结构的表面以及所述半导体衬底的未被所述栅极结构覆盖的表面具有硅区域，在所述硅区域形成金属硅化合物；确定所述半导体器件的接触区和非接触区，刻蚀以去除位于所述非接触区内的金属硅化合物，保留位于所述接触区内的金属硅化合物作为金属接触结构。
Description
技术领域
本申请实施例涉及半导体制造领域，特别涉及一种半导体器件的制造方法。
背景技术
随着半导体器件的发展，自对准金属硅化物(salicide)通常用于作为源极、漏极以及多晶硅栅极的金属接触区材料，以达到降低接触电阻的目的。由于用于形成自对准金属硅化物的金属材料(如镍、钛、钴等)只与硅发生反应，不会与金属硅化物阻挡(SalicideBlock，SAB)材料发生反应，因此，在形成自对准金属硅化物的工艺过程中通常使用SAB材料来覆盖不需要生成自对准金属硅化物的区域，而裸露出需要生成自对准金属硅化物的区域。但是，在定义SAB材料的覆盖区域以及裸露区域的过程中，既要控制特征尺寸，又要考虑材料之间的刻蚀选择比，刻蚀工艺难度较大，工艺成本较高。
发明内容
有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种半导体器件的制造方法。
为达到上述目的，本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种半导体器件的制造方法，所述方法包括：
提供半导体衬底；
在所述半导体衬底上形成栅极结构；
所述栅极结构的表面以及所述半导体衬底的未被所述栅极结构覆盖的表面具有硅区域，在所述硅区域形成金属硅化合物；
确定所述半导体器件的接触区和非接触区，刻蚀以去除位于所述非接触区内的金属硅化合物，保留位于所述接触区内的金属硅化合物作为金属接触结构。
在一种可选的实施方式中，所述栅极结构包括多晶硅栅极和形成在所述多晶硅栅极侧壁上的栅极侧墙
所述栅极侧墙包括靠近所述多晶硅栅极的氧化硅层和远离所述多晶硅栅极的氮化硅层。
在一种可选的实施方式中，所述在所述半导体衬底上形成栅极结构，包括：
在所述半导体衬底上形成介质层；
在所述介质层的部分区域上形成多晶硅栅极，所述栅极结构的表面具有的所述硅区域为所述多晶硅栅极表面上的区域；
在所述多晶硅栅极的侧壁上形成栅极侧墙；
去除未被所述多晶硅栅极和所述栅极侧墙覆盖的部分所述介质层，以使所述半导体衬底上的硅区域暴露；被所述多晶硅栅极和所述栅极侧墙覆盖的部分所述介质层作为栅介质层。
在一种可选的实施方式中，所述栅介质层的材料包括以下至少一种：氧化硅、氮氧化硅、高介电常数材料。
在一种可选的实施方式中，所述半导体衬底上的硅区域暴露之后，所述方法还包括：
通过离子注入工艺在所述硅区域上形成源极区和漏极区；所述硅区域中形成所述源极区和所述漏极区的部分确定为属于所述接触区，所述硅区域中未形成所述源极区和所述漏极区的部分确定为属于所述非接触区。
在一种可选的实施方式中，所述去除未被所述多晶硅栅极和所述栅极侧墙覆盖的部分所述介质层采用湿法刻蚀工艺执行。
在一种可选的实施方式中，所述刻蚀以去除位于所述非接触区内的金属硅化合物，包括：
在所述金属硅化合物上形成图案化的光刻胶层；图案化的所述光刻胶层暴露位于所述非接触区内的所述金属硅化合物；
以图案化的所述光刻胶层为掩膜，刻蚀所述金属硅化合物，以去除位于所述非接触区内的所述金属硅化合物。
在一种可选的实施方式中，所述刻蚀所述金属硅化合物的步骤采用干法刻蚀工艺执行,所述干法刻蚀工艺中使用的刻蚀气体包括CF4、CHF3、Ar和N2。
在一种可选的实施方式中，所述刻蚀气体中，Ar、CF4、CHF3和N2的体积比为10：1：1：4。
本申请实施例提供了一种半导体器件的制造方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成栅极结构；所述栅极结构的表面以及所述半导体衬底的未被所述栅极结构覆盖的表面具有硅区域，在所述硅区域形成金属硅化合物；确定所述半导体器件的接触区和非接触区，刻蚀以去除位于所述非接触区内的金属硅化合物，保留位于所述接触区内的金属硅化合物作为金属接触结构。如此，本申请实施例提供的方法无需通过形成金属硅化物阻挡层来实现金属硅化物的自对准，采用直接在暴露的硅区域的所有部分上均形成金属硅化合物，再通过刻蚀去除非接触区的金属硅化合物的方式，即可完成在接触区形成金属接触结构的工艺流程，工艺简单，难度较小，在极大程度上节省了工艺时间和成本。
附图说明
图1为本申请实施例提供的一种半导体器件的制造方法的实现流程示意图；
图2a-2e为本申请一具体示例提供的一种半导体器件的制造方法中的结构示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。
在形成自对准金属硅化物的工艺过程中，通常使用一层氧化硅层和一层氮化硅层的双层结构作为金属硅化物阻挡层，来覆盖不需要生成自对准金属硅化物的区域，而裸露出需要生成自对准金属硅化物的区域。但在形成SAB层的过程中，需要注意如下问题：一方面，在刻蚀氮化硅层以定义出自对准金属硅化物的区域的过程中，刻蚀工艺需要对氮化硅层和氧化硅层之间有很高的刻蚀选择比，防止刻蚀工艺腐蚀氧化硅层，进而导致氧化硅层下的硅衬底和栅极侧墙中的氮化硅层受损；另一方面，为了后续刻蚀氧化硅层时能够去除完全，需要充足的侧向刻蚀以去除覆盖在栅极侧墙外的SAB层中的氮化硅层，于此同时还需要保证刻蚀氮化硅层后在源极区和漏极区对应位置处形成的自对准区域的特征尺寸小于相应源极区和漏极区的尺寸，兼顾二者，难度较大；此外，进行氧化硅层和氮化硅层的两次沉积过程，以及进行氮化硅层和氧化硅层的两次刻蚀过程，才能形成定义出自对准区域的SAB层，工艺成本较高。
为此，提出了本申请实施例的以下技术方案。
本申请实施例提供一种半导体器件的制造方法，图1为本申请实施例提供的一种半导体器件的制造方法的实现流程示意图，该方法主要包括以下步骤：
步骤101、提供半导体衬底。
步骤102、在所述半导体衬底上形成栅极结构。
在本申请实施例中，提供半导体衬底，所述半导体衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)，或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。
在本申请实施例中，在所述半导体衬底上形成介质层；在所述介质层的部分区域上形成多晶硅栅极；在所述多晶硅栅极的侧壁上形成栅极侧墙；采用湿法刻蚀工艺去除未被所述多晶硅栅极和所述栅极侧墙覆盖的部分所述介质层，以使所述半导体衬底上的硅区域暴露；被所述多晶硅栅极和所述栅极侧墙覆盖的部分所述介质层作为栅介质层。所述栅介质层、所述多晶硅栅极和所述栅极侧墙构成所述栅极结构。所述栅介质层的材料包括以下至少一种：氧化硅、氮氧化硅、高介电常数材料。其中，所述高介电常数材料可以为二氧化铪。
在本申请实施例中，所述栅极侧墙包括靠近所述多晶硅栅极的氧化硅层和远离所述多晶硅栅极的氮化硅层。在实际应用时，所述栅极侧墙可以为氧化硅层-氮化硅层的ON结构或第一氧化硅层-第一氮化硅层-第二氧化硅层-第二氮化硅层的ONON结构。在所述栅极侧墙为ON结构的情形下，靠近所述多晶硅栅极的氧化硅层的厚度小于远离所述多晶硅栅极的氮化硅层的厚度；在所述栅极侧墙为ONON结构的情形下，靠近所述多晶硅栅极的第一氧化硅层和第一氮化硅层的整体厚度小于远离所述多晶硅栅极的第二氧化硅层和第二氮化硅层的整体厚度，且第一氧化硅层的厚度小于第一氮化硅层的厚度，第二氧化硅层的厚度小于第二氮化硅层的厚度。需要说明的是，在所述栅极侧墙为ON结构的情形下，靠近所述多晶硅栅极的氧化硅层的厚度与远离所述多晶硅栅极的氮化硅层的厚度比可以为1:5；在所述栅极侧墙为ONON结构的情形下，第一氧化硅层的厚度和第一氮化硅层的厚度比可以为1:5，第二氧化硅层的厚度和第二氮化硅层的厚度比可以为1:7。
在本申请实施例中，形成所述栅极侧墙的过程为：采用化学气相沉积工艺形成覆盖所述半导体衬底、所述介质层、所述多晶硅栅极上表面和所述多晶硅栅极侧壁的氧化硅层，刻蚀所述氧化硅层，保留覆盖所述多晶硅栅极侧壁的氧化硅层作为第一栅极侧墙；继续采用化学气相沉积工艺形成覆盖所述半导体衬底、所述介质层、所述多晶硅栅极上表面和所述第一栅极侧墙侧壁的氮化硅层，刻蚀所述氮化硅层，保留覆盖所述第一栅极侧墙的侧壁的氮化硅层作为第二栅极侧墙，由此形成了ON结构的所述栅极侧墙。需要说明的是，形成ONON结构的所述栅极侧墙的过程和ON结构的所述栅极侧墙的过程相类似，因此在此不作赘述。
步骤103、所述栅极结构的表面以及所述半导体衬底的未被所述栅极结构覆盖的表面具有硅区域，在所述硅区域形成金属硅化合物。
在本申请实施例中，在所述多晶硅栅极的侧壁上形成所述栅极侧墙后，采用湿法刻蚀工艺去除未被所述多晶硅栅极和所述栅极侧墙覆盖的部分所述介质层，以使所述半导体衬底上未被所述栅极结构覆盖的硅区域暴露，在所述硅区域形成金属硅化合物。需要说明的是，由于所述多晶硅栅极为多晶硅材料，因此，所述硅区域也包括所述栅极结构上表面的所述多晶硅栅极的区域。
在本申请实施例中，形成金属硅化合物的过程为：在所述硅区域上沉积或蒸镀一层镍金属，再进行快速热处理(Rapid Thermal Process，RTP)，如快速热退火工艺，以使所述镍金属与所述硅区域的硅进行反应生成镍硅化物；形成金属硅化合物的过程还可以为：在所述硅区域上沉积含镍化合物(如NiPt)以形成一含镍化合物层，并在含镍化合物层上覆盖一TiN层作为含镍化合物的保护层，进而通过退火工艺使镍与所述硅区域的硅发生反应生成镍硅化物。所述TiN保护层可用来防止含镍化合物被氧化。
步骤104、确定所述半导体器件的接触区和非接触区，刻蚀以去除位于所述非接触区内的金属硅化合物，保留位于所述接触区内的金属硅化合物作为金属接触结构。
在本申请实施例中，确定所述半导体器件的接触区和非接触区，刻蚀以去除位于所述非接触区内的金属硅化合物，保留位于所述接触区内的金属硅化合物作为金属接触结构。其中，所述接触区可以为最终制备得到的半导体器件中需要生成所述金属硅化合物的区域，所述非接触区可以为最终制备得到的半导体器件中不需要生成所述金属硅化合物的区域。在实际应用时，所述接触区可以包括所述栅极结构上表面的所述多晶硅栅极所在的部分区域，以及所述半导体衬底上的源极区和漏极区所在的部分区域。
在本申请实施例中，刻蚀去除所述非接触区内的金属硅化合物的过程为：在所述金属硅化合物上形成光刻胶层，通过光罩对所述光刻胶层进行曝光处理，对经曝光处理后的光刻胶层进行显影，以将未被光照的光刻胶层去除，形成图案化的光刻胶层，图案化的所述光刻胶层暴露位于所述非接触区内的所述金属硅化合物；以图案化的所述光刻胶层为掩膜，刻蚀所述金属硅化合物，以去除位于所述非接触区内的所述金属硅化合物。在实际应用时，可以采用湿法刻蚀工艺或干法刻蚀工艺刻蚀去除所述非接触区的所述金属硅化合物。需要说明的是，由于所述金属硅化合物具有较低的电阻率且与其他材料具有很好的粘合性，因此可以通过保留所述接触区的金属硅化合物作为金属接触结构来降低源极、漏极和栅极的接触电阻。
由于硅可以被F离子氧化，而镍可以被Ar刻蚀掉，因此在本申请实施例中，可以采用CF4、CHF3、Ar和N2作为刻蚀气体对金属硅化合物进行干法刻蚀，其中，所述刻蚀气体中，Ar、CF4、CHF3和N2的体积比为10：1：1：4。
在本申请实施例中，在步骤103之前还可以包括形成所述半导体器件的源极区和漏极区的步骤；具体地，在形成所述栅极结构后，通过离子注入工艺在被暴露的所述半导体衬底上的所述硅区域上形成源极区和漏极区。在实际应用时，所述接触区还可以包括所述半导体衬底上形成所述源极区和所述漏极区的部分区域，所述非接触区还可以包括所述半导体衬底上未形成所述源极区和所述漏极区的部分区域。
本申请实施例中，无需通过形成SAB层来实现金属硅化物的自对准，直接在所述半导体结构上沉积金属材料，在所述金属材料与硅区域的硅反应生成金属硅化合物后，再通过湿法刻蚀工艺或干法刻蚀工艺去除非接触区的金属硅化合物，即完成了在所述接触区形成金属接触结构的工艺流程。本申请在所述接触区形成金属接触结构的工艺流程中，无需形成SAB层，从而减少了沉积SAB层和刻蚀SAB层的工艺步骤，在极大程度上节省了工艺时间和成本；并且，由于没有了对SAB层进行刻蚀的步骤，从而无需考虑侧向刻蚀和自对准区域的特征尺寸的协调控制问题，在一定程度上减小了工艺难度。
以下结合图2a-2e对本申请实施例提供一种半导体器件的制造方法进行详细阐述。需要说明的是，图2a-2e以所述栅极侧墙为ONON结构为例进行说明，如图2a所示，所述半导体衬底210上形成有一介质层220，所述介质层220的部分区域上形成有多晶硅栅极230，所述多晶硅栅极230的侧壁上形成有栅极侧墙240。所述栅极侧墙240包括第一氧化硅层241、第一氮化硅层242、第二氧化硅层243和第二氮化硅层244，其中，所述第一氧化硅层241的厚度小于所述第一氮化硅层242的厚度，所述第二氧化硅层243的厚度小于所述第二氮化硅层244的厚度。
如图2b所示，采用湿法刻蚀工艺去除未被所述多晶硅栅极230和所述栅极侧墙240覆盖的部分所述介质层220，以使所述半导体衬底210上的硅区域暴露，被所述多晶硅栅极230和所述栅极侧墙240覆盖的部分所述介质层220作为栅介质层250。则所述栅介质层250、所述多晶硅栅极230和所述栅极侧墙240构成了所述栅极结构。
如图2c所示，沉积金属材料(如镍)，所述金属材料与所述半导体衬底210和所述多晶硅栅极230上曝露的硅区域的硅进行反应生成金属硅化合物260，需要说明的是，由于所述半导体衬底为硅衬底，且所述多晶硅栅极为多晶硅材料，从而所述金属材料可以和所述半导体衬底210、所述多晶硅栅极230表面的硅发生反应生成金属硅化合物。
如图2d所示，确定所述半导体器件的接触区和非接触区，所述接触区为需要生成所述金属硅化合物的区域，所述非接触区为不需要生成所述金属硅化合物的区域；在实际应用时，所述接触区可以为栅极、源极和漏极上的区域。在所述金属硅化合物260上形成图案化的光刻胶层270；图案化的所述光刻胶层暴露位于所述非接触区内的所述金属硅化合物，且覆盖位于所述接触区内的所述金属硅化合物，可以理解的是，图2d中被光刻胶层270覆盖的区域为最终制备得到的半导体器件中需要生成所述金属硅化合物的区域(接触区)，而光刻胶层270曝露的区域为最终制备得到的半导体器件中不需要生成所述金属硅化合物的区域(非接触区)。需要说明的是，图2d中所述多晶硅栅极230上的所述光刻胶层270还覆盖了所述多晶硅栅极230的所述栅极侧墙240，这样做的目的是为了防止在后续所述金属硅化合物的去除过程中对所述栅极侧墙240产生伤害。还需要说明的是，图2a-2e中并未示意出源极/漏极结构，在实际应用时，所述源极和漏极上的区域也可以确定为接触区(即需要生成所述金属硅化合物的区域)，因此，可以将图2d中所述光刻胶层270曝露的半导体衬底210上的区域看做是半导体衬底210上形成源极和漏极的区域。
如图2e所示，以图案化的所述光刻胶层270为掩膜，采用湿法刻蚀工艺或干法刻蚀工艺刻蚀所述非接触区的金属硅化合物260，以去除位于所述非接触区内的金属硅化合物260，保留位于所述接触区内的金属硅化合物260，去除光刻胶层后，即在所述接触区形成金属接触结构。本申请实施例中，在去除未被所述多晶硅栅极和所述栅极侧墙覆盖的部分所述介质层后，就进行金属材料的沉积步骤，在所述金属材料与硅区域的硅反应生成金属硅化合物后，确定所述半导体器件的接触区和非接触区，直接通过湿法刻蚀工艺或干法刻蚀工艺去除非接触区的金属硅化合物，即完成了在所述接触区形成金属接触结构的工艺流程，本申请在所述接触区形成金属接触结构的工艺流程中，无需通过形成SAB层来实现在接触区形成金属接触结构，从而减少了沉积SAB层和刻蚀SAB层的工艺步骤，在极大程度上节省了工艺时间和成本，且由于没有了对SAB层进行刻蚀的步骤，从而无需考虑侧向刻蚀和自对准区域的特征尺寸的控制问题，在一定程度上减小了工艺难度。
本申请实施例提供了一种半导体器件的制造方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成栅极结构；在所述栅极结构的上表面以及所述半导体衬底的未被所述栅极结构覆盖的表面上均具有硅区域，在所述硅区域形成金属硅化合物；确定所述半导体器件的接触区和非接触区，刻蚀以去除位于所述非接触区内的金属硅化合物，保留位于所述接触区内的金属硅化合物作为金属接触结构。如此，本申请实施例提供的方法无需通过形成金属硅化物阻挡层来实现金属硅化物的自对准，采用直接在暴露的硅区域的所有部分上均形成金属硅化合物，再通过刻蚀去除非接触区的金属硅化合物的方式，即可完成在接触区形成金属接触结构的工艺流程，工艺简单，难度较小，在极大程度上节省了工艺时间和成本。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底；
在所述半导体衬底上形成栅极结构；
所述栅极结构的表面以及所述半导体衬底的未被所述栅极结构覆盖的表面具有硅区域，在所述硅区域形成金属硅化合物；
确定所述半导体器件的接触区和非接触区，刻蚀以去除位于所述非接触区内的金属硅化合物，保留位于所述接触区内的金属硅化合物作为金属接触结构。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述栅极结构包括多晶硅栅极和形成在所述多晶硅栅极侧壁上的栅极侧墙；
所述栅极侧墙包括靠近所述多晶硅栅极的氧化硅层和远离所述多晶硅栅极的氮化硅层。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述在所述半导体衬底上形成栅极结构，包括：
在所述半导体衬底上形成介质层；
在所述介质层的部分区域上形成多晶硅栅极，所述栅极结构的表面具有的所述硅区域为所述多晶硅栅极表面上的区域；
在所述多晶硅栅极的侧壁上形成栅极侧墙；
去除未被所述多晶硅栅极和所述栅极侧墙覆盖的部分所述介质层，以使所述半导体衬底上的硅区域暴露；被所述多晶硅栅极和所述栅极侧墙覆盖的部分所述介质层作为栅介质层。
4.根据权利要求3所述的半导体器件的制造方法，其特征在于，
所述栅介质层的材料包括以下至少一种：氧化硅、氮氧化硅、高介电常数材料。
5.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述半导体衬底上的硅区域暴露之后，所述方法还包括：
通过离子注入工艺在所述硅区域上形成源极区和漏极区；所述硅区域中形成所述源极区和所述漏极区的部分确定为属于所述接触区，所述硅区域中未形成所述源极区和所述漏极区的部分确定为属于所述非接触区。
6.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述去除未被所述多晶硅栅极和所述栅极侧墙覆盖的部分所述介质层采用湿法刻蚀工艺执行。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述刻蚀以去除位于所述非接触区内的金属硅化合物，包括：
在所述金属硅化合物上形成图案化的光刻胶层；图案化的所述光刻胶层暴露位于所述非接触区内的所述金属硅化合物；
以图案化的所述光刻胶层为掩膜，刻蚀所述金属硅化合物，以去除位于所述非接触区内的所述金属硅化合物。
8.根据权利要求7所述的半导体器件的制造方法，其特征在于，
所述刻蚀所述金属硅化合物的步骤采用干法刻蚀工艺执行,所述干法刻蚀工艺中使用的刻蚀气体包括CF4、CHF3、Ar和N2。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于，
所述刻蚀气体中，Ar、CF4、CHF3和N2的体积比为10：1：1：4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010079681.0A CN111180321A (zh) | 2020-02-04 | 2020-02-04 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010079681.0A CN111180321A (zh) | 2020-02-04 | 2020-02-04 | 一种半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111180321A true CN111180321A (zh) | 2020-05-19 |
Family
ID=70654854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010079681.0A Pending CN111180321A (zh) | 2020-02-04 | 2020-02-04 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111180321A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834356A (en) * | 1997-06-27 | 1998-11-10 | Vlsi Technology, Inc. | Method of making high resistive structures in salicided process semiconductor devices |
| CN101355035A (zh) * | 2007-07-27 | 2009-01-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| US20120070995A1 (en) * | 2010-09-21 | 2012-03-22 | Yeng-Peng Wang | Metal gate transistor and method for fabricating the same |
| US20120094459A1 (en) * | 2010-10-13 | 2012-04-19 | Sanjine Park | Semiconductor Devices Including Compressive Stress Patterns and Methods of Fabricating the Same |
| CN102487048A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN103681500A (zh) * | 2012-09-12 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105448832A (zh) * | 2014-08-21 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
-
2020
- 2020-02-04 CN CN202010079681.0A patent/CN111180321A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834356A (en) * | 1997-06-27 | 1998-11-10 | Vlsi Technology, Inc. | Method of making high resistive structures in salicided process semiconductor devices |
| CN101355035A (zh) * | 2007-07-27 | 2009-01-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| US20120070995A1 (en) * | 2010-09-21 | 2012-03-22 | Yeng-Peng Wang | Metal gate transistor and method for fabricating the same |
| US20120094459A1 (en) * | 2010-10-13 | 2012-04-19 | Sanjine Park | Semiconductor Devices Including Compressive Stress Patterns and Methods of Fabricating the Same |
| CN102487048A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN103681500A (zh) * | 2012-09-12 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105448832A (zh) * | 2014-08-21 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6579757B2 (en) | Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized | |
| US8754530B2 (en) | Self-aligned borderless contacts for high density electronic and memory device integration | |
| JP4299791B2 (ja) | Ｃｍｏｓデバイスのゲート構造を作製する方法 | |
| US7316945B2 (en) | Method of fabricating a fin field effect transistor in a semiconductor device | |
| US7638384B2 (en) | Method of fabricating a semiconductor device | |
| US6174774B1 (en) | Method of fabricating semiconductor device | |
| CN104701150B (zh) | 晶体管的形成方法 | |
| US7229863B2 (en) | Method for fabricating thin film transistors | |
| US6107171A (en) | Method to manufacture metal gate of integrated circuits | |
| TWI539533B (zh) | 半導體裝置及其製造方法 | |
| KR20040023716A (ko) | 반도체 디바이스 제조 방법 | |
| US8829587B2 (en) | Flash memory device and manufacturing method of the same | |
| CN111244029A (zh) | 半导体器件及其制造方法 | |
| US20040155266A1 (en) | Method of manufacturing a semiconductor device and a device manufactured by the method | |
| CN111180321A (zh) | 一种半导体器件的制造方法 | |
| US11569369B2 (en) | Method for manufacturing a semiconductor device | |
| CN108122824B (zh) | 半导体结构及其形成方法 | |
| CN212085009U (zh) | 栅极结构 | |
| CN211929495U (zh) | 栅极结构 | |
| KR100834440B1 (ko) | 반도체 소자의 형성방법 | |
| US7662707B2 (en) | Method of forming relatively continuous silicide layers for semiconductor devices | |
| US6528372B2 (en) | Sidewall spacer definition of gates | |
| US20060284311A1 (en) | Method of manufacturing self-aligned contact openings and semiconductor device | |
| TWI451533B (zh) | 嵌入式快閃記憶體的製造方法 | |
| US5985744A (en) | Forming a silicide in predetermined areas of a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200519 |
|
| RJ01 | Rejection of invention patent application after publication |