CN101355035A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN101355035A CN101355035A CNA2007100443512A CN200710044351A CN101355035A CN 101355035 A CN101355035 A CN 101355035A CN A2007100443512 A CNA2007100443512 A CN A2007100443512A CN 200710044351 A CN200710044351 A CN 200710044351A CN 101355035 A CN101355035 A CN 101355035A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- silicon oxide
- grid
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体器件的制造方法：包括提供一半导体衬底，在所述衬底表面形成栅极；沉积氧化硅层，所述氧化层覆盖所述衬底和栅极；在所述氧化硅层表面沉积氮化硅层；刻蚀所述氮化硅层在所述栅极两侧形成侧壁间隔物；在所述侧壁间隔物两侧的衬底中形成源极和漏极；图案化所述氧化硅层；在所述栅极、源极和漏极表面形成金属硅化物。本发明的半导体器件的制造方法可防止侧壁间隔物下方凹陷的产生，并简化了制造工艺。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种金属氧化物半导体(MOS)器件的制造方法。
背景技术
金属硅化物在VLSI/ULSI器件技术中起着非常重要的作用。自对准硅化物(Salicide)工艺已经成为近期在超高速CMOS逻辑大规模集成电路中形成金属硅化物的关键制造工艺之一，它给高性能逻辑器件的制造提供了诸多好处。该工艺同时减小了源/漏电极和栅电极的薄膜电阻，降低了接触电阻，并缩短了与栅极相关的RC延迟。自对准技术中，在由形成于半导体衬底上的杂质扩散层构成的MOSFET的源、漏区域和由多晶硅构成的栅极上，形成金属与半导体例如硅(Si)的反应生成物，即金属硅化物。金属硅化物可以用来提供位于金属线和衬底接触区域之间的接触面，例如多晶硅栅极、硅衬底上的源极和漏极之间的连接。采用金属硅化物能够得到良好的低电阻接触，降低上层互连结构的接触孔与晶体管各极的接触电阻。
采用自对准工艺时需要在衬底表面、栅极外侧的侧壁间隔物(offsetspacer)的表面以及栅极顶部表面形成自对准阻挡层(Salicide Barrier，SAB)。侧壁间隔物为包括在栅极侧面形成的氧化硅和在该氧化硅表面形成的氮化硅的ON结构。申请号为200410076817.3的中国专利申请介绍了一种MOS器件的侧壁间隔物结构和金属硅化物的形成方法。图1至图6为MOS器件形成金属硅化物的剖面示意图。如图1所示，在衬底100表面具有栅极氧化层101和栅极106，在栅极侧面形成有一层很薄的氧化层105以修复刻蚀栅极时造成的栅极表面损伤。在氧化层105外表面形成由氮化硅104、氧化硅103和另一层氮化硅102组成的侧壁间隔物。其中氧化硅层103的材料为在较低的温度下淀积而成的低温氧化物(LowTemperature Oxide，LTO)。
然后，如图2所示，淀积形成自对准阻挡层107，该层覆盖衬底100表面、侧壁间隔物表面以及栅极顶部表面。通过光刻、刻蚀工艺图案化所述自对准阻挡层107，形成对应栅极、源极和漏极金属硅化物位置的开口110、120、和130，如图3所示。随后，如图4所示，在开口中沉积金属并经过热退火形成栅极、源极和漏极金属硅化物111、121和131。
接下来如图5所示，形成金属硅化物后，需要去除自对准阻挡层107。通常自对准阻挡层107的厚度在
左右，去除自对准阻挡层107时首先采用干法刻蚀工艺刻蚀掉
左右，剩下
左右的自对准阻挡层107在利用氢氟酸HF进行湿法清洗。但是，由于在高端工艺中，特别是在90nm以下工艺节点，干法刻蚀易产生微加载效应(micro loadingeffect)，使得刻蚀速率下降。若加大刻蚀强度，则极易破坏衬底有源区(Active Area，AA)；若降低刻蚀强度，则剩余的自对准阻挡层107会过厚，势必需要更长的湿法清洗时间。由于自对准阻挡层107的材料为密度较高的富硅氧化物(silicon Rich Oxide，SRO)，而侧壁间隔物中的氧化硅层103的材料为质地比较疏松的LTO，在利用氢氟酸腐蚀时，氢氟酸对上述两种材料LTO与SRO的腐蚀选择性较低，为5∶1左右。因此在利用氢氟酸长时间腐蚀自对准阻挡层107时极易对氧化硅层103造成过度侵蚀，导致在侧壁间隔物下方出现如图6所示的凹陷200和200’，使沟道的有效长度进一步缩短，影响器件的电学性能。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，可防止侧壁间隔物下方凹陷的产生，并简化了制造工艺。
为达到上述目的，本发明提供的一种半导体器件的制造方法：包括
提供一半导体衬底，在所述衬底表面形成栅极；
沉积氧化硅层，所述氧化层覆盖所述衬底和栅极；
在所述氧化硅层表面沉积氮化硅层；
刻蚀所述氮化硅层在所述栅极两侧形成侧壁间隔物；
在所述侧壁间隔物两侧的衬底中形成源极和漏极；
图案化所述氧化硅层；
在所述栅极、源极和漏极表面形成金属硅化物。
优选地，所述氧化硅层为低温氧化硅LTO。
优选地，所述低温氧化硅LTO利用低压化学气相淀积工艺形成。
优选地，所述低温氧化硅LTO的厚度为
优选地，所述刻蚀的刻蚀剂为三氟甲烷CHF3。
优选地，图案化后的氧化硅层具有对应栅极、源极和漏极位置的开口。
另一方面，提供了一种自对准阻挡层的形成方法，包括：
提供一半导体衬底，在所述衬底表面形成栅极；
沉积氧化硅层，所述氧化层覆盖所述衬底和栅极；
在所述氧化硅层表面沉积氮化硅层；
刻蚀所述氮化硅层以露出所述氧化硅层，并在所述栅极两侧形成侧壁间隔物；
在所述侧壁间隔物两侧的衬底中形成源极和漏极；
图案化所述氧化硅层。
优选地，所述氧化硅层为低温氧化硅LTO。
优选地，所述低温氧化硅LTO利用低压化学气相淀积工艺形成。
优选地，所述低温氧化硅LTO的厚度为
优选地，所述刻蚀的刻蚀剂为三氟甲烷CHF3。
优选地，图案化后的氧化硅层具有对应栅极、源极和漏极位置的开口。
与现有技术相比，本发明具有以下优点：
本发明的半导体器件制造方法，在栅极和衬底表面沉积LTO氧化硅层和氮化硅层后，在刻蚀形成侧壁间隔物的过程中仅刻蚀掉LTO氧化层表面的氮化硅层，而保留该LTO氧化硅层直接作为自对准阻挡层。利用LTO氧化硅层作为自对准阻挡层形成金属硅化物不但能够简化工艺，而且在形成金属硅化物之后，该层无需去除，可直接进行后工艺。因此从根本上解决了由于过度腐蚀LTO氧化硅层所产生的凹陷现象。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1至图6为现有MOS器件形成金属硅化物过程的器件剖面示意图；
图7至图10为说明根据本发明实施例的MOS器件金属硅化物形成过程的器件剖面示意图。
所述示意图只是实例，其在此不应过度限制本发明保护的范围。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明提供的半导体器件及其制造方法特别适用于特征尺寸在65nm及以下的半导体器件及其制造。所述半导体器件不仅是MOS晶体管，还可以是CMOS(互补金属氧化物半导体器件)中的PMOS晶体管和NMOS晶体管。
图7至图11为根据本发明优选实施例的MOS器件形成金属硅化物过程的器件剖面示意图，所述示意图只是实例，其在此不应过度限制本发明保护的范围。首先如图7所示，本发明的半导体器件制造方法在半导体衬底100表面形成栅极结构，栅极结构包括在半导体衬底100表面形成的栅极氧化层101和栅极106。衬底100可以是单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。上述栅极氧化层101可以是氧化硅(SiO2)或氮氧化硅(SiNO)。在65nm以下工艺节点，栅极氧化层110的材料优选为高介电常数材料，例如氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。虽然在此描述了可以用来形成栅极氧化层101的材料的少数示例，但是该层可以由减小栅极漏电流的其它材料形成。栅极氧化层101的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺，优选为ALD工艺。在这样的工艺中，衬底100和栅极氧化层101之间会形成光滑的原子界面，可以形成理想厚度的栅极介质层。
栅极106的材料优选为多晶硅，可以利用PECVD或高密度等离子化学气相淀积(HDP-CVD)工艺在衬底表面沉积，在沉积的多晶硅层表面还需形成一硬掩膜层，例如氮化硅，通常采用PECVD工艺淀积形成上述氮化硅。然后涂布光刻胶并图案化光刻胶以定义栅极的位置，随后利用光刻胶和氮化硅作为掩膜刻蚀所述多晶硅层形成栅极106。此外还要去除剩余的光刻胶和硬掩膜氮化硅，光刻胶的去除采用灰化工艺，硬掩膜氮化硅采用磷酸湿法去除。
刻蚀多晶硅形成栅极106时会在栅极106侧壁产生一定程度的损伤。为修复这种损伤，在栅极106侧壁表面生长一层氧化硅105。通常利用热氧化或ISSG(原位蒸气产生)形成上述氧化硅层105；再于上述氧化硅105表面沉积一层7～10nm厚的氮化硅层104作为氧化硅105与侧壁间隔物之间的过度层。接着，在所述栅极150的两侧形成ON(氧化硅-氮化硅)结构的侧壁隔离物。本实施例中，侧壁隔离物包括低温氧化硅(LTO)层203和氮化硅层202。侧壁隔离物的形成首先在所述衬底100和栅极106表面利用CVD工艺，优选LPCVD(低压化学气相淀积工艺)沉积LTO层203，厚度为例如
随后仍然利用低压化学气相淀积工艺(LPCVD)在LTO层203表面沉积氮化硅层202。
在接下来的工艺步骤中，如图8所示，采用等离子刻蚀工艺刻蚀氮化硅层202，直至露出LTO氧化层203。为保证对氮化硅层202和LTO氧化层203有比较高的刻蚀选择比，本发明实施例采用三氟甲烷CHF3作为刻蚀剂，CHF3对氮化硅层202和LTO氧化层203具有很高的刻蚀选择比(20～25)，因此在刻蚀完氮化硅层202之后刻蚀进程会基本停止在LTO氧化层203表面，不会继续向下刻蚀。
随后，通过离子注入工艺，向位于侧壁隔离物两侧的衬底中注入杂质离子形成源极和漏极(为简便起见，图中未示出)。
在接下来的工艺步骤中，如图9所示，在LTO氧化硅层203表面涂布光刻胶并通过显影、定影等光刻工艺图案化所述光刻胶层。接着，以图案化的光刻胶作为掩膜刻蚀所述LTO氧化硅层203，在LTO氧化硅层203中形成开口210、220和230。本发明的方法利用LTO氧化硅层203作为自对准阻挡层(SAB)，其中的开口210、220和230分别对应栅极、源极和漏极的金属硅化物的位置。
接着，利用物理溅射的方法，沉积金属镍或钴。本领域技术人员可以按照常规工艺进行控制所述金属的淀积。由于氧化硅层203作为自对准阻挡层起到的掩膜作用，上述金属会沉积在开口210、220和230中并与栅极、源极和漏极表面相接触，其余的金属覆盖于氧化硅层203的表面。
随后进行热退火处理，优选快速热退火(RTP)工艺，典型退火温度在500～550℃之间，以使与栅极、源极和漏极表面接触的金属与下方的硅发生硅化反应，形成镍或钴的硅化物211、221和231，如图10所示。接下来刻蚀掉剩余的金属并对衬底表面进行清洗。
本发明的半导体器件制造方法在栅极和衬底表面沉积LTO氧化硅层和氮化硅层后，在刻蚀形成侧壁间隔物的过程中仅刻蚀掉LTO氧化层表面的氮化硅层，而保留该LTO氧化硅层直接作为自对准阻挡层。利用LTO氧化硅层作为自对准阻挡层形成金属硅化物不但能够简化工艺，而且在形成金属硅化物之后，该层无需去除，可直接进行后工艺。从根本上解决了由于过度腐蚀LTO氧化硅层所产生的凹陷现象。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (12)
1、一种半导体器件的制造方法：包括
提供一半导体衬底，在所述衬底表面形成栅极；
沉积氧化硅层，所述氧化层覆盖所述衬底和栅极；
在所述氧化硅层表面沉积氮化硅层；
刻蚀所述氮化硅层在所述栅极两侧形成侧壁间隔物；
在所述侧壁间隔物两侧的衬底中形成源极和漏极；
图案化所述氧化硅层；
在所述栅极、源极和漏极表面形成金属硅化物。
2、如权利要求1所述的方法，其特征在于：所述氧化硅层为低温氧化硅LTO。
3、如权利要求2所述的方法，其特征在于：所述低温氧化硅LTO利用低压化学气相淀积工艺形成。
4、如权利要求3所述的方法，其特征在于：所述低温氧化硅LTO的厚度为
5、如权利要求1所述的方法，其特征在于：所述刻蚀的刻蚀剂为三氟甲烷CHF3。
6、如权利要求1所述的方法，其特征在于：图案化后的氧化硅层具有对应栅极、源极和漏极位置的开口。
7、一种自对准阻挡层的形成方法，包括：
提供一半导体衬底，在所述衬底表面形成栅极；
沉积氧化硅层，所述氧化层覆盖所述衬底和栅极；
在所述氧化硅层表面沉积氮化硅层；
刻蚀所述氮化硅层以露出所述氧化硅层，并在所述栅极两侧形成侧壁间隔物；
在所述侧壁间隔物两侧的衬底中形成源极和漏极；
图案化所述氧化硅层。
8、如权利要求7所述的方法，其特征在于：所述氧化硅层为低温氧化硅LTO。
9、如权利要求8所述的方法，其特征在于：所述低温氧化硅LTO利用低压化学气相淀积工艺形成。
10、如权利要求9所述的方法，其特征在于：所述低温氧化硅LTO的厚度为
11、如权利要求7所述的方法，其特征在于：所述刻蚀的刻蚀剂为三氟甲烷CHF3。
12、如权利要求7所述的方法，其特征在于：图案化后的氧化硅层具有对应栅极、源极和漏极位置的开口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710044351A CN100590815C (zh) | 2007-07-27 | 2007-07-27 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710044351A CN100590815C (zh) | 2007-07-27 | 2007-07-27 | 半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101355035A true CN101355035A (zh) | 2009-01-28 |
| CN100590815C CN100590815C (zh) | 2010-02-17 |
Family
ID=40307766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710044351A Expired - Fee Related CN100590815C (zh) | 2007-07-27 | 2007-07-27 | 半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100590815C (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102403197A (zh) * | 2010-09-08 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 一种激活掺杂原子的方法 |
| CN102420186A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 一种无侧墙cmos器件的制备方法 |
| CN102703879A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 金属硅化物阻挡层薄膜的沉积方法 |
| CN102810478A (zh) * | 2011-05-31 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105226002A (zh) * | 2014-07-04 | 2016-01-06 | 北大方正集团有限公司 | 自对准沟槽型功率器件及其制造方法 |
| CN105895649A (zh) * | 2016-04-11 | 2016-08-24 | 上海华力微电子有限公司 | 一种通过改变sab膜质降低cis器件噪声的方法 |
| CN111180321A (zh) * | 2020-02-04 | 2020-05-19 | 长江存储科技有限责任公司 | 一种半导体器件的制造方法 |
| CN111244029A (zh) * | 2020-01-17 | 2020-06-05 | 长江存储科技有限责任公司 | 半导体器件及其制造方法 |
-
2007
- 2007-07-27 CN CN200710044351A patent/CN100590815C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102403197A (zh) * | 2010-09-08 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 一种激活掺杂原子的方法 |
| CN102403197B (zh) * | 2010-09-08 | 2013-11-20 | 中芯国际集成电路制造(上海)有限公司 | 一种激活掺杂原子的方法 |
| CN102420186A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 一种无侧墙cmos器件的制备方法 |
| CN102810478A (zh) * | 2011-05-31 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN102810478B (zh) * | 2011-05-31 | 2015-03-11 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN102703879A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 金属硅化物阻挡层薄膜的沉积方法 |
| CN105226002A (zh) * | 2014-07-04 | 2016-01-06 | 北大方正集团有限公司 | 自对准沟槽型功率器件及其制造方法 |
| CN105895649A (zh) * | 2016-04-11 | 2016-08-24 | 上海华力微电子有限公司 | 一种通过改变sab膜质降低cis器件噪声的方法 |
| CN105895649B (zh) * | 2016-04-11 | 2018-11-09 | 上海华力微电子有限公司 | 一种通过改变sab膜质降低cis器件噪声的方法 |
| CN111244029A (zh) * | 2020-01-17 | 2020-06-05 | 长江存储科技有限责任公司 | 半导体器件及其制造方法 |
| CN111180321A (zh) * | 2020-02-04 | 2020-05-19 | 长江存储科技有限责任公司 | 一种半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100590815C (zh) | 2010-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101197290A (zh) | 半导体器件的制造方法 | |
| CN100590815C (zh) | 半导体器件的制造方法 | |
| JP4767946B2 (ja) | 異なるゲート誘電体を用いたｎｍｏｓ及びｐｍｏｓトランジスタを具備する相補型金属酸化物半導体集積回路 | |
| US6706581B1 (en) | Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices | |
| CN100483687C (zh) | 用于cmos工艺的金属栅极晶体管及其制造方法 | |
| US7659561B2 (en) | Methods of fabricating semiconductor devices and structures thereof | |
| CN100449784C (zh) | 半导体器件及其制造方法 | |
| CN100517618C (zh) | 半导体器件及其制造方法 | |
| US7534671B2 (en) | Method for integrally forming an electrical fuse device and a MOS transistor | |
| US20050124106A1 (en) | Reverse metal process for creating a metal silicide transistor gate structure | |
| US7663192B2 (en) | CMOS device and method of manufacturing same | |
| CN102074479A (zh) | 半导体器件及其制造方法 | |
| CN100561673C (zh) | 金属氧化物半导体器件的制造方法 | |
| CN100483633C (zh) | 半导体器件的制造方法 | |
| US11973130B2 (en) | Method of forming asymmetric differential spacers for optimized MOSFET performance and optimized MOSFET and SONOS co-integration | |
| US20060128106A1 (en) | Transistor and method for manufacturing thereof | |
| JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
| US6939770B1 (en) | Method of fabricating semiconductor device having triple LDD structure and lower gate resistance formed with a single implant process | |
| US6291330B1 (en) | Method of fabricating gate structure to reduce stress production | |
| KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
| KR20050023650A (ko) | 살리사이드를 갖는 반도체 소자 제조 방법 | |
| CN114765130A (zh) | 半导体结构制作方法及半导体结构 | |
| KR20050012947A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR20050065857A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH10209070A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111117 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100217 Termination date: 20190727 |