CN102403197B - 一种激活掺杂原子的方法 - Google Patents
一种激活掺杂原子的方法 Download PDFInfo
- Publication number
- CN102403197B CN102403197B CN201010278730XA CN201010278730A CN102403197B CN 102403197 B CN102403197 B CN 102403197B CN 201010278730X A CN201010278730X A CN 201010278730XA CN 201010278730 A CN201010278730 A CN 201010278730A CN 102403197 B CN102403197 B CN 102403197B
- Authority
- CN
- China
- Prior art keywords
- silicon
- silicon chip
- nitrogen
- source electrode
- polysilicon gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种激活掺杂原子的方法，在硅片的硅基底上构造出多晶硅栅极；对所述硅片的上表面进行硼原子的低浓度离子注入，在所述多晶硅栅极两侧的硅基底上形成p+型硅衬底；在多晶硅栅极两侧构造由氮化硅构成的侧墙；对多晶硅栅极两侧的侧墙外侧的p+型硅衬底上分别进行源极和漏极离子注入，形成源极和漏极；采用富氮气体的等离子体对硅片上表面进行处理，在多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层形成饱和且稳定的硅-氮键化合物；在该硅片的多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层淀积硅化阻挡层；以及对所述硅片进行退火处理。本发明方案可以有效提高被激活的硼原子的比例。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，特别涉及一种激活掺杂原子的方法。
背景技术
目前大规模制造的半导体集成电路器件的主要原料是硅。本征硅的导电性能很差，只有当硅中加入少量杂质，使其结构和电导率发生改变时，硅才成为一种有用的半导体。这个过程被称为掺杂。硅掺杂是制备半导体器件中pn结的基础。
硅芯片需要掺杂的基本是IIIA族(如硼、铝、镓等)和VA族杂质(如磷、砷等)。硅片掺杂受关注之处在于每一步工艺后器件的剖面情况。由于硅片在一套工艺中要经历多次高温过程，如氧化物生长和CVD等，每次高温过程都会造成杂质在硅中的扩散。杂质扩散会改变原始掺杂区的参数(如结深和浓度)并影响器件性能。因此半导体制造工艺要使得硅片经历的高温最低化，并采用有效措施抑制杂质的扩散。
另一方面，离子注入会将硅原子撞击出晶格结构而损伤硅片晶格；而且被注入离子基本不占据硅的晶格点，而是停留在晶格的间隙位置，无法在电子或空穴传输过程中起到应有的作用。而高温退火处理能够修复晶格缺陷还能使杂质原子移动到晶格点使其激活，是硅片加工过程中的必要步骤。
硼是掺杂的常用杂质中原子量最小的一种，因此其扩散倾向最为明显。现有技术中很难避免在高温退火过程中硼原子的无序扩散。图1示出了传统的互补金属氧化物半导体(CMOS)制造工艺中从初始的硅基底到淀积硅化阻挡层的制造过程中每一步硅片剖面的示意图。
1a：提供一个硅基底101；
1b：在所述硅基底101的上表面，依次淀积栅极氧化层102和多晶硅层103；
1c：对多晶硅层103进行选择性蚀刻，形成1c所示形状的多晶硅栅极；
1d：对硅片表面进行硼原子的低浓度离子注入(LDD IMP)，其结果是在被保留的多晶硅103(多晶硅栅极)两侧的硅基底101形成p+型硅衬底104和p+型硅衬底105；
1e：在被保留的多晶硅103两侧构造由氮化硅构成的侧墙106；
1f：对多晶硅103的侧墙106外侧的p+型硅衬底104和p+型硅衬底105上分别进行源极和漏极离子注入，形成源极107和漏极108；
1g：在该硅片上表面淀积硅化阻挡层(SAB，Salicide Block Layer)，在多晶硅103以及源极107/漏极108上形成的硅化阻挡层分别用109、110和111表示；对硅片进行快速退火(RTA)处理或激光尖峰退火(LSA)处理。
所述硅化阻挡层通常为采用等离子体增强化学气相沉积(PECVD，Plasma Enhanced CVD)方法淀积的富含硅的氧化物。PECVD反应生成的富含硅的氧化物除了硅和氧之外，还含有一定数量的氢原子，这些氢原子以Si-H、Si-O-H、H-O-H的形式存在。如图2所示，硅化阻挡层(109、110和111)中含有大量的氢原子(H)，在退火过程中，当硅片的温度升高后，多晶硅103、源极107和漏极108中的硼原子(B)向外扩散，或者硅化物阻挡层中的氢原子向上述区域扩散。一旦硼原子与氢原子相遇会形成氢-硼键(H-B)使得硼原子失去活性。弯曲的粗黑箭头表示扩散的方向。上述作用的最终效果是使得被激活的硼原子占全部掺杂硼原子的比例显著降低，源极107和漏极108之间的电阻增大，降低器件性能。
发明内容
本发明提供了一种激活掺杂原子的方法，可以有效提高在高温退火过程中被激活的硼原子的比例。该方法包括如下步骤：
提供一包含硅基底的硅片，在所述硅片的上表面，依次淀积栅极氧化层和多晶硅层；
对所述多晶硅层进行选择性蚀刻，构造出多晶硅栅极；
对所述硅片的上表面进行硼原子的低浓度离子注入，在所述多晶硅栅极两侧的硅基底上形成p+型硅衬底；
在多晶硅栅极两侧构造由氮化硅构成的侧墙；
对多晶硅栅极两侧的侧墙外侧的p+型硅衬底上分别进行源极和漏极离子注入，形成源极和漏极；
采用富氮气体的等离子体对硅片上表面进行处理，在多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层形成饱和且稳定的硅-氮键化合物；
在该硅片的多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层淀积硅化阻挡层SAB；以及
对所述硅片进行退火处理。
较佳地，所述富氮气体为氮气N2、一氧化二氮N2O、一氧化氮NO、氧化氮N2O3或上述气体的任意组合构成的混合气体。
较佳地，所述采用富氮气体的等离子体对硅片上表面进行处理包括：
向硅片所在的反应室内通入所述富氮气体被电离形成的等离子体，持续时间约为20秒至50秒。
较佳地，所述反应室内温度为400摄氏度至480摄氏度。
较佳地，所述气体的流量为10000sccm至20000sccm。
较佳地，所述反应室内压强为1托至7托。
较佳地，所述退火处理为快速退火处理或激光尖峰退火处理。
较佳地，所述对硅片进行快速退火处理或激光尖峰退火处理的峰值温度大于900摄氏度。
较佳地，所述硅化阻挡层的厚度为200埃至400埃。
从以上方案可以看出，在淀积硅化阻挡层之前，采用富氮气体等离子体对硅片进行处理，在等离子体的处理过程中在硅的表面形成在硅片上表面的表层形成饱和且稳定的硅-氮键化合物作为钝化层。这一层钝化层可以起到保护层的作用，阻止SAB层中的氢原子与源极/漏极中的硼原子结合，因此在随后的激活掺杂原子的退火过程中，硼原子无法与氢原子相遇，可以防止硼原子失去活性，提高被激活硼原子的比例。
附图说明
图1为传统的CMOS制造工艺中从初始的硅基底到淀积硅化阻挡层的制造过程中每一步硅片剖面的示意图；
图2为传统的CMOS制造工艺中硼原子扩散的原理示意图；
图3为本发明实施例提出的CMOS制造工艺中从初始的硅基底到淀积硅化阻挡层处理流程图。
具体实施方式
本发明实施例方法通过在SAB层淀积之前采用氮气(N2)或氧化氮(N2O)等富含氮的气体等离子体对硅片进行处理，其最终目的是抑制硼原子扩散程度。在上述等离子体的处理过程中在硅的表面形成在硅片上表面的表层形成饱和的稳定的硅-氮键化合物作为钝化层。这一层钝化层可以起到保护层的作用，阻止SAB层中的氢原子与源极/漏极中的硼原子结合，因此可以防止硼原子失去活性，提高被激活硼原子的比例。
本发明实施例提出的CMOS制造工艺中从初始的硅基底到淀积硅化阻挡层处理流程如图3所示，包括如下步骤：
步骤301：提供一包含硅基底的硅片，在硅基底的上表面，依次淀积栅极氧化层和多晶硅层；
步骤302：对所述多晶硅层进行选择性蚀刻，构造出多晶硅栅极；
步骤303：对所述硅片的上表面进行硼原子的低浓度离子注入(LDDIMP)，在所述多晶硅栅极两侧的硅基底上形成p+型硅衬底；
步骤304：在所述多晶硅栅极两侧构造由氮化硅构成的侧墙；
步骤305：对多晶硅栅极两侧的侧墙外侧的p+型硅衬底上分别进行源极和漏极离子注入，形成源极和漏极；
步骤306：采用富氮气体的等离子体对硅片上表面进行处理，在多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层形成饱和且稳定的硅-氮键化合物。
步骤307：在该硅片的多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层淀积硅化阻挡层(SAB)，所述SAB层为氧化硅或富含硅的硅氧化合物。淀积方法可以选用亚常压化学气相沉积(SACVD)或等离子体增强化学气相沉积(PECVD)，SAB层的厚度控制在200埃至400埃的范围内。
步骤308：对硅片进行快速退火(RTA)处理或激光尖峰退火(LSA)处理。退火的峰值温度大于900摄氏度。
上述流程结束后，转入对硅片的后续工艺处理，在此不再一一赘述。
本发明实施例中，步骤306的工艺要求如下：向硅片所在的反应室内通入富含氮的气体被电离形成的等离子体。持续时间约为20秒至50秒，反应室内温度为400摄氏度至480摄氏度。富氮气体可以是氮气N2、一氧化二氮N2O、一氧化氮NO、氧化氮N2O3或上述气体的任意组合构成的混合气体。富氮气体流量为10000sccm至20000sccm。反应室压强为1至7托，电离上述气体所用的射频功率为200瓦至1000瓦。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (9)
1.一种激活掺杂原子的方法，其特征在于，包括：
提供一包含硅基底的硅片，在所述硅片的上表面，依次淀积栅极氧化层和多晶硅层；
对所述多晶硅层进行选择性蚀刻，构造出多晶硅栅极；
对所述硅片的上表面进行硼原子的低浓度离子注入，在所述多晶硅栅极两侧的硅基底上形成p+型硅衬底；
在多晶硅栅极两侧构造由氮化硅构成的侧墙；
对多晶硅栅极两侧的侧墙外侧的p+型硅衬底上分别进行源极和漏极离子注入，形成源极和漏极；
采用富氮气体的等离子体对硅片上表面进行处理，在多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层形成饱和且稳定的硅-氮键化合物；
在该硅片的多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层淀积硅化阻挡层SAB；以及
对所述硅片进行退火处理。
2.根据权利要求1所述的方法，其特征在于，所述富氮气体为氮气N2、一氧化二氮N2O、一氧化氮NO、氧化氮N2O3或上述气体的任意组合构成的混合气体。
3.根据权利要求2所述的方法，其特征在于，所述采用富氮气体的等离子体对硅片上表面进行处理包括：
向硅片所在的反应室内通入所述富氮气体被电离形成的等离子体，持续时间为20秒至50秒。
4.根据权利要求3所述的方法，其特征在于，所述反应室内温度为400摄氏度至480摄氏度。
5.根据权利要求3所述的方法，其特征在于，所述气体的流量为10000sccm至20000sccm。
6.根据权利要求3所述的方法，其特征在于，所述反应室内压强为1托至7托。
7.根据权利要求1所述的方法，其特征在于，所述退火处理为快速退火处理或激光尖峰退火处理。
8.根据权利要求7所述的方法，其特征在于，所述对硅片进行快速退火处理或激光尖峰退火处理的峰值温度大于900摄氏度。
9.根据权利要求1至7任一项所述的方法，其特征在于，所述硅化阻挡层的厚度为200埃至400埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010278730XA CN102403197B (zh) | 2010-09-08 | 2010-09-08 | 一种激活掺杂原子的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010278730XA CN102403197B (zh) | 2010-09-08 | 2010-09-08 | 一种激活掺杂原子的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102403197A CN102403197A (zh) | 2012-04-04 |
| CN102403197B true CN102403197B (zh) | 2013-11-20 |
Family
ID=45885283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010278730XA Active CN102403197B (zh) | 2010-09-08 | 2010-09-08 | 一种激活掺杂原子的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102403197B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1395288A (zh) * | 2001-07-03 | 2003-02-05 | 联华电子股份有限公司 | 在去光阻制程中避免低介电常数介电层劣化的方法 |
| CN1532928A (zh) * | 2003-03-26 | 2004-09-29 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN1797769A (zh) * | 2004-12-29 | 2006-07-05 | 海力士半导体有限公司 | 具有多栅电介质层的半导体器件及其制造方法 |
| CN1855392A (zh) * | 2005-04-20 | 2006-11-01 | 联华电子股份有限公司 | 半导体元件的制造方法及调整元件沟道区晶格距离的方法 |
| CN101150073A (zh) * | 2007-11-07 | 2008-03-26 | 友达光电股份有限公司 | 一种薄膜晶体管及其制造方法 |
| CN101197290A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN101355035A (zh) * | 2007-07-27 | 2009-01-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
-
2010
- 2010-09-08 CN CN201010278730XA patent/CN102403197B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1395288A (zh) * | 2001-07-03 | 2003-02-05 | 联华电子股份有限公司 | 在去光阻制程中避免低介电常数介电层劣化的方法 |
| CN1532928A (zh) * | 2003-03-26 | 2004-09-29 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN1797769A (zh) * | 2004-12-29 | 2006-07-05 | 海力士半导体有限公司 | 具有多栅电介质层的半导体器件及其制造方法 |
| CN1855392A (zh) * | 2005-04-20 | 2006-11-01 | 联华电子股份有限公司 | 半导体元件的制造方法及调整元件沟道区晶格距离的方法 |
| CN101197290A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN101355035A (zh) * | 2007-07-27 | 2009-01-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN101150073A (zh) * | 2007-11-07 | 2008-03-26 | 友达光电股份有限公司 | 一种薄膜晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102403197A (zh) | 2012-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140191301A1 (en) | Transistor and fabrication method | |
| CN101174569B (zh) | 制造碳化硅半导体器件的方法 | |
| EP1403915B1 (en) | Method for fabricating a MOS transistor | |
| CN101621006B (zh) | 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法 | |
| JP2011171706A (ja) | トランジスタ及びその製造方法 | |
| US7785979B2 (en) | Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same | |
| US6534388B1 (en) | Method to reduce variation in LDD series resistance | |
| KR100458086B1 (ko) | 반도체소자의 콘택 형성 방법 및 그를 이용한 피모스소자의 제조 방법 | |
| JP5292878B2 (ja) | 半導体装置の製造方法 | |
| CN102637581A (zh) | 一种防止硼掺杂层释气的方法 | |
| US20050118770A1 (en) | Method for introducing hydrogen into a channel region of a metal oxide semiconductor (MOS) device | |
| CN102097379A (zh) | 制造半导体器件层的方法 | |
| CN103489770A (zh) | 栅极氧化层生长方法以及cmos管制作方法 | |
| CN103377944A (zh) | 半导体器件制造方法 | |
| CN102403197B (zh) | 一种激活掺杂原子的方法 | |
| KR20120133675A (ko) | 쇼트키 다이오드, 그것을 포함하는 저항성 메모리 장치 및 제조방법 | |
| CN102856258B (zh) | 半导体器件的形成方法 | |
| KR20100089023A (ko) | 플라즈마 탈수소화를 이용한 반도체 장치의 제조 방법 및 이에 의해 형성된 장치 | |
| CN104253090A (zh) | Cmos晶体管的形成方法 | |
| CN104681436A (zh) | Pmos晶体管的形成方法 | |
| CN101364539B (zh) | 栅层的制造方法、半导体器件的制造方法和半导体结构 | |
| CN103377933B (zh) | Mos晶体管的制造方法 | |
| US8993418B2 (en) | Shallow heavily doped semiconductor layer by cyclic selective epitaxial deposition process | |
| JP2008244124A (ja) | 半導体装置の製造方法 | |
| KR100564416B1 (ko) | 반도체소자의 살리사이드층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |