JP2008244124A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008244124A JP2008244124A JP2007082332A JP2007082332A JP2008244124A JP 2008244124 A JP2008244124 A JP 2008244124A JP 2007082332 A JP2007082332 A JP 2007082332A JP 2007082332 A JP2007082332 A JP 2007082332A JP 2008244124 A JP2008244124 A JP 2008244124A
- Authority
- JP
- Japan
- Prior art keywords
- resistance element
- polysilicon
- film
- semiconductor device
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置の製造方法は、基板にポリシリコン膜を成膜する工程と、前記ポリシリコン膜に所定のパターンを形成する前に前記ポリシリコン膜に不純物を注入する第1注入工程と、前記ポリシリコン膜上に第1の拡散防止膜を成膜する工程と、前記ポリシリコン膜に注入した前記不純物を活性化させるための熱処理を行う工程と、を備える。
【選択図】図11
Description
用いて行う。そして、ゲート電極やポリシリコン抵抗素子等に注入した不純物を活性化させるため、ゲート電極やポリシリコン抵抗素子等に対して熱処理を行う。以下、不純物を活性化させるための熱処理を不純物活性化熱処理という。また、シリサイド形成技術を用いて、不純物活性化熱処理を行ったゲート電極やポリシリコン抵抗素子等にシリサイドを形成する。
基板にポリシリコン膜を成膜する工程と、
前記ポリシリコン膜に所定のパターンを形成する前に前記ポリシリコン膜に不純物を注入する第1注入工程と、
前記ポリシリコン膜上に第1の拡散防止膜を成膜する工程と、
前記ポリシリコン膜に注入した前記不純物を活性化させるための熱処理を行う工程と、を備える。
リコン膜に所定のパターンを形成することによりゲート電極と抵抗素子とを形成する工程を更に備えてもよい。本発明の半導体装置の製造方法によれば、ポリシリコン膜に所定のパターンを形成することで、ポリシリコン膜中の不純物濃度の変動が抑制されたゲート電極と抵抗素子とを作製すること可能となる。
前記基板はソース/ドレイン領域を含み、
前記ソース/ドレイン領域および前記抵抗素子に前記不純物を注入する第2注入工程と、
前記ソース/ドレイン領域の表面と前記抵抗素子の表面とに第2の拡散防止膜を成膜する工程と、
前記ソース/ドレイン領域と前記抵抗素子とに注入した前記不純物を活性化するための熱処理を行う工程と、を更に備えてもよい。
前記第2注入工程が、
前記ゲート電極の表面、前記ソース/ドレイン領域の表面および前記抵抗素子の表面を酸化膜で被覆する工程と、
前記抵抗素子を被覆する前記酸化膜上に、所定位置を開口したレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記所定位置下方の前記酸化膜を除去することにより、前記抵抗素子に電極引き出し部を形成するとともに、前記ソース/ドレイン領域の表面を被覆する酸化膜を除去する工程と、
前記ソース/ドレイン領域と前記電極引き出し部とに前記不純物を注入する工程とを含むものでもよい。
前記第2注入工程が、
前記ゲート電極の表面、前記ソース/ドレイン領域の表面および前記抵抗素子の表面を酸化膜で被覆する工程と、
前記抵抗素子を被覆する前記酸化膜上に、所定位置を開口したレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記所定位置下方の前記酸化膜を除去することにより、前記抵抗素子に電極引き出し部を形成するとともに前記抵抗素子の側面にサイドウォールを形成し、前記ゲート電極上面を被覆する前記酸化膜を除去することにより、前記ゲート電極の側面にサイドウォールを形成し、前記ソース/ドレイン領域の表面を被覆する前記酸化膜を除去する工程と、
前記ソース/ドレイン領域と前記電極引き出し部とに前記不純物を注入する工程とを含むものでもよい。
前記第2の拡散防止膜を除去し、前記ゲート電極上と前記ソース/ドレイン領域上と前記抵抗素子上とを金属で成膜する工程と、
前記基板を熱処理することにより、前記ゲート電極と前記ソース/ドレイン領域と前記抵抗素子とにシリサイドを形成する工程と、を更に備えてもよい。
コン基板1にリンイオン(P+)を注入することによりP型トランジスタ領域4を形成す
る。
ポリシリコン膜6を成長させる。
の拡散防止膜に相当)を形成する。この場合、CVD法等を用いた低温成膜により、シリコン酸化膜8を形成する。そして、ポリシリコン膜6に対して不純物活性化熱処理を行う。具体的には、シリコン基板1を加熱することにより、不純物活性化熱処理を行う。
酸化膜31の一部が除去されて電極引き出し形成部32が開口する。電極引き出し形成部32は、ポリシリコン抵抗素子10の上面部分のうち、引き出し電極が接続される部分である。そのため、電極引き出し形成部32上には抵抗素子酸化膜31を形成しない。なお、電極引き出し形成部32は、ポリシリコン抵抗素子10の上面の任意の位置に形成される。
ンジスタ領域3、P型トランジスタ領域4及びポリシリコン抵抗素子10に対して、不純物活性化熱処理を行う。具体的には、シリコン基板1を加熱することにより、N型LDD領域20、N型高濃度領域41、P型LDD領域21、P型高濃度領域51、ゲート電極9A、ゲート電極9B及びN型不純物領域42に対して、不純物活性化熱処理を行う。
ポリシリコン膜6の外に放出されるのをシリコン酸化膜8が防止するため、外方拡散が抑制される。したがって、ポリシリコン膜6中の不純物濃度の変動が抑制される。
子10内のヒ素イオン濃度の変動があまりないためである。図16に、ポリシリコン抵抗素子10の深さと、ポリシリコン抵抗素子10内のヒ素イオン濃度との関係を示す。図16に示すように、ポリシリコン抵抗素子10の深さが異なっても、ポリシリコン抵抗素子10内のヒ素イオン濃度はほぼ一定である。
2 素子分離膜
3 N型トランジスタ領域
4 P型トランジスタ領域
5 ゲート酸化膜
6 ポリシリコン膜
7 レジスト
8 酸化膜
9A、9B ゲート電極
10 ポリシリコン抵抗素子
20 N型LDD領域
21 P型LDD領域
22 レジスト
30 サイドウォール
31 抵抗素子酸化膜
32 電極引き出し形成部
40 レジスト
41 N型高濃度領域
42 N型不純物領域
50 レジスト
51 P型高濃度領域
60 シリコン酸化膜
70 シリサイド
80 素子層間絶縁膜
81 引き出し電極
Claims (9)
- 基板にポリシリコン膜を成膜する工程と、
前記ポリシリコン膜に所定のパターンを形成する前に前記ポリシリコン膜に不純物を注入する第1注入工程と、
前記ポリシリコン膜上に第1の拡散防止膜を成膜する工程と、
前記ポリシリコン膜に注入した前記不純物を活性化させるための熱処理を行う工程と、
を備える半導体装置の製造方法。 - 前記第1の拡散防止膜を除去し、前記ポリシリコン膜に所定のパターンを形成することによりゲート電極と抵抗素子とを形成する工程を更に備える請求項1に記載の半導体装置の製造方法。
- 前記基板はソース/ドレイン領域を含み、
前記ソース/ドレイン領域および前記抵抗素子に前記不純物を注入する第2注入工程と、
前記ソース/ドレイン領域の表面と前記抵抗素子の表面とに第2の拡散防止膜を成膜する工程と、
前記ソース/ドレイン領域と前記抵抗素子とに注入した前記不純物を活性化するための熱処理を行う工程と、
を更に備える請求項2に記載の半導体装置の製造方法。 - 前記第2注入工程は、
前記ゲート電極の表面、前記ソース/ドレイン領域の表面および前記抵抗素子の表面を酸化膜で被覆する工程と、
前記抵抗素子を被覆する前記酸化膜上に、所定位置を開口したレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記所定位置下方の前記酸化膜を除去することにより、前記抵抗素子に電極引き出し部を形成するとともに、前記ソース/ドレイン領域の表面を被覆する酸化膜を除去する工程と、
前記ソース/ドレイン領域と前記電極引き出し部とに前記不純物を注入する工程とを含む請求項3に記載の半導体装置の製造方法。 - 前記第2注入工程は、
前記ゲート電極の表面、前記ソース/ドレイン領域の表面および前記抵抗素子の表面を酸化膜で被覆する工程と、
前記抵抗素子を被覆する前記酸化膜上に、所定位置を開口したレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記所定位置下方の前記酸化膜を除去することにより、前記抵抗素子に電極引き出し部を形成するとともに前記抵抗素子の側面にサイドウォールを形成し、前記ゲート電極上面を被覆する前記酸化膜を除去することにより、前記ゲート電極の側面にサイドウォールを形成し、前記ソース/ドレイン領域の表面を被覆する前記酸化膜を除去する工程と、
前記ソース/ドレイン領域と前記電極引き出し部とに前記不純物を注入する工程とを含む請求項3に記載の半導体装置の製造方法。 - 前記第2注入工程は、前記ソース/ドレイン領域に前記不純物を注入すると同時に、前記抵抗素子に前記不純物を注入する請求項3から5のいずれかに記載の半導体装置の製造方法。
- 前記第2の拡散防止膜を除去し、前記ゲート電極上と前記ソース/ドレイン領域上と前記抵抗素子上とを金属で成膜する工程と、
前記基板を熱処理することにより、前記ゲート電極と前記ソース/ドレイン領域と前記抵抗素子とにシリサイドを形成する工程と、
を更に備える請求項3から6のいずれかに記載の半導体装置の製造方法。 - 前記不純物は、ヒ素イオンである請求項1から7のいずれかに記載の半導体装置の製造方法。
- 前記金属は、コバルトである請求項7または8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007082332A JP5162935B2 (ja) | 2007-03-27 | 2007-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007082332A JP5162935B2 (ja) | 2007-03-27 | 2007-03-27 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008244124A true JP2008244124A (ja) | 2008-10-09 |
JP2008244124A5 JP2008244124A5 (ja) | 2010-01-21 |
JP5162935B2 JP5162935B2 (ja) | 2013-03-13 |
Family
ID=39915101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007082332A Expired - Fee Related JP5162935B2 (ja) | 2007-03-27 | 2007-03-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5162935B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098110A (ja) * | 2008-10-16 | 2010-04-30 | Seiko Epson Corp | 半導体装置の製造方法 |
US8361874B2 (en) | 2010-05-21 | 2013-01-29 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device |
JP2013041956A (ja) * | 2011-08-15 | 2013-02-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275619A (ja) * | 1992-03-24 | 1993-10-22 | Sony Corp | 半導体装置の製造方法 |
JP2000031295A (ja) * | 1998-07-13 | 2000-01-28 | Toshiba Corp | 半導体集積回路及びその製造方法 |
JP2003086701A (ja) * | 2001-09-14 | 2003-03-20 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2004363284A (ja) * | 2003-06-04 | 2004-12-24 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2005259997A (ja) * | 2004-03-11 | 2005-09-22 | Nippon Precision Circuits Inc | 半導体装置及びその製造方法 |
-
2007
- 2007-03-27 JP JP2007082332A patent/JP5162935B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275619A (ja) * | 1992-03-24 | 1993-10-22 | Sony Corp | 半導体装置の製造方法 |
JP2000031295A (ja) * | 1998-07-13 | 2000-01-28 | Toshiba Corp | 半導体集積回路及びその製造方法 |
JP2003086701A (ja) * | 2001-09-14 | 2003-03-20 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2004363284A (ja) * | 2003-06-04 | 2004-12-24 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2005259997A (ja) * | 2004-03-11 | 2005-09-22 | Nippon Precision Circuits Inc | 半導体装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098110A (ja) * | 2008-10-16 | 2010-04-30 | Seiko Epson Corp | 半導体装置の製造方法 |
US8361874B2 (en) | 2010-05-21 | 2013-01-29 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device |
JP2013041956A (ja) * | 2011-08-15 | 2013-02-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5162935B2 (ja) | 2013-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7089144B2 (ja) | 側壁誘電体を備えるフィールド緩和酸化物に自己整合されるドリフト領域注入 | |
KR20120035699A (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
US8318571B2 (en) | Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment | |
KR20040019913A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005033098A (ja) | 半導体装置及びその製造方法 | |
US8044470B2 (en) | Semiconductor device and method of fabricating the same | |
JP2004289152A (ja) | 炭素含有領域を有するウエハの炭素外方拡散を防止するための半導体デバイスの製造方法 | |
KR100837555B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100861835B1 (ko) | 듀얼 게이트 cmos형 반도체 소자의 제조 방법 | |
JP5162935B2 (ja) | 半導体装置の製造方法 | |
JP5292878B2 (ja) | 半導体装置の製造方法 | |
KR100271265B1 (ko) | 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법 | |
US5650347A (en) | Method of manufacturing a lightly doped drain MOS transistor | |
JP5135920B2 (ja) | 半導体装置の製造方法 | |
KR100588658B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
JP2002543609A (ja) | シャロージャンクション半導体デバイスの製造方法 | |
JP2006156954A (ja) | 半導体装置の製造方法 | |
KR101762048B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR101673920B1 (ko) | 반도체 장치의 제조 방법 | |
KR19980081779A (ko) | Mos 트랜지스터와 그 제조 방법 | |
KR100705233B1 (ko) | 반도체 소자의 제조 방법 | |
US6242295B1 (en) | Method of fabricating a shallow doped region for a shallow junction transistor | |
KR100770537B1 (ko) | 반도체 장치 및 그의 형성 방법 | |
KR100497221B1 (ko) | 반도체 소자의 제조 방법 | |
JP2004022720A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5162935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |