JP2006156954A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006156954A JP2006156954A JP2005255452A JP2005255452A JP2006156954A JP 2006156954 A JP2006156954 A JP 2006156954A JP 2005255452 A JP2005255452 A JP 2005255452A JP 2005255452 A JP2005255452 A JP 2005255452A JP 2006156954 A JP2006156954 A JP 2006156954A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- semiconductor substrate
- fluorine
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】本発明における第1形態の半導体装置の製造方法では、半導体基板10にフッ素をイオン注入した後に、半導体基板10の上にゲート絶縁膜14A、ゲート電極15Aおよび保護膜16Aを形成し、再度フッ素をイオン注入する。さらに、p型ソース・ドレインエクステンション領域18およびソース・ドレイン領域19を形成する。
【選択図】図1
Description
以下に、本願発明者らの考察した結果について説明する。
以下では、本発明の第1の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
以下では、本発明の第2の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
以下では、本発明の第3の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
10A nウェル
10B pウェル
11 素子分離領域
12 レジスト
13A フッ素
13A フッ素イオン
13B フッ素イオン
13C フッ素イオン
14 ゲート絶縁膜用形成膜
14 シリコン酸化膜
14A ゲート絶縁膜
14A、14B ゲート絶縁膜
14B ゲート絶縁膜
15 ゲート電極形成用膜
15 多結晶シリコン膜
15A ゲート電極
15A、15B ゲート電極
15B ゲート電極
16 シリコン酸化膜
16A 保護絶縁膜
16A、16B 保護絶縁膜
16B 保護絶縁膜
17 レジスト
18 p型ソース・ドレインエクステンション領域
19 n型ポケット領域
20A ゲート電極
20A ゲート電極部
20A、20B ゲート電極部
20B ゲート電極部
21 レジスト
22 n型ソース・ドレインエクステンション領域
23 p型ポケット領域
24A サイドウォール
24B サイドウォール
25 p型ソース・ドレイン領域
26 n型ソース・ドレイン領域
27 ゲート電極
28 ゲート電極
29 レジスト
30 シリコン酸化膜
30A 保護絶縁膜
30A、30B 保護絶縁膜
30B 保護絶縁膜
31A ゲート電極部
31B ゲート電極部
40、41、42、43 フッ素注入層
Claims (7)
- 半導体基板にフッ素をイオン注入する工程(a)と、
前記工程(a)の後に、前記半導体基板の上にゲート絶縁膜を形成する工程(b)と、
前記ゲート絶縁膜の上にゲート電極を形成する工程(c)と、
前記半導体基板のうち前記ゲート電極の側方下に位置する領域に、p型ソース・ドレインエクステンション領域を形成する工程(d)と、
前記工程(c)の後に、前記半導体基板のうち前記ゲート電極の側方下に位置する領域に、フッ素をイオン注入する工程(e)と、
前記工程(d)及び前記工程(e)の後に、前記ゲート電極の側面上にサイドウォールを形成する工程(f)と、
前記半導体基板のうち前記サイドウォールの側方下に位置する領域に、p型ソース・ドレイン領域を形成する工程(g)とを備える、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記半導体基板のうち前記サイドウォールの下に位置する領域に注入されるフッ素のドーズ量の合計は、前記ゲート電極に注入されるフッ素のドーズ量の合計よりも多い、半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法であって、
前記工程(e)では、前記ゲート電極の上を保護膜で覆った状態で前記フッ素のイオン注入を行う、半導体装置の製造方法。 - 半導体基板の上にゲート絶縁膜を形成する工程(a)と、
前記ゲート絶縁膜の上にゲート電極形成用膜を形成する工程(b)と、
前記ゲート電極形成用膜にフッ素をイオン注入する工程(c)と、
前記工程(c)の後に、前記ゲート電極形成用膜に対してパターニングを行うことにより、前記ゲート絶縁膜の上にゲート電極を形成する工程(d)と、
前記半導体基板のうち前記ゲート電極の側方下に位置する領域に、p型ソース・ドレインエクステンション領域を形成する工程(e)と、
前記工程(d)の後に、前記ゲート電極の上を保護膜で覆った状態で、前記半導体基板のうち前記ゲート電極の側方下に位置する領域に、フッ素をイオン注入する工程(f)と、
前記工程(e)及び前記工程(f)の後に、前記ゲート電極の側面上にサイドウォールを形成する工程(g)と、
前記半導体基板のうち前記サイドウォールの側方下に位置する領域に、p型ソース・ドレイン領域を形成する工程(h)とを備える、半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記半導体基板のうち前記サイドウォールの下に位置する領域に注入されるフッ素のドーズ量の合計は、前記ゲート電極に注入されるフッ素のドーズ量の合計よりも多い、半導体装置の製造方法。 - 半導体基板の上にゲート絶縁膜を形成する工程(a)と、
前記ゲート絶縁膜の上にゲート電極を形成する工程(b)と、
前記半導体基板のうち前記ゲート電極の側方下に位置する領域に、p型ソース・ドレインエクステンション領域を形成する工程(c)と、
前記半導体基板のうち前記ゲート電極の側方下に位置する領域に、前記ゲート電極の上を保護膜で覆った状態で、フッ素をイオン注入する工程(d)と、
前記工程(c)及び前記工程(d)の後に、前記ゲート電極の側面上にサイドウォールを形成する工程(e)と、
前記半導体基板のうち前記サイドウォールの側方下に位置する領域にp型ソース・ドレイン領域を形成する工程(f)とを備える、半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法であって、
前記工程(d)では、前記保護膜に注入されたフッ素のうちの一部が前記ゲート電極に到達し、
前記半導体基板のうち前記サイドウォールの下に位置する領域に注入されるフッ素のドーズ量の合計は、前記ゲート電極に注入されるフッ素のドーズ量の合計よりも多い、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005255452A JP4559938B2 (ja) | 2004-11-08 | 2005-09-02 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004323381 | 2004-11-08 | ||
JP2005255452A JP4559938B2 (ja) | 2004-11-08 | 2005-09-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006156954A true JP2006156954A (ja) | 2006-06-15 |
JP4559938B2 JP4559938B2 (ja) | 2010-10-13 |
Family
ID=36634800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005255452A Active JP4559938B2 (ja) | 2004-11-08 | 2005-09-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4559938B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006344634A (ja) * | 2005-06-07 | 2006-12-21 | Renesas Technology Corp | Cmos型半導体装置の製造方法および、cmos型半導体装置 |
JP2007335784A (ja) * | 2006-06-19 | 2007-12-27 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2008016538A (ja) * | 2006-07-04 | 2008-01-24 | Renesas Technology Corp | Mos構造を有する半導体装置及びその製造方法 |
JP2008218852A (ja) * | 2007-03-07 | 2008-09-18 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2005
- 2005-09-02 JP JP2005255452A patent/JP4559938B2/ja active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006344634A (ja) * | 2005-06-07 | 2006-12-21 | Renesas Technology Corp | Cmos型半導体装置の製造方法および、cmos型半導体装置 |
US7863125B2 (en) | 2005-06-07 | 2011-01-04 | Renesas Electronics Corporation | Manufacturing method of CMOS type semiconductor device, and CMOS type semiconductor device |
JP2007335784A (ja) * | 2006-06-19 | 2007-12-27 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2008016538A (ja) * | 2006-07-04 | 2008-01-24 | Renesas Technology Corp | Mos構造を有する半導体装置及びその製造方法 |
JP2008218852A (ja) * | 2007-03-07 | 2008-09-18 | Renesas Technology Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4559938B2 (ja) | 2010-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5235486B2 (ja) | 半導体装置 | |
JP3523151B2 (ja) | Mosトランジスタの製造方法 | |
JP4351638B2 (ja) | nMOSトランジスタの製造方法 | |
KR20000076854A (ko) | 반도체 장치의 제조방법 | |
US7098099B1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
JP2008042059A (ja) | 半導体装置及びその製造方法 | |
KR100837555B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US7666736B2 (en) | Method for fabricating semiconductor device comprising P-type MISFET, including step of implanting fluorine | |
US20060001105A1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
KR20080020401A (ko) | 듀얼 게이트 cmos형 반도체 소자와 그 제조 방법 | |
JP4559938B2 (ja) | 半導体装置の製造方法 | |
JP4005055B2 (ja) | 半導体装置およびその製造方法 | |
US20050236667A1 (en) | Manufacture of semiconductor device with selective amorphousizing | |
JP5428121B2 (ja) | 半導体装置の製造方法 | |
JPWO2005101477A1 (ja) | 半導体装置及びその製造方法 | |
JP2004319988A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007288051A (ja) | 半導体装置及びその製造方法 | |
JPH04715A (ja) | 半導体装置の製造方法 | |
JP2006013092A (ja) | 半導体装置及びその製造方法 | |
JPH11163345A (ja) | 半導体装置の製造方法 | |
JP2005175143A (ja) | 半導体装置およびその製造方法 | |
JP2007027176A (ja) | 半導体装置及びその製造方法 | |
JP2003163220A (ja) | 半導体装置の製造方法 | |
KR100691491B1 (ko) | 반도체 소자의 듀얼 게이트 및 그 형성방법 | |
JP3482201B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4559938 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |