KR100588658B1 - 반도체 장치의 모스 트랜지스터 제조 방법 - Google Patents

반도체 장치의 모스 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR100588658B1
KR100588658B1 KR1020030101124A KR20030101124A KR100588658B1 KR 100588658 B1 KR100588658 B1 KR 100588658B1 KR 1020030101124 A KR1020030101124 A KR 1020030101124A KR 20030101124 A KR20030101124 A KR 20030101124A KR 100588658 B1 KR100588658 B1 KR 100588658B1
Authority
KR
South Korea
Prior art keywords
gate
forming
oxide film
layer
concentration impurity
Prior art date
Application number
KR1020030101124A
Other languages
English (en)
Other versions
KR20050069170A (ko
Inventor
정민호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030101124A priority Critical patent/KR100588658B1/ko
Priority to US11/025,696 priority patent/US7268050B2/en
Publication of KR20050069170A publication Critical patent/KR20050069170A/ko
Application granted granted Critical
Publication of KR100588658B1 publication Critical patent/KR100588658B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 장치의 모스 트랜지스터 제조 방법에 관한 것으로, 반도체 기판의 표면을 열산화하여 게이트 절연막 형성용 산화막을 형성하는 단계와, 산화막 상부에 게이트 형성용 폴리실리콘층을 증착하는 단계와, 폴리실리콘층 상에 포토레지스트를 도포한 후 게이트를 정의하는 노광마스크를 사용한 노광 및 현상을 실시하여 게이트 형성영역을 덮는 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴으로 보호되지 않는 게이트 형성용 폴리실리콘층 및 게이트절연막 형성용 산화막을 건식 식각하여 제거함으로써 게이트 패턴을 형성하는 단계와, 인-시투(in-situ)로 NO 또는 N2O 가스를 이용하는 질소 분위기의 어닐링 공정을 수행하여 불순물의 외부 확산을 차단하기 위한 질화 산화막을 형성하는 단계를 포함한다. 본 발명에 의하면, 고온의 어닐링 과정에서 발생되는 불순물의 외부 확산을 방지할 수 있는 바, 공정 신뢰도와 전체 수율을 높일 수 있는 효과가 있다.
LDD, 어닐링(annealing)

Description

반도체 장치의 모스 트랜지스터 제조 방법{METHOD FOR MANUFACTURING MOS TRANSISTOR}
도 1a 내지 도 1c는 종래의 반도체 장치의 모스 트랜지스터 제조 방법을 설명하기 위한 도면,
도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 반도체 장치의 모스 트랜지스터 제조 방법을 설명하기 위한 도면.
본 발명은 반도체 소자 제조 기술에 관한 것으로, 특히 어닐링(annealing) 과정에서 발생하는 불순물의 외부 확산과 그에 따른 저항 증가를 방지하는데 적합한 반도체 장치의 모스 트랜지스터 제조 방법에 관한 것이다.
반도체 장치가 고집적화 됨에 따라 각각의 셀은 미세해져 내부의 전계 강도가 증가된다. 이러한 전계 강도의 증가는 소자 동작시 드레인 부근의 공핍층에서 채널영역의 캐리어를 가속시켜 게이트 산화막으로 주입시키는 핫-캐리어 효과(hot-carrier effect)를 일으킨다. 게이트 산화막에 주입된 캐리어는 반도체 기판과 게이트 산화막의 계면에 준위를 생성시켜 문턱전압(threshold voltage : VTH)을 변화 시키거나 상호 컨덕턴스를 저하시켜 소자 특성을 저하시킨다. 그러므로, 핫-캐리어 효과에 의한 소자 특성의 저하를 감소시키기 위해 LDD(Lightly Doped Drain) 등과 같이 드레인 구조를 변화시킨 구조를 사용하여야 한다.
도 1a 내지 도 1c는 이러한 LDD 구조를 포함하는 전형적인 반도체 장치의 모스 트랜지스터 제조 공정 단면도이다.
도 1a를 참조하면, 실리콘 등으로 이루어진 p형의 반도체 기판(100) 표면의 소정 부분에 LOCOS(Local Oxidation of Silicon) 또는 STI(shallow trench isolation) 등의 방법에 의해 소자활성영역과 격리영역을 정의하는 소자격리막인 필드산화막(도시안함)을 형성하여 소자의 활성영역 및 필드영역을 한정한다.
그리고, 기판의 활성영역의 소정부위를 포토리쏘그래피로 제거하여 게이트가 형성될 트렌치를 형성한다. 트렌치 형성 후 기판의 노출된 전면에 문턱전압 조절용 이온주입을 실시한다.
그 다음, 트렌치 내부 표면을 포함하는 반도체기판(100)의 표면을 열산화하여 게이트절연막 형성용 산화막(102)을 형성한다.
그리고, 필드산화막 및 게이트절연막 형성용 산화막(102)의 상부에 게이트 형성용 폴리실리콘층(104)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착한다. 이때, 폴리실리콘층(104)은 도핑된 것을 사용하거나 도핑되지 않은 실리콘층을 형성한 다음 이온주입 등의 방법으로 도핑시켜 도전성을 갖도록 한다.
도 1b를 참조하면, 폴리실리콘층(104) 상에 포토레지스트를 도포한 후 게이 트를 정의하는 노광마스크를 사용한 노광 및 현상을 실시하여 게이트 형성영역을 덮는 포토레지스트패턴(도시안함)을 형성한다.
그리고, 포토레지스트패턴으로 보호되지 않는 게이트 형성용 폴리실리콘층, 게이트절연막 형성용 산화막을 건식 식각 등의 비등방성 식각으로 제거하여 게이트 패턴(104)을 형성한다. 이때, 게이트 패턴(104)은 트렌치에 형성되었으므로 형성되는 트랜지스터의 유효채널길이가 증가하고 전체적으로 기판 표면에 일부 돌출된 토포그래피를 가지므로 주변부와의 단차가 개선된다.
그 다음, 게이트 패턴(104)을 이온주입 마스크로 이용하는 n형 불순물 이온주입을 저농도로 기판(100)의 노출된 활성영역에 실시하여 저농도 불순물 이온매몰층을 게이트패턴 양측에 서로 대응하는 형태로 형성한다. 이때, 저농도 불순물 이온매몰층은 LDD 구조의 저농도 불순물 확산영역(106)을 형성하기 위하여 형성한다.
도 1c를 참조하면, 게이트 패턴(104)을 덮도록 기판상에 산화실리콘 또는 질화막 등의 절연층을 증착한 후 반도체 기판(100) 표면이 노출되도록 에치백(etchback)하여 측벽 스페이서(sidewall spacer)(108)를 형성한다. 이때, 측벽 스페이서(108)는 게이트(104)를 주변으로부터 절연시키는 동시에 소스/드레인의 고농도 불순물 확산영역(110)을 형성하기 위한 이온주입마스크로 이용된다.
그리고, 게이트 패턴(104)과 측벽 스페이서(108)를 이온주입 마스크로 사용하여 반도체 기판(100)의 노출된 활성영역에 n형의 불순물 이온들을 고농도로 이온 주입하여 소스 및 드레인 영역으로 이용되는 고농도 불순물 이온매몰층을 형성한다. 이때, 고농도 불순물 이온매몰층은 저농도 불순물 이온매몰층과 대부분 중첩되 고, 다만, 측벽 스페이서(108) 하부에서는 저농도 불순물 이온매몰층만 존재한다.
그 다음, 저농도 불순물 이온매몰층과 고농도 불순물 이온매몰층이 형성된 기판(100)에 어닐링 등의 열공정을 실시하여 소스/드레인 졍션을 형성하기 위한 불순물 이온들을 확산시켜 저농도 불순물 확산영역(106)과 고농도 불순물 확산영역(110)을 형성한다.
이때, 상술한 어닐링 공정은 고온에서 진행되기 때문에 게이트(104) 및 소스/드레인 영역(110)의 불순물을 외부로 확산시켜 저항을 증가시킬 수 있다는 문제가 제기되었다.
본 발명은 상술한 종래 기술의 문제를 해결하기 위해 안출한 것으로, 게이트 식각 후 폴리실리콘 형성시 질소 분위기의 어닐링에 의한 질화 산화막(nitrided-oxide)을 형성함으로써 후속되는 고온의 어닐링 공정에서 발생될 수 있는 불순물의 외부 확산을 방지하여 게이트 및 소스/드레인 영역에서의 저항 증가를 방지토록 한 반도체 장치의 모스 트랜지스터 제조 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체 소자 제조 방법에 있어서, 반도체 기판의 표면을 열산화하여 게이트 절연막 형성용 산화막을 형성하는 단계와, 산화막 상부에 게이트 형성용 폴리실리콘층을 증착하는 단계와, 폴리실리콘층 상에 포토레지스트를 도포한 후 게이트를 정의하는 노광마스크를 사용한 노광 및 현상을 실시하여 게이트 형성영역을 덮는 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴으로 보호되지 않는 게이트 형성용 폴리실리콘층 및 게이트절연막 형성용 산화막을 건식 식각하여 제거함으로써 게이트 패턴을 형성하는 단계와, 질소 분위기의 어닐링 공정을 수행하여 불순물의 외부 확산을 차단하기 위한 질화 산화막을 형성하는 단계와, 저농도 불순물 이온매몰층을 게이트패턴 양측에 서로 대응하는 형태로 형성하는 단계와, 게이트 패턴을 덮도록 기판상에 절연층을 증착한 후 반도체 기판 표면이 노출되도록 에치백하여 측벽 스페이서를 형성하는 단계와, 게이트 패턴과 측벽 스페이서를 이온주입 마스크로 사용하여 반도체 기판의 노출된 활성영역에 고 농도 불순물 이온매몰층을 형성하는 단계와, 어닐링 공정을 실시하여 소스/드레인 졍션을 형성하기 위한 불순물 이온들을 확산시켜 저농도 불순물 확산영역과 고농도 불순물 확산영역을 형성하는 단계를 포함하는 반도체 장치의 모스 트랜지스터 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 반도체 장치의 모스 트랜지스터 제조 방법을 설명하는 공정도이다.
먼저 도 2a를 참조하면, 실리콘 등으로 이루어진 p형의 반도체 기판(200) 표면의 소정 부분에 LOCOS(Local Oxidation of Silicon) 또는 STI(shallow trench isolation) 등의 방법에 의해 소자활성영역과 격리영역을 정의하는 소자격리막인 필드산화막(도시안함)을 형성하여 소자의 활성영역 및 필드영역을 한정한다.
그리고, 기판의 활성영역의 소정부위를 포토리쏘그래피로 제거하여 게이트가 형성될 트렌치를 형성한다. 트렌치 형성 후 기판의 노출된 전면에 문턱전압 조절용 이온주입을 실시한다.
그 다음, 트렌치 내부 표면을 포함하는 반도체기판(200)의 표면을 열산화하여 게이트절연막 형성용 산화막(202)을 형성한다.
그리고, 필드산화막 및 게이트절연막 형성용 산화막(202)의 상부에 게이트 형성용 폴리실리콘층(204)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착한다. 이때, 폴리실리콘층(204)은 도핑된 것을 사용하거나 도핑되지 않은 실리콘층을 형성한 다음 이온주입 등의 방법으로 도핑시켜 도전성을 갖도록 한다.
도 2b를 참조하면, 폴리실리콘층(204) 상에 포토레지스트를 도포한 후 게이트를 정의하는 노광마스크를 사용한 노광 및 현상을 실시하여 게이트 형성영역을 덮는 포토레지스트패턴(도시안함)을 형성한다.
그리고, 포토레지스트패턴으로 보호되지 않는 게이트 형성용 폴리실리콘층, 게이트절연막 형성용 산화막을 건식 식각 등의 비등방성 식각으로 제거하여 게이트 패턴(204)을 형성한다. 이때, 게이트 패턴(204)은 트렌치에 형성되었으므로 형성되는 트랜지스터의 유효채널길이가 증가하고 전체적으로 기판 표면에 일부 돌출된 토포그래피를 가지므로 주변부와의 단차가 개선된다.
그 다음, 도 2c에서는 본 실시예에 따라 인-시투(in-situ)로 NO 또는 N2O 가스를 이용하여 질소 분위기의 어닐링 공정을 수행함으로써 질화 산화막(nitrided- oxide)(206)을 형성한다. 이때, 본 실시예에 따른 어닐링 공정은 폴리실리콘층(204) 내의 불순물의 활성화와, 산화막(202) 내에 질소가 충분히 포화될 수 있도록 기설정 온도, 예를 들면 850℃ 이상에서 실시하는 것을 특징으로 한다.
도 2d를 참조하면, 게이트 패턴(204)을 이온주입 마스크로 이용하는 n형 불순물 이온주입을 저농도로 기판(200)의 노출된 활성영역에 실시하여 저농도 불순물 이온매몰층을 게이트패턴 양측에 서로 대응하는 형태로 형성한다. 이때, 저농도 불순물 이온매몰층은 LDD 구조의 저농도 불순물 확산영역(208)을 형성하기 위하여 형성한다.
이후, 게이트 패턴(204)을 덮도록 기판상에 산화실리콘 또는 질화막 등의 절연층을 증착한 후 반도체 기판(200) 표면이 노출되도록 에치백(etchback)하여 측벽 스페이서(sidewall spacer)(210)를 형성한다. 이때, 측벽 스페이서(210)는 게이트(204)를 주변으로부터 절연시키는 동시에 소스/드레인의 고농도 불순물 확산영역(212)을 형성하기 위한 이온주입마스크로 이용된다.
그리고, 게이트 패턴(204)과 측벽 스페이서(210)를 이온주입 마스크로 사용하여 반도체 기판(200)의 노출된 활성영역에 n형의 불순물 이온들을 고농도로 이온 주입하여 소스 및 드레인 영역으로 이용되는 고농도 불순물 이온매몰층을 형성한다. 이때, 고농도 불순물 이온매몰층은 저농도 불순물 이온매몰층과 대부분 중첩되고, 다만, 측벽 스페이서(210) 하부에서는 저농도 불순물 이온매몰층만 존재한다.
그 다음, 저농도 불순물 이온매몰층과 고농도 불순물 이온매몰층이 형성된 기판(200)에 어닐링 등의 열공정을 실시하여 소스/드레인 졍션을 형성하기 위한 불순물 이온들을 확산시켜 저농도 불순물 확산영역(208)과 고농도 불순물 확산영역(212)을 형성한다. 이때, 본 발명에서는 상술한 질화 산화막(206)에 의해 이러한 불순물의 외부 확산이 차단될 수 있다.
즉, 본 발명은 게이트 식각 후 폴리실리콘 형성시 질소 분위기의 어닐링에 의해 형성된 질화 산화막에 의해 후속되는 고온의 어닐링 공정에서 발생될 수 있는 불순물의 외부 확산을 방지하여 게이트 및 소스/드레인 영역에서의 저항 증가를 방지토록 한 것이다.
본 발명에 의하면, 고온의 어닐링 과정에서 발생되는 불순물의 외부 확산을 방지할 수 있는 바, 공정 신뢰도와 전체 수율을 높일 수 있는 효과가 있다.
이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 그 요지를 벗어나지 않는 범위내에서 여러 가지 변형이 가능한 것은 물론이다.

Claims (3)

  1. 반도체 소자 제조 방법으로서,
    반도체 기판의 표면을 열산화하여 게이트 절연막 형성용 산화막을 형성하는 단계와,
    상기 산화막 상부에 게이트 형성용 폴리실리콘층을 증착하는 단계와,
    상기 폴리실리콘층 상에 포토레지스트를 도포한 후 게이트를 정의하는 노광마스크를 사용한 노광 및 현상을 실시하여 게이트 형성영역을 덮는 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴으로 보호되지 않는 게이트 형성용 폴리실리콘층 및 게이트절연막 형성용 산화막을 건식 식각하여 제거함으로써 게이트 패턴을 형성하는 단계와,
    질소 분위기의 어닐링 공정을 수행하여 불순물의 외부 확산을 차단하기 위한 질화 산화막(nitrided-oxide)을 형성하는 단계와,
    저농도 불순물 이온매몰층을 게이트패턴 양측에 서로 대응하는 형태로 형성하는 단계와,
    상기 게이트 패턴을 덮도록 상기 기판상에 절연층을 증착한 후 상기 반도체 기판 표면이 노출되도록 에치백(etchback)하여 측벽 스페이서(sidewall spacer)를 형성하는 단계와,
    상기 게이트 패턴과 상기 측벽 스페이서를 이온주입 마스크로 사용하여 상기 반도체 기판의 노출된 활성영역에 고 농도 불순물 이온매몰층을 형성하는 단계와,
    어닐링 공정을 실시하여 소스/드레인 졍션을 형성하기 위한 불순물 이온들을 확산시켜 저농도 불순물 확산영역과 고농도 불순물 확산영역을 형성하는 단계
    를 포함하는 반도체 장치의 모스 트랜지스터 제조 방법.
  2. 제 1 항에 있어서,
    상기 질소 분위기는 인-시투(in-situ)로 NO 또는 N2O 가스를 이용하는 것을 특징으로 하는 반도체 장치의 모스 트랜지스터 제조 방법.
  3. 제 1 항에 있어서,
    상기 질소 분위기의 어닐링 공정은 적어도 850℃ 온도하에서 진행되는 것을 특징으로 하는 반도체 장치의 모스 트랜지스터 제조 방법.
KR1020030101124A 2003-12-31 2003-12-31 반도체 장치의 모스 트랜지스터 제조 방법 KR100588658B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030101124A KR100588658B1 (ko) 2003-12-31 2003-12-31 반도체 장치의 모스 트랜지스터 제조 방법
US11/025,696 US7268050B2 (en) 2003-12-31 2004-12-28 Method for fabricating a MOS transistor in a semiconductor device including annealing in a nitrogen environment to form a nitrided oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101124A KR100588658B1 (ko) 2003-12-31 2003-12-31 반도체 장치의 모스 트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
KR20050069170A KR20050069170A (ko) 2005-07-05
KR100588658B1 true KR100588658B1 (ko) 2006-06-12

Family

ID=34737943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101124A KR100588658B1 (ko) 2003-12-31 2003-12-31 반도체 장치의 모스 트랜지스터 제조 방법

Country Status (2)

Country Link
US (1) US7268050B2 (ko)
KR (1) KR100588658B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456115B2 (en) * 2005-07-06 2008-11-25 International Business Machines Corporation Method for forming semiconductor devices having reduced gate edge leakage current
KR100611083B1 (ko) * 2005-07-11 2006-08-09 삼성전자주식회사 모스 트랜지스터 및 그 제조 방법
KR100976795B1 (ko) * 2008-05-30 2010-08-20 주식회사 동부하이텍 반도체 소자의 저항 소자의 제조방법
US9236312B2 (en) 2013-10-14 2016-01-12 Globalfoundries Inc. Preventing EPI damage for cap nitride strip scheme in a Fin-shaped field effect transistor (FinFET) device
CN113539809B (zh) * 2021-07-19 2023-07-04 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN114400261B (zh) * 2021-12-27 2023-09-15 理想晶延半导体设备(上海)股份有限公司 电池背部结构及其制备方法、电池

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191052B1 (en) * 1999-01-25 2001-02-20 Taiwan Semiconductor Manufacturing Company Method for fabricating an ultra-shallow junction with low resistance using a screen oxide formed by poly re-oxidation in a nitrogen containing atmosphere
US6534388B1 (en) * 2000-09-27 2003-03-18 Chartered Semiconductor Manufacturing Ltd. Method to reduce variation in LDD series resistance
US6767847B1 (en) * 2002-07-02 2004-07-27 Taiwan Semiconductor Manufacturing Company Method of forming a silicon nitride-silicon dioxide gate stack

Also Published As

Publication number Publication date
US20050153500A1 (en) 2005-07-14
US7268050B2 (en) 2007-09-11
KR20050069170A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
KR100861835B1 (ko) 듀얼 게이트 ｃｍｏｓ형 반도체 소자의 제조 방법
KR100837555B1 (ko) 반도체 소자 및 그 제조 방법
KR100327736B1 (ko) 반도체장치의 제조방법
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
KR100588658B1 (ko) 반도체 장치의 모스 트랜지스터 제조 방법
US20070105295A1 (en) Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device
KR100632043B1 (ko) 반도체 장치의 모스 트랜지스터 제조 방법
US6949471B2 (en) Method for fabricating poly patterns
KR100906500B1 (ko) 반도체소자의 게이트 제조방법
KR100529447B1 (ko) 반도체 장치의 모스 트랜지스터 제조 방법
KR100679810B1 (ko) 보론의 침투가 방지된 반도체 소자 및 그 제조 방법
KR19980081779A (ko) Ｍｏｓ 트랜지스터와 그 제조 방법
KR100247694B1 (ko) 반도체소자의 제조 방법
KR100333356B1 (ko) 반도체장치의 제조방법
KR100311177B1 (ko) 반도체장치의 제조방법
KR20010074389A (ko) 반도체장치의 모스 트랜지스터 제조방법
KR100280535B1 (ko) 모스 트랜지스터 제조방법
KR100858000B1 (ko) 반도체 소자 및 그 제조 방법
KR20060019377A (ko) 반도체 장치의 모스 트랜지스터 제조 방법
KR100254045B1 (ko) 반도체소자의 제조 방법
KR100677984B1 (ko) 단채널 소자의 채널 영역 형성 방법
KR100216320B1 (ko) 모스 트랜지스터 제조방법
KR100249015B1 (ko) 트랜지스터의 형성 방법
JPH10189952A (ja) 半導体装置およびその製造方法
KR20060077160A (ko) 반도체 소자의 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110520

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee