CN102097379A - 制造半导体器件层的方法 - Google Patents
制造半导体器件层的方法 Download PDFInfo
- Publication number
- CN102097379A CN102097379A CN2009102010539A CN200910201053A CN102097379A CN 102097379 A CN102097379 A CN 102097379A CN 2009102010539 A CN2009102010539 A CN 2009102010539A CN 200910201053 A CN200910201053 A CN 200910201053A CN 102097379 A CN102097379 A CN 102097379A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- grid
- substrate
- layer
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种制造半导体器件层的方法，该方法包括：在半导体器件的衬底形成阱后，形成隔离浅沟槽，在半导体器件的衬底上形成栅极；对栅极和半导体器件衬底进行碳杂质的离子注入；对栅极表面及半导体器件衬底表面再氧化后，对栅极和半导体器件衬底进行轻掺杂，在半导体器件衬底形成浅结；形成所述栅极的氮氧化物侧墙，对栅极和半导体器件衬底进行掺杂，在半导体器件沉积形成漏极和源极；采用自对准硅化物方法在栅极表面和半导体衬底沉积金属，形成金属化硅层，然后进行快速退火处理后，刻蚀掉未反应的金属。该方法能够有效降低由于栅极再氧化过程所产生的TED现象，从而显著改善半导体器件的短沟道产生SCE及RSCE。
Description
技术领域
本发明涉及半导体制造技术，特别涉及一种制造半导体器件层的方法。
背景技术
随着电子设备的广泛应用，半导体的制造工艺得到了飞速的发展，半导体器件的特征尺寸越来越小，半导体器件中的器件层制造变得越来越重要。这里的半导体器件的器件层指的是在半导体衬底上进行源极、漏极及栅极的制造。其中，半导体器件的器件层中的浅结制造成为了影响最终得到的半导体器件的器件层性能的关键因素。
图1a～1f所示为现有技术半导体器件的器件层制造的剖面结构图。现有技术半导体器件的器件层制造过程包括以下步骤：
步骤一，在半导体器件衬底101上进行双阱工艺，定义CMOS的有源区，如图1a所示，在半导体器件衬底101上形成阱100。
在本步骤中，双阱包括一个N阱和一个P阱，通常采用倒掺杂阱技术进行，也就是在半导体器件衬底101中定义的N阱区域注入磷等掺杂杂质，后续形成P型互补金属氧化物半导体(PMOS)，在定义的P阱区域注入硼等掺杂杂质，后续形成N型互补金属氧化物半导体(NMOS)。
在这里以在P阱以及在P阱上形成的结构进行详细介绍，以形成NMOS，而N阱上形成的结构则忽略介绍，步骤基本相同。
步骤二，在半导体器件衬底101上进行浅槽隔离(STI)工艺，隔离CMOS的有源区，即在P阱100中进行隔离以及隔离P阱和N阱，如图1b所示，在半导体器件衬底100中形成STI102。
在本步骤中，形成STI102的过程为：先在半导体器件衬底101依次沉积隔离氧化层和氮化物层，采用曝光显影工艺在氮化物层上涂覆的光刻胶层定义出STI图形，将具有STI图形的光刻胶层作为掩膜依次刻蚀氮化硅层、隔离氧化层以及半导体器件衬底101得到STI槽，然后对STI槽进行氧化物填充后，进行氮化物层和隔离氧化物层的抛光处理，在半导体器件衬底101中得到STI102。
步骤三，参见图1c，在半导体器件衬底101的表面和STI102的表面依次沉栅氧化层和多晶硅层后，采用离子注入方法10对多晶硅层进行预掺杂。
在本步骤中，对于NMOMS来说，掺杂的杂质为磷，目的是为了使得最终制造的半导体器件的栅极导电，对于PMOS来说，掺杂的杂质为硼。
步骤四，采用光刻工艺得到栅极103后，对栅极103和半导体衬底101的表面进行再次氧化，形成再氧化层，在图中没有体现。
在本步骤中，采用光刻工艺得到栅极103的过程为：涂覆光刻胶层后通过具有栅极图形的光罩对其曝光显影，在光刻胶层形成栅极图形，然后以具有栅极图形的光刻胶层为掩膜，依次刻蚀多晶硅层和栅氧化层，形成栅极103；
在本步骤中，形成再氧化层的过程为：采用化学气相沉积(CVD)方法沉积得到氧化层，在栅极203表面及半导体器件衬底101的表面上得到再氧化层，该再氧化层的作用是为了修补在形成栅极103过程中对半导体器件衬底101表面的损伤。
步骤五，在再次氧化的栅极103上形成偏移侧墙后，以离子注入20方法对半导体器件衬底101的阱进行轻掺杂，参见图1d。
在图中，省略了偏移侧墙，侧墙一般采用氮化物构成，偏移侧墙的形成是为了在轻掺杂工艺中防止NMOS短沟道长度的减小而增加的源漏间电荷穿通的可能性。
在图中，可以看出，经过轻掺杂后，在半导体器件的衬底101靠近表面的地方形成了浅结，浅结之间的区域称为短沟道。
当然，在具体实现上，也可以不形成偏移侧墙。
在该步骤中，对于NMOS来说，轻掺杂采用的杂质可以为砷，使得半导体器件衬底101的上表面成为非晶态，减少源漏极间的沟道漏电流效应。
步骤六，由于栅极103在掺杂的过程中受到注入离子的撞击，导致硅结构的晶格发生损伤，为恢复损伤，离子注入20后进行快速热退火处理。
步骤七，参见图1e，对栅极103形成氮氧化物侧墙204后，在半导体器件器件衬底101上就定义出源漏极区域，以离子注入30的方法对栅极103和栅极103两侧的半导体器件衬底101进行掺杂，形成漏极301和源极302。
在本步骤中，漏极301和源极302之间形成沟道。
在本步骤中，对于NMOS来说，掺杂物为砷。
步骤八，参见图1f，采用自对准硅化物(SAB)的方法沉积钛，形成钛化硅层401，然后进行快速退火处理后，采用化学方法刻蚀掉未反应的钛。
本步骤是为了形成接触孔，可以使得有源区形成金属接触。
这样，就完成了半导体器件的器件层制造。
在上述过程的步骤四进行再次氧化步骤时，由于采用化学气相沉积方法进行，在此过程中要用低温对反应腔进行加热，这会导致步骤一在制造阱100时掺杂物出现氧气增强扩散(OED)现象，在半导体器件的衬底101靠近表面区域会出现晶格损伤，出现晶格空隙。这样，在进行步骤五的轻掺杂形成浅结过程中，就会在半导体器件的衬底101靠近表面区域出现瞬间增强扩散(TED)现象，从而造成短沟道的掺杂物浓度大，对半导体器件的短沟道产生短沟道损伤(SCE)及反向短沟道损伤(RSCE)，降低了最终制造的半导体器件的性能。
发明内容
有鉴于此，本发明提供一种制造半导体器件层的方法，该方法能够有效降低由于栅极再氧化过程所产生的TED现象，从而显著改善半导体器件的短沟道产生SCE及RSCE。
为达到上述目的，本发明实施例的技术方案具体是这样实现的：
一种制造半导体器件层的方法，该方法包括：
在半导体器件的衬底形成阱后，形成隔离浅沟槽，在半导体器件的衬底上形成栅极；
对栅极和半导体器件衬底进行碳杂质的离子注入；
对栅极表面及半导体器件衬底表面再氧化后，对栅极和半导体器件衬底进行轻掺杂，在半导体器件衬底形成浅结；
形成所述栅极的氮氧化物侧墙，对栅极和半导体器件衬底进行掺杂，在半导体器件沉积形成漏极和源极；
采用自对准硅化物方法在栅极表面和半导体衬底沉积金属，形成金属化硅层，然后进行快速退火处理后，刻蚀掉未反应的金属。
在所述再氧化后，进行快速退火处理。
所述碳杂质注入的能量为3～20千电子伏特，剂量为5.0E13～1.0E15原子/平方厘米，离子注入的角度为0～15度，半导体器件的衬底101水平旋转的范围为0～45度。
由上述技术方案可见，本发明提供的方法在制造半导体器件层的过程中，在对栅极103和半导体衬底101的表面进行再次氧化，形成再氧化层之前，采用离子的方式注入碳，使其填补半导体器件的衬底101靠近表面区域的硅结构中的晶格之间的缝隙，在再次氧化过程中不会出现OED现象，从而在进行轻掺杂形成浅结过程中，就不会在半导体器件的衬底101靠近表面区域出现TED现象，不会对半导体器件的短沟道产生SCE及RSCE，提高了最终制造的半导体器件的性能。
附图说明
图1a～1f为现有技术半导体器件的器件层制造的剖面结构图；
图2为本发明提供的制造半导体器件层的方法流程图；
图3a～图3g为本发明提供的半导体器件层制造的剖面结构图；
图4为本发明提供的半导体器件层制造方法和现有技术中提供的半导体器件层制造方法得到的半导体器件层的性能对比图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
在现有技术中，在进行轻掺杂形成浅结过程中出现TED现象是造成半导体器件的短沟道产生SCE及RSCE的主要原因，从而降低了最终所制造的半导体器件的性能。为了解决这个问题，可以有三种方法。其中，一种方式为：降低离子注入的能量或/和减少浅掺杂杂质的浓度。但是，这是以降低最终形成半导体器件性能为代价的，一般不使用；第二种方式为：在进行轻掺杂形成浅结过程中离子注入时，将浅掺杂杂质和碳一起进行离子注入，这样，碳就可以填充填补半导体器件的衬底101靠近表面区域的硅结构中的晶格之间的缝隙，防止出现TED现象，但是，这样就需要更改现有的轻掺杂工艺且防止出现TED现象的效果也不是很好；第三种方式为：在进行再氧化过程后，进行快速退火，修复半导体器件的衬底101靠近表面区域的硅结构中的晶格损伤，避免出现晶格缝隙，这样，在后续轻掺杂形成浅结过程中，防止出现TED现象，但是，这种防止出现TED现象的效果虽然比现有技术有提高，但是，仍然会存在TED现象。
因此，本发明提供了一种方法：在制造半导体器件层的过程中，在对栅极103和半导体衬底101的表面进行再次氧化，形成再氧化层之前，采用离子的方式注入碳，使其填补半导体器件的衬底101靠近表面区域的硅结构中的晶格之间的缝隙，在再次氧化过程中不会出现OED现象，从而在进行轻掺杂形成浅结过程中，就不会在半导体器件的衬底101靠近表面区域出现TED现象，不会对半导体器件的短沟道产生SCE及RSCE，提高了最终制造的半导体器件的性能。
图2为本发明提供的制造半导体器件层的方法流程图，结合图3a～图3g所示的本发明提供的半导体器件层制造的剖面结构图，对本发明提供的制造半导体器件层的方法进行详细说明：
步骤201，在半导体器件衬底101上进行双阱工艺，定义CMOS的有源区，如图3a所示，在半导体器件衬底101上形成阱100。
在本步骤中，双阱包括一个N阱和一个P阱，通常采用倒掺杂阱技术进行，也就是在半导体器件衬底101中定义的N阱区域注入磷等掺杂杂质，后续形成PMOS，在定义的P阱区域注入硼等掺杂杂质，后续形成NMOS。
在这里以在P阱以及在P阱上形成的结构进行详细介绍，以形成NMOS，而N阱上形成的结构则忽略介绍，步骤基本相同。
步骤202，在半导体器件衬底101上进行STI工艺，隔离CMOS的有源区，即在P阱100中进行隔离以及隔离P阱和N阱，如图3b所示，在半导体器件衬底100中形成STI102。
在本步骤中，形成STI102的过程为：先在半导体器件衬底101依次沉积隔离氧化层和氮化物层，采用曝光显影工艺在氮化物层上涂覆的光刻胶层定义出STI图形，将具有STI图形的光刻胶层作为掩膜依次刻蚀氮化硅层、隔离氧化层以及半导体器件衬底101得到STI槽，然后对STI槽进行氧化物填充后，进行氮化物层和隔离氧化物层的抛光处理，在半导体器件衬底101中得到STI102。
步骤203，参见图3c，在半导体器件衬底101的表面和STI102的表面依次沉栅氧化层和多晶硅层后，采用离子注入方法10对多晶硅层进行预掺杂。
在本步骤中，对于NMOMS来说，掺杂的杂质为磷，目的是为了使得最终制造的半导体器件的栅极导电，对于PMOS来说，掺杂的杂质为硼。
步骤204、采用光刻工艺得到栅极103后，采用离子注入过程400在栅极和半导体器件的衬底注入碳杂质，填充填补半导体器件的衬底101靠近表面区域的硅结构中的晶格之间的缝隙，如图3d所示。
在本步骤中，碳杂质注入的能量为3～20千电子伏特，剂量为5.0E13～1.0E15原子/平方厘米，离子注入的角度为0～15度，半导体器件的衬底101水平旋转的范围为0～45度。
在本步骤中，具体地，碳杂质注入的能量为9～11电子伏特，剂量为2E15～3E15，离子注入的角度为6～8度，半导体器件的衬底101水平旋转的范围为40～45度。
步骤205，采用光刻工艺得到栅极103后，对栅极103和半导体衬底101的表面进行再次氧化，形成再氧化层，在图中没有体现。
在本步骤中，采用光刻工艺得到栅极103的过程为：涂覆光刻胶层后通过具有栅极图形的光罩对其曝光显影，在光刻胶层形成栅极图形，然后以具有栅极图形的光刻胶层为掩膜，依次刻蚀多晶硅层和栅氧化层，形成栅极103；
在本步骤中，形成再氧化层的过程为：采用CVD方法沉积得到氧化层，在栅极203表面及半导体器件衬底101的表面上得到再氧化层，该再氧化层的作用是为了修补在形成栅极103过程中对半导体器件衬底101表面的损伤。
步骤206，在再次氧化的栅极103上形成偏移侧墙后，以离子注入20方法对半导体器件衬底101的阱进行轻掺杂，参见图3e。
在图中，省略了偏移侧墙，侧墙一般采用氮化物构成，偏移侧墙的形成是为了在轻掺杂工艺中防止NMOS短沟道长度的减小而增加的源漏间电荷穿通的可能性。
在图中，可以看出，经过轻掺杂后，在半导体器件的衬底101靠近表面的地方形成了浅结，浅结之间的区域称为短沟道。
在该步骤中，在形成NMOS时，轻掺杂采用硼，离子注入的轻掺杂杂质的能量为1～3电子伏特，剂量为85E14～95E14。
在该步骤之后，还可以进一步采用离子注入的方式进行口袋(Pocket)注入，以进一步减小短沟道穿通效应，在形成NMOS时，采用硼进行离子注入，离子注入的掺杂杂质的能量为4～6电子伏特，剂量为28E13～32E13，离子注入的角度为28～32度，半导体器件的衬底101水平旋转的范围为40～45度。
当然，在具体实现上，也可以不形成偏移侧墙。
在该步骤中，对于NMOS来说，轻掺杂采用的杂质可以为砷，使得半导体器件衬底101的上表面成为非晶态，减少源漏极间的沟道漏电流效应。
步骤207，由于栅极103在掺杂的过程中受到注入离子的撞击，导致硅结构的晶格发生损伤，为恢复损伤，离子注入20后进行快速热退火处理。
步骤208，参见图3f，对栅极103形成氮氧化物侧墙204后，在半导体器件器件衬底101上就定义出源漏极区域，以离子注入30的方法对栅极103和栅极103两侧的半导体器件衬底101进行掺杂，形成漏极301和源极302。
在本步骤中，漏极301和源极302之间形成沟道。
在本步骤中，对于NMOS来说，掺杂物为砷。
步骤209，参见图3g，采用SAB的方法沉积钛，形成钛化硅层401，然后进行快速退火处理后，采用化学方法刻蚀掉未反应的钛。
本步骤是为了形成接触孔，可以使得有源区形成金属接触。
这样，就完成了半导体器件的器件层制造。
在步骤205之后，还进一步包括快速退火步骤，修复半导体器件的衬底101靠近表面区域的硅结构中的晶格损伤。
图4为本发明提供的半导体器件层制造方法和现有技术中提供的半导体器件层制造方法得到的半导体器件层的性能对比图，其中，横坐标为半导体器件的饱和电流(Idsat)，单位为微安每微米，纵坐标为半导体器件层的短沟道电压值(Vthi)，单位为伏特，采用方块标识的曲线为现有技术制作的半导体器件的性能图，采用圆圈标识的曲线为本发明制作的半导体器件的性能图，可以看出，在Idsat相同的情况下，本发明所制作的半导体器件的短沟道电压值明显小于现有技术所制作的半导体器件的短沟道电压值，说明本发明在短沟道的掺杂物浓度远远小于现有技术在短沟道的掺杂物浓度，所以说明本发明提供的半导体器件层的性能提高。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种制造半导体器件层的方法，该方法包括：
在半导体器件的衬底形成阱后，形成隔离浅沟槽，在半导体器件的衬底上形成栅极；
对栅极和半导体器件衬底进行碳杂质的离子注入；
对栅极表面及半导体器件衬底表面再氧化后，对栅极和半导体器件衬底进行轻掺杂，在半导体器件衬底形成浅结；
形成所述栅极的氮氧化物侧墙，对栅极和半导体器件衬底进行掺杂，在半导体器件沉积形成漏极和源极；
采用自对准硅化物方法在栅极表面和半导体衬底沉积金属，形成金属化硅层，然后进行快速退火处理后，刻蚀掉未反应的金属。
2.如权利要求1所述的方法，其特征在于，在所述再氧化后，进行快速退火处理。
3.如权利要求1或2所述的方法，其特征在于，所述碳杂质注入的能量为3～20千电子伏特，剂量为5.0E13～1.0E15原子/平方厘米，离子注入的角度为0～15度，半导体器件的衬底101水平旋转的范围为0～45度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102010539A CN102097379A (zh) | 2009-12-10 | 2009-12-10 | 制造半导体器件层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102010539A CN102097379A (zh) | 2009-12-10 | 2009-12-10 | 制造半导体器件层的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102097379A true CN102097379A (zh) | 2011-06-15 |
Family
ID=44130388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102010539A Pending CN102097379A (zh) | 2009-12-10 | 2009-12-10 | 制造半导体器件层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102097379A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446769A (zh) * | 2011-09-08 | 2012-05-09 | 上海华力微电子有限公司 | 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法 |
| CN102683185A (zh) * | 2012-05-04 | 2012-09-19 | 上海华力微电子有限公司 | 降低碳辅助注入工艺流程中多晶硅栅耗尽的方法 |
| CN102709314A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 物理隔离的硅纳米晶双位存储结构及其制备方法 |
| CN103151258A (zh) * | 2011-12-06 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108630535A (zh) * | 2018-06-20 | 2018-10-09 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070228464A1 (en) * | 2006-04-03 | 2007-10-04 | Hsiang-Ying Wang | MOS transistor |
-
2009
- 2009-12-10 CN CN2009102010539A patent/CN102097379A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070228464A1 (en) * | 2006-04-03 | 2007-10-04 | Hsiang-Ying Wang | MOS transistor |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446769A (zh) * | 2011-09-08 | 2012-05-09 | 上海华力微电子有限公司 | 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法 |
| CN102446769B (zh) * | 2011-09-08 | 2013-12-04 | 上海华力微电子有限公司 | 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法 |
| CN103151258A (zh) * | 2011-12-06 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103151258B (zh) * | 2011-12-06 | 2015-12-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN102683185A (zh) * | 2012-05-04 | 2012-09-19 | 上海华力微电子有限公司 | 降低碳辅助注入工艺流程中多晶硅栅耗尽的方法 |
| CN102683185B (zh) * | 2012-05-04 | 2015-07-08 | 上海华力微电子有限公司 | 降低碳辅助注入工艺流程中多晶硅栅耗尽的方法 |
| CN102709314A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 物理隔离的硅纳米晶双位存储结构及其制备方法 |
| CN108630535A (zh) * | 2018-06-20 | 2018-10-09 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN108630535B (zh) * | 2018-06-20 | 2024-04-02 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4469677B2 (ja) | 半導体装置およびその製造方法 | |
| US8679910B2 (en) | Methods of fabricating devices including source/drain region with abrupt junction profile | |
| US20120025279A1 (en) | Low schottky barrier semiconductor structure and method for forming the same | |
| CN101621006B (zh) | 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法 | |
| CN101593701B (zh) | 应变nmos器件以及应变cmos器件的制造方法 | |
| CN110034067A (zh) | 半导体器件及其形成方法 | |
| CN110047754A (zh) | 半导体器件及其制造方法 | |
| CN102034710B (zh) | 半导体器件的栅极预掺杂方法 | |
| CN102097379A (zh) | 制造半导体器件层的方法 | |
| CN103871887B (zh) | Pmos晶体管、nmos晶体管及其各自的制作方法 | |
| CN101315886B (zh) | 半导体结构的形成方法 | |
| CN102856177A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| CN109755297B (zh) | 半导体器件及其制造方法 | |
| CN101728266B (zh) | 沟渠式功率半导体的制作方法 | |
| CN102054697A (zh) | 半导体器件的器件层制作方法 | |
| KR20100080159A (ko) | 반도체 소자 및 그 제조방법 | |
| CN102054698B (zh) | 提高半导体器件阈值电压的方法 | |
| CN102054699B (zh) | 改善半导体器件结深特性的方法 | |
| CN103377933B (zh) | Mos晶体管的制造方法 | |
| CN103165453B (zh) | 高介电金属栅mos及其制造方法 | |
| CN101996949A (zh) | 半导体器件的制作方法 | |
| CN103377935B (zh) | Mos晶体管的制造方法 | |
| WO2011052108A1 (ja) | 半導体装置及びその製造方法 | |
| CN103378004B (zh) | 一种具有应力覆盖层的cmos器件制作方法 | |
| KR100412141B1 (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110615 |