CN102856177A - 半导体器件和用于制造半导体器件的方法 - Google Patents

半导体器件和用于制造半导体器件的方法 Download PDF

Info

Publication number
CN102856177A
CN102856177A CN2011101738724A CN201110173872A CN102856177A CN 102856177 A CN102856177 A CN 102856177A CN 2011101738724 A CN2011101738724 A CN 2011101738724A CN 201110173872 A CN201110173872 A CN 201110173872A CN 102856177 A CN102856177 A CN 102856177A
Authority
CN
China
Prior art keywords
platinum
substrate
zone
nickle silicide
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101738724A
Other languages
English (en)
Other versions
CN102856177B (zh
Inventor
吴兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110173872.4A priority Critical patent/CN102856177B/zh
Priority to US13/250,153 priority patent/US8735282B2/en
Publication of CN102856177A publication Critical patent/CN102856177A/zh
Application granted granted Critical
Publication of CN102856177B publication Critical patent/CN102856177B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种半导体器件和用于制造半导体器件的方法。常规上，通过在器件衬底中沉积铂来抑制硅化镍中的镍的扩散。用沉积的方式引入铂使得铂仅停留在表层，而无法有效地在所需的深度上抑制镍的扩散。根据本发明，通过在衬底中注入铂并且在所述衬底中的注入有铂的区域中形成硅化镍，形成半导体器件。通过利用本发明，铂可分布在所需要的深度范围中，从而更加有效地抑制镍的扩散。

Description

半导体器件和用于制造半导体器件的方法
技术领域
本发明涉及半导体器件和用于制造半导体器件的方法。更特别地，本发明涉及包含硅化镍的半导体器件和该半导体器件的制造方法。
背景技术
与钛或钴的硅化物相比，硅化镍具有很多优点。例如，硅化镍具有低的电阻率、低的硅消耗量以及良好的拉应力性能。此外，硅化镍可在较低温度下形成并且几乎没有线宽效应。由于硅化镍的这些优点，近年来，硅化镍(NiSi)已被广泛应用于半导体器件中。例如，硅化镍适于用作高级CMOS(互补金属氧化物半导体)技术中的肖特基势垒接触材料，以与硅形成肖特基结(肖特基二极管)。
然而，与钛和钴等金属相比，硅化镍具有较差的热稳定性，即，其中的镍很容易扩散。例如，在CMOS技术中，在重掺杂注入的情况下，如果缺乏损伤修复机制，那么即使在诸如250℃～300℃的低温工艺窗中，镍仍然是容易扩散的。
镍的扩散例如可能造成管状缺陷(piping)和尖峰状缺陷(spiking)。这些缺陷可能导致MOS晶体管中的泄漏电流，从而使得器件的性能降低并且成品率下降。
图1示出了MOS晶体管中的镍扩散导致的缺陷的示意图。如图1所示，镍的扩散可能导致横向的(向着沟道区域的)管状缺陷，从而导致泄露电流的产生。
已知在用于形成硅化镍的相关工艺中，沉积镍与铂的合金可以减小镍与硅的比率，从而改善硅化镍的热稳定性，防止镍的扩散。例如，在Takao Marukame等人的“Impact of Platinum Incorporation on ThermalStability and Interface Resistance in NiSi/Si Junctions based onFirst-principles Calculation”(IEEE International Electron DevicesMeeting(IEDM)，2008 IEEE International，pp.1～4)(以下称为“文献1”)中，通过第一性原理计算讨论了铂对硅化镍的热稳定性的可能改善原因。
在C.Ortolland等人的“Silicide Yield Improvement with NiPtSiFormation by Laser Anneal for Advanced Low Power Platform CMOSTechnology”(IEEE International Electron Devices Meeting(IEDM)，2009 IEEE International，pp.1～4)(以下称为“文献2”)中，公开了通过在硅衬底中沉积镍与铂的合金来减轻镍扩散的技术。在Yi-Wei Chen等人的“Advances on 32nm NiPt Salicide Process”(17th IEEEInternational Conference on Advanced Thermal Processing ofSemiconductors-RTP 2009，pp.1～4)(以下称为“文献3”)中也公开了通过在硅衬底中沉积镍与铂的合金来减轻镍扩散的技术。
发明内容
如上所述，在文献2和3中的常规技术中，在用于形成硅化镍的相关工艺中，通过在硅衬底中沉积镍与铂的合金来减轻镍扩散。
然而，本发明的发明人发现，由于常规技术使用诸如溅射之类的方法来沉积镍与铂的合金，因此在形成硅化镍之后，铂仅仅停留在硅化镍的表层。随着在衬底中的深度的增大，铂的原子百分比大大减小。图2是根据常规技术的半导体器件的铂原子百分比和镍原子百分比关于衬底中的深度的示意图(衬底中还含有诸如硅原子之类的其他类型的原子，但是未在图中示出)。图2中的横坐标代表在衬底中的深度，纵坐标代表衬底中的原子百分比。如图2所示，通过根据常规技术沉积镍与铂的合金，在镍的原子百分比峰值深度处，铂的原子百分比已减小为零。从而，在镍仍具有可观的原子百分比的深度处，已几乎不存在能够防止镍的扩散的铂。因此，即使利用文献2和3的方法来沉积镍与铂的合金，仍不能令人满意地改善硅化镍的热稳定性。
因此，需要提出一种新的技术来解决上述现有技术中的技术问题。
根据本发明的第一方面，本发明提供一种半导体器件，该半导体器件包括：衬底，所述衬底中具有含有硅化镍的区域，所述含有硅化镍的区域中分布有铂，其中，所述含有硅化镍的区域的第一深度处的铂浓度大于第二深度处的铂浓度，所述第二深度比第一深度浅。
根据本发明的另一方面，本发明提供一种半导体器件，该半导体器件包括：衬底，所述衬底中具有含有硅化镍的区域，所述含有硅化镍的区域中分布有注入的铂。
根据本发明的另一方面，本发明提供一种半导体器件的制造方法，该方法包括：在衬底中注入铂；和在所述衬底中的注入有铂的区域中形成硅化镍。
根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入有铂的区域中引入镍的步骤，以及，形成硅化镍的所述步骤可以包括执行快速热处理以形成硅化镍。
根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入铂之前在要注入铂的区域中引入镍的步骤，以及，形成硅化镍的所述步骤可以包括执行快速热处理以形成硅化镍。
根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入有铂的区域中沉积镍铂合金的步骤，以及，形成硅化镍的所述步骤可以包括执行快速热处理以形成硅化镍。
根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入铂之前在要注入铂的区域中沉积镍铂合金的步骤，以及，形成硅化镍的所述步骤可以包括执行快速热处理以形成硅化镍。
根据本发明的一种实施方式，上述的快速热处理可以是激光退火。
根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入有铂的区域中引入镍的步骤，以及，形成硅化镍的所述步骤可以包括：执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；执行选择性蚀刻以去除未反应的镍；和执行第二快速热处理以形成硅化镍。
根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入铂之前在要注入铂的区域中引入镍的步骤，以及，形成硅化镍的所述步骤可以包括：执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；执行选择性蚀刻以去除未反应的镍；和执行第二快速热处理以形成硅化镍。
根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入有铂的区域中沉积镍铂合金的步骤，以及，形成硅化镍的所述步骤可以包括：执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；执行选择性蚀刻以去除未反应的镍；和执行第二快速热处理以形成硅化镍。
根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入铂之前在要注入铂的区域中沉积镍铂合金的步骤，以及，形成硅化镍的所述步骤可以包括：执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；执行选择性蚀刻以去除未反应的镍；和执行第二快速热处理以形成硅化镍。
根据本发明的一种实施方式，所述第一快速热处理可以是浸润式退火、激光退火或毫秒级退火，所述第二快速热处理可以是浸润式退火、激光退火或毫秒级退火。
根据本发明的一种实施方式，铂的所述注入的注入能量可以为5KeV～40KeV，注入倾角可以为0～10度，注入剂量可以为3×1013～5×1014原子/cm2，注入温度可以为-100℃～20℃，注入峰值深度可以为40埃～100埃。
根据本发明的一种实施方式，所述区域可以与所述衬底的半导体材料形成肖特基结。
根据本发明的一种实施方式，所述区域可以是与晶体管的源极或漏极对应的衬底区域。
根据本发明的半导体器件和用于制造半导体器件的方法，由于铂不仅仅存在于硅化镍的表层，而是可在一定深度中仍具有铂的分布，因此，与上述的文献2和3中的常规技术相比，能够在衬底中的更大的深度范围中有效地改善硅化镍的热稳定性，以抑制镍的扩散。
由此，可更加有效地抑制管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。
通过参照附图阅读以下的示例性实施方式，本领域技术人员将能够清楚理解本发明的潜在的其它特征及其技术效果。
附图说明
在附图中，通过举例的方式而不是通过限制的方式图示了本发明，在这些附图中，类似的附图标记表示类似的要素，其中：
图1示出了MOS晶体管中的镍扩散导致的缺陷的示意图；
图2是根据现有技术的半导体器件的铂分布和镍分布关于衬底中的深度的示意图；
图3示出根据本发明的半导体器件制造方法的流程图；
图4是根据本发明的半导体器件的铂分布和镍分布关于衬底中的深度的示意图；
图5a～5e是示意性地示出根据本公开的第一实施例的制造半导体器件的工艺流程的示意性截面图；
图6a和6b是示意性地示出根据本公开的第二实施例的制造半导体器件的工艺流程的示意性截面图；
图7是示意性地示出根据本公开的第三实施例的制造半导体器件的工艺流程的示意性截面图；
图8是示意性地示出根据本公开的第四实施例的制造半导体器件的工艺流程的示意性截面图。
图9a和9b各自是示意性地示出根据本公开的第五实施例～第八实施例的制造半导体器件的工艺流程的示意性截面图。
具体实施方式
现在将参照附图详细描述本公开的实施方式。
在以下的描述中，出于说明的目的而阐述了大量的具体细节以便提供对本发明的更透彻的理解。但是很显然，可以在缺少这些具体细节中的一个或多个的情况下实施本发明。此外，为了避免过于冗长的描述掩盖、混淆或模糊本发明的实质，不详细描述已公知的结构和设备。
图3示出根据本发明的半导体器件制造方法的流程图。如图3所示，根据本发明，在步骤S1中，利用离子注入的方法将铂注入到器件衬底中。之后，在步骤S2中，在所述衬底中的注入有铂的区域中形成硅化镍。请注意，在本文中，“形成硅化镍”指的是生成硅化镍这一化合物。经过上述步骤S1和S2，可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。
根据图3所示的本发明的半导体器件制造方法，由于使用离子注入方法注入铂，所以可以将注入峰值深度控制为期望的值，并且，与使用沉积方法沉积铂的现有技术方案相比，铂原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面中。
图4是根据本发明的半导体器件的铂分布和镍分布关于衬底深度的示意图。如图4所示，铂注入的注入峰值深度可被设置为适当的值，使得在镍的原子百分比具有可观值的深度范围内，仍具有可观的铂的原子百分比。
从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。
进一步地，根据本发明的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。
第一实施例
现在将参照图5a～5e中的示意性截面图来描述根据本发明的第一实施例的半导体器件制造方法。
首先，利用注入的方法将铂注入到衬底1中，以便在衬底1中的特定区域中具有铂4的分布，如图5a所示。
在衬底1是MOS晶体管的衬底的情况下，在铂注入之前，衬底1上例如可形成有栅极2，并且，衬底1中可包含源/漏掺杂区3。在这种情况下，上述的特定区域可以是源极侧和漏极侧的衬底区域。虽然图5a～Se示出了MOS晶体管作为本发明的示例性实施方式，但是本发明的半导体器件不限于MOS晶体管。本发明可应用于任何利用硅化镍形成肖特基结(肖特基二极管)的半导体器件。
所述衬底1可以是硅衬底。
关于铂注入的方法，例如可参照Marisa Francesca Catania等人的“Optimization of the Tradeoff Speed of the Internal Diode BetweenSwitching and On-Resistance in Gold-and Platinum-Implanted PowerMetal-Oxide-Semiconductor Devices”(IEEE TRANSACTIONS ONELECTRON DEVICES，VOL.39，NO.12，DECEMBER 1992)(以下称为“文献4”)中公开的方法或者类似方法。
可将通过铂的离子化所形成的铂离子用于本发明的铂注入。例如，V.Yu.Fominskii等人的“Ion Implantation of Platinum fromPulsed Laser Plasma for Fabrication of a Hydrogen Detector Based onan n-6H-SiC Crystal”(Published on“Semiconductors”(ISSN：1063-7826；ISSN：1090-6479)，Volume 45，Number 5，685～692)(以下称为“文献5”)中公开的铂的离子化方法、A V Vodopyanov等人的“High Current Multicharged Metal Ion Source Using HighPower Gyrotron Heating of Vacuum Arc Plasma”(Review ofScientific Instruments(2008)，Volume：79，Issue：2，Pages：02B304)(以下称为“文献6”)中公开的铂的离子化方法等均可被用于本发明中的铂的离子化。
虽然以上列举了铂的离子化的具体方法和铂注入的具体方法的各种例子，但是铂的离子化和铂注入不限于这些具体方法。在此也可使用各种其它铂的离子化方法和铂注入方法。
此外，铂注入的各种参数不限于具体的参数，而是可根据器件尺寸和具体应用而改变，以获得适当的注入峰值深度和浓度。
根据本实施例的一种实施方式，铂注入的注入能量可以为5KeV～40KeV，注入倾角可以为0～10度，注入剂量可以为3×1013～5×1014原子/cm2，注入温度可以为-100℃～20℃。注入峰值深度可例如为40埃～100埃。
根据本实施例的一种实施方式，在铂注入之后，可对衬底1进行预清洗，例如以便除去在衬底1上原本留有的氧化物(例如SiO2)。
之后，在衬底1中的注入有铂4的区域中沉积镍5，如图5b所示。可利用各种已知的沉积镍的方法，例如物理气相沉积法(诸如溅射法和蒸镀法等)或化学气相沉积法。由于金属沉积的方法是本领域中已知的，因此不在这里进行详细描述。
之后，在所述衬底中的注入有铂的所述特定区域中形成硅化镍。以下参照图5c～5e中的示意性截面图来描述形成硅化镍的过程。
根据本实施例，执行第一快速热处理(RTA1)以使得衬底1的材料(硅)与沉积的镍进行反应，形成高电阻镍硅化物6，如图5c中由虚线界定的示意性区域所示。高电阻镍硅化物6的电阻率高于硅化镍的电阻率。这种高电阻镍硅化物6例如包含Ni2Si。
根据本实施例的一种实施方式，第一快速热处理可为较低温度(例如，200℃～300℃)下的热处理。第一快速热处理可采用各种退火方式。例如，第一快速热处理可以是浸润式退火(soak annealing)、激光退火(laser annealing)或毫秒级退火。对于这些退火方法，可采用例如在B.Adams等人的“Characterization of Nickel SilicidesProduced by Millisecond Anneals”(15th IEEE InternationalConference on Advanced Thermal Processing of Semiconductors，RTP 2007，pp.155～160)(以下称为“文献7”)中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外，也可采用如A.Lauwers等人的“Ni Based Silicides for 45nm CMOS and beyond”(J.Materials Science and Engineering B 114-115(2004)29-41)(以下称为“文献8”)中所公开的低温退火方法。但是，也可以使用其它任何适当的快速热处理方法。
在执行第一快速热处理之后，衬底1中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5)，如图5c所示。因此，执行选择性蚀刻(SE)以去除未反应的镍，如图5d所示。所述选择性蚀刻例如可以是湿法蚀刻。
根据本实施例，在进行选择性蚀刻以去除未反应得镍之后，执行第二快速热处理(RTA2)以使高电阻镍硅化物6继续反应而形成硅化镍(NiSi)7，如图5e所示。硅化镍7具有比高电阻镍硅化物6低的电阻率。即，第二快速热处理可用于使镍硅化物的电阻率降低。
根据本实施例的一种实施方式，第二快速热处理可为较高温度(例如，高于300℃，更特别地可为400℃～800℃，甚至可为800℃～1000℃)下的热处理。第二快速热处理可采用各种退火方式。例如，第二快速热处理可以是浸润式退火、激光退火或毫秒级退火。对于这些退火方法，可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外，也可采用如W.Y Loh等人的“Selective Phase Modulation of NiSi using N-ion implantation forhigh performance dopant-segregated Source/Drain n-ChannelMOSFETs”(Symp.VLSI Technology Digest，2009)(以下称为“文献9”)中所公开的高温退火方法。但是，也可以使用其它任何适当的快速热处理方法。
经过上述参照图5a～5e描述的工艺步骤，可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据上述参照图5a～5e描述的本实施例的半导体器件制造方法，由于通过铂的注入而非铂的沉积而引入铂，因此，所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比)，即，铂在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入铂，因此与使用沉积方法沉积铂的现有技术方案相比，铂原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。
进一步地，根据参照图5a～5e描述的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。
第二实施例
现在将参照图6a～6b中的示意性截面图来描述根据本发明的第二实施例的半导体器件制造方法。
在第一实施例中，先在衬底1的特定区域中注入铂，然后在注入有铂的区域中沉积镍(图5a和5b)。第二实施例与第一实施例的不同之处在于，先在要注入铂的特定区域中沉积镍，然后在该特定区域中注入铂。即，在第二实施例中，注入铂的工艺和沉积镍的工艺被交换，如图6a和6b所示。
首先，在衬底1中的要注入铂的区域中沉积镍5，如图6a所示。可利用各种已知的沉积镍的方法，例如物理气相沉积法(诸如溅射法和蒸镀法等)或化学气相沉积法。由于金属沉积的方法是本领域中已知的，因此不在这里进行详细描述。
根据本实施例的一种实施方式，在沉积镍之前，可对衬底1进行预清洗，例如以便除去在衬底1上原本留有的氧化物(例如SiO2)。
然后，利用注入的方法将铂4注入到衬底1中的上述区域中，以便在该区域中具有铂4的分布，如图6b所示。
在衬底1是MOS晶体管的衬底的情况下，在铂注入之前，衬底1上例如可形成有栅极2，并且，衬底1中可包含源/漏掺杂区3。在这种情况下，上述的特定区域可以是源极侧和漏极侧的衬底区域。虽然图6a～6b示出了MOS晶体管作为本发明的示例性实施方式，但是本发明的半导体器件不限于MOS晶体管。本发明可应用于任何利用硅化镍形成肖特基结(肖特基二极管)的半导体器件。
所述衬底1可以是硅衬底。
关于铂注入的方法，例如可参照文献4中公开的方法或者类似方法。
可将通过铂的离子化所形成的铂离子用于本发明的铂注入。例如，文献5中公开的铂的离子化方法、文献6中公开的铂的离子化方法等均可被用于本发明中的铂的离子化。
虽然以上列举了铂的离子化的具体方法和铂注入的具体方法的各种例子，但是铂的离子化和铂注入不限于这些具体方法。在此也可使用各种其它铂的离子化方法和铂注入方法。
此外，铂注入的各种参数不限于具体的参数，而是可根据器件尺寸和具体应用而改变，以获得适当的注入峰值深度和浓度。
根据本实施例的一种实施方式，铂注入的注入能量可以为5KeV～40KeV，注入倾角可以为0～10度，注入剂量可以为3×1013～5×1014原子/cm2，注入温度可以为-100℃～20℃。注入峰值深度可例如为40埃～100埃。
注入铂之后的工艺(快速热处理工艺和选择性蚀刻工艺)可与第一实施例中的参照图5c～5e描述的工艺相同，因此不再重复描述。
此外，在本第二实施例中，各种部件的材料和工艺条件可与第一实施例中的相同，因此不再重复描述。
与第一实施例类似地，根据第二实施例的工艺步骤，可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第二实施例的半导体器件制造方法，由于通过铂的注入而非铂的沉积而引入铂，因此，所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比)，即，铂在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入铂，因此与使用沉积方法沉积铂的现有技术方案相比，铂原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。
进一步地，根据第二实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。
第三实施例
现在将参照图7中的示意性截面图来描述根据本发明的第三实施例的半导体器件制造方法。
在第一实施例中，沉积镍5(图5b)。第三实施例与第一实施例的不同之处在于，代替沉积镍5而沉积镍铂合金8，如图7所示。
除了沉积镍铂合金8以外的工艺、工艺条件、材料等均可与第一实施例中的相同，因此不再重复描述。
与第一实施例类似地，根据第三实施例的工艺步骤，可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第三实施例的半导体器件制造方法，由于通过铂的注入而非铂的沉积而引入铂，因此，所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比)，即，铂在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入铂，因此与使用沉积方法沉积铂的现有技术方案相比，铂原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。
进一步地，根据第三实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。
第四实施例
现在将参照图8中的示意性截面图来描述根据本发明的第四实施例的半导体器件制造方法。
在第二实施例中，沉积镍5(图6a)。第四实施例与第二实施例的不同之处在于，代替沉积镍5而沉积镍铂合金8，如图8所示。
除了沉积镍铂合金8以外的工艺、工艺条件、材料等均可与第二实施例中的相同，因此不再重复描述。
与第二实施例类似地，根据第四实施例的工艺步骤，可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第四实施例的半导体器件制造方法，由于通过铂的注入而非铂的沉积而引入铂，因此，所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比)，即，铂在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入铂，因此与使用沉积方法沉积铂的现有技术方案相比，铂原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。
进一步地，根据第四实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。
第五实施例
现在将参照图9a和9b中的示意性截面图来描述根据本发明的第五实施例的半导体器件制造方法。
在第一实施例中，经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅化镍(图5c～5e)。第五实施例与第一实施例的不同之处在于，代替两步快速热处理，仅使用一步快速热处理来形成硅化镍，如图9a和9b所示。
本实施例中的注入铂和沉积镍的工艺、工艺条件和材料可与第一实施例中的相同。因此不再重复描述。
根据第一实施例，经过两步快速热处理(RTA1和RTA2)来形成硅化镍，其中，第一快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流，第二快速热处理可形成电阻率低的硅化镍。由于根据本发明通过注入铂而在要沉积镍的区域中充分地分布铂，解决了第一快速热处理主要解决的问题，因此可仅用一步快速热处理来生成电阻率较低的硅化镍。
根据本实施例，执行快速热处理以使得衬底1的材料(硅)与沉积的镍进行反应而生成硅化镍7，如图9a所示。
根据本实施例的一种实施方式，该快速热处理例如可以是激光退火。该快速热处理可为较高温度(例如，高于300℃，更特别地可为400℃～800℃，甚至可为800℃～1000℃)下的热处理。对于此快速热处理的方法，可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外，也可采用如文献9中所公开的高温退火方法。但是，也可以使用其它任何适当的快速热处理方法。
在执行快速热处理之后，衬底1中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5)，如图9a所示。因此，执行选择性蚀刻(SE)以去除未反应的镍，如图9b所示。所述选择性蚀刻例如可以是湿法蚀刻。
与第一实施例类似地，根据第五实施例的工艺步骤，可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第五实施例的半导体器件制造方法，由于通过铂的注入而非铂的沉积而引入铂，因此，所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比)，即，铂在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入铂，因此与使用沉积方法沉积铂的现有技术方案相比，铂原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。
进一步地，根据第五实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。
第六实施例
现在将参照图9a和9b中的示意性截面图来描述根据本发明的第六实施例的半导体器件制造方法。
在第二实施例中，经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅化镍(图5c～5e)。第六实施例与第二实施例的不同之处在于，代替两步快速热处理，仅使用一步快速热处理来形成硅化镍，如图9a和9b所示。
本实施例中的沉积镍和注入铂的工艺、工艺条件和材料可与第二实施例中的相同。因此不再重复描述。
根据第二实施例，经过两步快速热处理(RTA1和RTA2)来形成硅化镍，其中，第一快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流，第二快速热处理可形成电阻率低的硅化镍。由于根据本发明通过注入铂而在沉积有镍的区域中充分地分布铂，解决了第一快速热处理主要解决的问题，因此可仅用一步快速热处理来生成电阻率较低的硅化镍。
根据本实施例，执行快速热处理以使得衬底1的材料(硅)与沉积的镍进行反应而生成硅化镍7，如图9a所示。
根据本实施例的一种实施方式，该快速热处理例如可以是激光退火。该快速热处理可为较高温度(例如，高于300℃，更特别地可为400℃～800℃，甚至可为800℃～1000℃)下的热处理。对于此快速热处理方法，可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外，也可采用如文献9中所公开的高温退火方法。但是，也可以使用其它任何适当的快速热处理方法。
在执行快速热处理之后，衬底1中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5)，如图9a所示。因此，执行选择性蚀刻(SE)以去除未反应的镍，如图9b所示。所述选择性蚀刻例如可以是湿法蚀刻。
与第二实施例类似地，根据第六实施例的工艺步骤，可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第六实施例的半导体器件制造方法，由于通过铂的注入而非铂的沉积而引入铂，因此，所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比)，即，铂在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入铂，因此与使用沉积方法沉积铂的现有技术方案相比，铂原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。
进一步地，根据第六实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。
第七实施例
现在将参照图9a和9b中的示意性截面图来描述根据本发明的第七实施例的半导体器件制造方法。
在第三实施例中，经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅化镍(图5c～5e)。第七实施例与第三实施例的不同之处在于，代替两步快速热处理，仅使用一步快速热处理来形成硅化镍，如图9a和9b所示。
本实施例中的注入铂和沉积镍铂合金的工艺、工艺条件和材料可与第三实施例中的相同。因此不再重复描述。
根据第三实施例，经过两步快速热处理(RTA1和RTA2)来形成硅化镍，其中，第一快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流，第二快速热处理可形成电阻率低的硅化镍。由于根据本发明通过注入铂而在沉积有镍铂合金的区域中充分地分布铂，解决了第一快速热处理主要解决的问题，因此可仅用一步快速热处理来生成电阻率较低的硅化镍。
根据本实施例，执行快速热处理以使得衬底1的材料(硅)与沉积的镍铂合金中的镍进行反应而生成硅化镍7，如图9a所示。
根据本实施例的一种实施方式，该快速热处理例如可以是激光退火。该快速热处理可为较高温度(例如，高于300℃，更特别地可为400℃～800℃，甚至可为800℃～1000℃)下的热处理。对于此快速热处理方法，可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外，也可采用如文献9中所公开的高温退火方法。但是，也可以使用其它任何适当的热处理方法。
在执行快速热处理之后，衬底1中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5)，如图9a所示。因此，执行选择性蚀刻(SE)以去除未反应的镍，如图9b所示。所述选择性蚀刻例如可以是湿法蚀刻。
与第三实施例类似地，根据第七实施例的工艺步骤，可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第七实施例的半导体器件制造方法，由于通过铂的注入而非铂的沉积而引入铂，因此，所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比)，即，铂在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入铂，因此与使用沉积方法沉积铂的现有技术方案相比，铂原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。
进一步地，根据第七实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。
第八实施例
现在将参照图9a和9b中的示意性截面图来描述根据本发明的第八实施例的半导体器件制造方法。
在第四实施例中，经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅化镍(图5c～5e)。第八实施例与第四实施例的不同之处在于，代替两步快速热处理，仅使用一步快速热处理来形成硅化镍，如图9a和9b所示。
本实施例中的沉积镍铂合金和注入铂的工艺、工艺条件和材料可与第四实施例中的相同。因此不再重复描述。
根据第四实施例，经过两步快速热处理(RTA1和RTA2)来形成硅化镍，其中，第一快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流，第二快速热处理可形成电阻率低的硅化镍。由于根据本发明通过注入铂而在沉积有镍铂合金的区域中充分地分布铂，解决了第一快速热处理主要解决的问题，因此可仅用一步快速热处理来生成电阻率较低的硅化镍。
根据本实施例，执行快速热处理以使得衬底1的材料(硅)与沉积的镍铂合金中的镍进行反应而生成硅化镍7，如图9a所示。
根据本实施例的一种实施方式，该快速热处理例如可以是激光退火。该快速热处理可为较高温度(例如，高于300℃，更特别地可为400℃～800℃，甚至可为800℃～1000℃)下的热处理。对于此快速热处理方法，可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外，也可采用如文献9中所公开的高温退火方法。但是，也可以使用其它任何适当的快速热处理方法。
在执行快速热处理之后，衬底1中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5)，如图9a所示。因此，执行选择性蚀刻(SE)以去除未反应的镍，如图9b所示。所述选择性蚀刻例如可以是湿法蚀刻。
与第四实施例类似地，根据第七实施例的工艺步骤，可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第八实施例的半导体器件制造方法，由于通过铂的注入而非铂的沉积而引入铂，因此，所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比)，即，铂在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入铂，因此与使用沉积方法沉积铂的现有技术方案相比，铂原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。
进一步地，根据第八实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
例如，虽然以上参照附图描述了单个半导体器件的结构及其制造工艺，但是，上述结构和工艺可用于半导体器件阵列中的多个半导体器件(例如CMOS晶体管)。在这种情况下，可通过上述制造工艺在同一衬底上同时形成多个具有硅化镍区域的半导体器件。
此外，虽然以上描述了铂的离子化、铂注入以及快速热处理的具体方法示例和参数，但是本发明不限于这些具体的方法示例和参数。各种其它工艺和参数也可在本发明中使用。
此外，虽然以上描述了沉积镍或镍铂合金以用于通过热处理而形成硅化镍，但是也可以采用注入的方式向衬底中引入镍并且类似地通过热处理而形成硅化镍。
此外，虽然在前文中没有描述，但是在衬底中沉积或者注入镍或镍铂合金之后，为了防止镍氧化，可在镍或镍铂合金之上沉积氮化钛(TiN)以便将镍与氧气隔离。之后，可在选择性蚀刻中去除该氮化钛。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (22)

1.一种半导体器件的制造方法，包括：
在衬底中注入铂；和
在所述衬底中的注入有铂的区域中形成硅化镍。
2.如权利要求1所述的方法，其中
所述衬底是硅衬底，
该方法还包括在注入有铂的区域中引入镍的步骤，以及
形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。
3.如权利要求1所述的方法，其中
所述衬底是硅衬底，
该方法还包括在注入铂之前在要注入铂的区域中引入镍的步骤，以及
形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。
4.如权利要求1所述的方法，其中
所述衬底是硅衬底，
该方法还包括在注入有铂的区域中沉积镍铂合金的步骤，以及
形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。
5.如权利要求1所述的方法，其中
所述衬底是硅衬底，
该方法还包括在注入铂之前在要注入铂的区域中沉积镍铂合金的步骤，以及
形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。
6.如权利要求1所述的方法，其中
所述衬底是硅衬底，
该方法还包括在注入有铂的区域中引入镍的步骤，以及
形成硅化镍的所述步骤包括：
执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；
执行选择性蚀刻以去除未反应的镍；和
执行第二快速热处理以形成硅化镍。
7.如权利要求1所述的方法，其中
所述衬底是硅衬底，
该方法还包括在注入铂之前在要注入铂的区域中引入镍的步骤，以及
形成硅化镍的所述步骤包括：
执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；
执行选择性蚀刻以去除未反应的镍；和
执行第二快速热处理以形成硅化镍。
8.如权利要求1所述的方法，其中
所述衬底是硅衬底，
该方法还包括在注入有铂的区域中沉积镍铂合金的步骤，以及
形成硅化镍的所述步骤包括：
执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；
执行选择性蚀刻以去除未反应的镍；和
执行第二快速热处理以形成硅化镍。
9.如权利要求1所述的方法，其中
所述衬底是硅衬底，
该方法还包括在注入铂之前在要注入铂的区域中沉积镍铂合金的步骤，以及
形成硅化镍的所述步骤包括：
执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；
执行选择性蚀刻以去除未反应的镍；和
执行第二快速热处理以形成硅化镍。
10.如权利要求6～9中任一项所述的方法，其中
所述第一快速热处理是浸润式退火、激光退火或毫秒级退火，所述第二快速热处理是浸润式退火、激光退火或毫秒级退火。
11.如权利要求2～5中任一项所述的方法，其中
所述快速热处理是激光退火。
12.如权利要求1所述的方法，其中
铂的所述注入的注入能量为5KeV～40KeV，注入倾角为0～10度，注入剂量为3×1013～5×1014原子/cm2，注入温度为-100℃～20℃，注入峰值深度为40埃～100埃。
13.如权利要求1所述的方法，其中
所述区域与所述衬底的半导体材料形成肖特基结。
14.如权利要求1所述的方法，其中
所述区域是与晶体管的源极或漏极对应的衬底区域。
15.一种半导体器件，包括：
衬底，所述衬底中具有含有硅化镍的区域，所述含有硅化镍的区域中分布有铂，
其中，所述含有硅化镍的区域的第一深度处的铂浓度大于第二深度处的铂浓度，所述第二深度比第一深度浅。
16.如权利要求15所述的半导体器件，其中
所述区域与所述衬底的半导体材料形成肖特基结。
17.如权利要求15所述的半导体器件，其中
所述区域是与晶体管的源极或漏极对应的衬底区域。
18.如权利要求15所述的半导体器件，其中
所述铂是通过注入而引入到所述区域中的，注入能量为5KeV～40KeV，注入倾角为0～10度，注入剂量为3×1013～5×1014原子/cm2，注入温度为-100℃～20℃，注入峰值深度为40埃～100埃。
19.一种半导体器件，包括：
衬底，所述衬底中具有含有硅化镍的区域，所述含有硅化镍的区域中分布有注入的铂。
20.如权利要求19所述的半导体器件，其中
所述区域与所述衬底的半导体材料形成肖特基结。
21.如权利要求19所述的半导体器件，其中
所述区域是与晶体管的源极或漏极对应的衬底区域。
22.如权利要求19所述的半导体器件，其中
所述注入的注入能量为5KeV～40KeV，注入倾角为0～10度，注入剂量为3×1013～5×1014原子/cm2，注入温度为-100℃～20℃，注入峰值深度为40埃～100埃。
CN201110173872.4A 2011-06-27 2011-06-27 半导体器件和用于制造半导体器件的方法 Active CN102856177B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110173872.4A CN102856177B (zh) 2011-06-27 2011-06-27 半导体器件和用于制造半导体器件的方法
US13/250,153 US8735282B2 (en) 2011-06-27 2011-09-30 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110173872.4A CN102856177B (zh) 2011-06-27 2011-06-27 半导体器件和用于制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN102856177A true CN102856177A (zh) 2013-01-02
CN102856177B CN102856177B (zh) 2015-01-28

Family

ID=47361098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110173872.4A Active CN102856177B (zh) 2011-06-27 2011-06-27 半导体器件和用于制造半导体器件的方法

Country Status (2)

Country Link
US (1) US8735282B2 (zh)
CN (1) CN102856177B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039531A (zh) * 2016-02-03 2017-08-11 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN113223944A (zh) * 2021-03-31 2021-08-06 青岛惠科微电子有限公司 一种快恢复芯片的制造方法、制造设备和快恢复芯片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663278B2 (ja) * 2010-11-19 2015-02-04 ルネサスエレクトロニクス株式会社 半導体装置
US8981565B2 (en) 2012-03-23 2015-03-17 International Business Machines Corporation Techniques to form uniform and stable silicide
US9449827B2 (en) 2014-02-04 2016-09-20 International Business Machines Corporation Metal semiconductor alloy contact resistance improvement
RU2591237C1 (ru) * 2015-05-20 2016-07-20 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050158996A1 (en) * 2003-11-17 2005-07-21 Min-Joo Kim Nickel salicide processes and methods of fabricating semiconductor devices using the same
CN101271897A (zh) * 2007-03-20 2008-09-24 台湾积体电路制造股份有限公司 半导体装置
US7544610B2 (en) * 2004-09-07 2009-06-09 International Business Machines Corporation Method and process for forming a self-aligned silicide contact
CN101764058A (zh) * 2009-12-31 2010-06-30 复旦大学 形成超薄可控的金属硅化物的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9100334A (nl) * 1991-02-26 1992-09-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een zelfregistrerend kobalt- of nikkel-silicide gevormd wordt.
JP2891093B2 (ja) * 1994-02-17 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
US5624869A (en) * 1994-04-13 1997-04-29 International Business Machines Corporation Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
US6012336A (en) * 1995-09-06 2000-01-11 Sandia Corporation Capacitance pressure sensor
JP2930042B2 (ja) * 1997-01-13 1999-08-03 日本電気株式会社 半導体装置の製造方法
US6461923B1 (en) * 1999-08-18 2002-10-08 Advanced Micro Devices, Inc. Sidewall spacer etch process for improved silicide formation
US6472243B2 (en) * 2000-12-11 2002-10-29 Motorola, Inc. Method of forming an integrated CMOS capacitive pressure sensor
US7027202B1 (en) * 2003-02-28 2006-04-11 Silicon Light Machines Corp Silicon substrate as a light modulator sacrificial layer
US7179700B2 (en) * 2004-07-21 2007-02-20 Freescale Semiconductor, Inc. Semiconductor device with low resistance contacts
JP5300184B2 (ja) * 2006-07-18 2013-09-25 キヤノン株式会社 圧電体、圧電体素子、圧電体素子を用いた液体吐出ヘッド及び液体吐出装置
US7635648B2 (en) * 2008-04-10 2009-12-22 Applied Materials, Inc. Methods for fabricating dual material gate in a semiconductor device
US7943428B2 (en) * 2008-12-24 2011-05-17 International Business Machines Corporation Bonded semiconductor substrate including a cooling mechanism

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050158996A1 (en) * 2003-11-17 2005-07-21 Min-Joo Kim Nickel salicide processes and methods of fabricating semiconductor devices using the same
US7544610B2 (en) * 2004-09-07 2009-06-09 International Business Machines Corporation Method and process for forming a self-aligned silicide contact
CN101271897A (zh) * 2007-03-20 2008-09-24 台湾积体电路制造股份有限公司 半导体装置
CN101764058A (zh) * 2009-12-31 2010-06-30 复旦大学 形成超薄可控的金属硅化物的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039531A (zh) * 2016-02-03 2017-08-11 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US10515963B2 (en) 2016-02-03 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistor contact with reduced contact resistance
US11289482B2 (en) 2016-02-03 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistor contact with reduced contact resistance
CN113223944A (zh) * 2021-03-31 2021-08-06 青岛惠科微电子有限公司 一种快恢复芯片的制造方法、制造设备和快恢复芯片
CN113223944B (zh) * 2021-03-31 2022-09-27 青岛惠科微电子有限公司 一种快恢复芯片的制造方法、制造设备和快恢复芯片

Also Published As

Publication number Publication date
CN102856177B (zh) 2015-01-28
US20120326317A1 (en) 2012-12-27
US8735282B2 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
CN101840862B (zh) 高性能半导体器件的形成方法
US6849516B2 (en) Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer
CN101622690A (zh) 具有自对准外延源极和漏极延伸部分的半导体器件
CN102856177B (zh) 半导体器件和用于制造半导体器件的方法
US7378335B2 (en) Plasma implantation of deuterium for passivation of semiconductor-device interfaces
CN101154682A (zh) 金属氧化物半导体器件及其制造方法
CN101621006B (zh) 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法
US20120068180A1 (en) Methods of forming low interface resistance contacts and structures formed thereby
CN110034067A (zh) 半导体器件及其形成方法
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
KR101022854B1 (ko) 도핑된 고유전 측벽 스페이서들을 구비한 전계 효과트랜지스터의 드레인/소스 확장 구조
CN1933175A (zh) 半导体结构及其制造方法
KR20070055569A (ko) 반도체 기반 장치 및 그 제조 방법
CN102097376B (zh) 半导体器件的制作方法
CN112885716B (zh) 半导体结构的形成方法
CN102044443B (zh) 半导体器件和制造半导体器件的方法
KR100728958B1 (ko) 반도체 소자의 제조방법
CN105097937B (zh) 一种横向导电结构 SiC MOSFET 功率器件
CN103377935B (zh) Mos晶体管的制造方法
CN102054698B (zh) 提高半导体器件阈值电压的方法
TW426972B (en) Method of forming the extending junction of source/drain by using Si-B layer in fabricating complementary metal oxide semiconductor field effect transistor
CN108878526B (zh) 半导体结构及其形成方法
KR100724146B1 (ko) 반도체장치의 제조 방법
Luo et al. A failure mechanism and improved method for abnormal IDS leakage current of shield gate trench MOSFET
KR101161660B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant