CN101154682A - 金属氧化物半导体器件及其制造方法 - Google Patents

金属氧化物半导体器件及其制造方法 Download PDF

Info

Publication number
CN101154682A
CN101154682A CNA2006101168467A CN200610116846A CN101154682A CN 101154682 A CN101154682 A CN 101154682A CN A2006101168467 A CNA2006101168467 A CN A2006101168467A CN 200610116846 A CN200610116846 A CN 200610116846A CN 101154682 A CN101154682 A CN 101154682A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
drain region
foreign ion
source area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101168467A
Other languages
English (en)
Other versions
CN100539187C (zh
Inventor
叶好华
何学缅
李煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006101168467A priority Critical patent/CN100539187C/zh
Priority to US11/860,492 priority patent/US20080079095A1/en
Publication of CN101154682A publication Critical patent/CN101154682A/zh
Priority to US12/536,005 priority patent/US20090294875A1/en
Application granted granted Critical
Publication of CN100539187C publication Critical patent/CN100539187C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种金属氧化物半导体器件，包括：半导体衬底；在所述衬底表面形成的栅极结构，所述栅极结构两侧具有侧墙；位于所述衬底中的源极区和漏极区，所述源极区和漏极区分别具有轻掺杂区；位于所述栅极、源极区和漏极区上的金属硅化物；和位于所述轻掺杂区中的第一杂质离子和第二杂质离子。本发明提供了一种金属氧化物半导体器件的制造方法，包括：在半导体衬底上形成栅极；注入第一杂质离子和第二杂质离子形成轻掺杂区；沉积介质层并刻蚀所述介质层形成侧墙；注入第一杂质离子形成源极区和漏极区；在所述栅极、源极区和漏极区表面形成金属硅化物。本发明能够有效阻止金属镍向轻掺杂区域的扩散。

Description

金属氧化物半导体器件及其制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种金属氧化物半导体晶体管(MOS)及其制造方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体晶片朝向更高的元件密度、高集成度方向发展，CMOS器件的栅极特征尺寸已经进入深亚微米阶段，栅极长度变得越来越细且长度变得较以往更短。为了避免短沟效应，目前采用轻掺杂漏极(LDD)结构，通常称为延伸掺杂。图1为MOS器件轻掺杂漏极结构剖面示意图。如图1所示，在半导体衬底100上形成栅极140之后，注入杂质离子170形成轻掺杂区域121和131。对于NMOS器件而言，n型杂质离子170为磷(P+)或砷(As)；对于PMOS器件而言，p型杂质离子主要为硼(B+)。
然后在栅极两侧形成侧墙(offset spacer)，采用自对准工艺在形成源极120和漏极130。在超高速大规模MOS集成电路中，为降低源/漏电极和栅极的薄膜电阻和寄生电阻，在形成于半导体衬底上的源、漏区域和由多晶硅构成的栅极上，形成金属与半导体例如硅(Si)的反应生成物，即硅化物(下称金属硅化物)，来获得良好的低电阻接触。图2为金属硅化物层在晶体管中的位置示意图。如图2所示，在源极区120、漏极区130和栅极140上分别设置金属硅化物层151、152、153，用于降低金属接触与下方结构之间的表面电阻和上层互连结构的接触孔与晶体管各极之间的接触电阻。
从0.13微米技术节点到90纳米技术节点，CMOS技术主要采用钴硅化物(CoSi)作为接触层。当技术节点前推进后，器件的尺寸变得越来越小，由于窄线宽的钴硅化物的电阻会变得很大无法接受，而镍硅化物的电阻随线宽的变化很小，所以镍硅化物的采用是必然趋势。
从90纳米工艺节点以后，开始用镍(Ni)代替钴形成镍的金属硅化物(NiSi)作为接触层。特别是在65nm及以下，由于镍没有线宽效应，具有更低的硅消耗和较低的热预算(thermal budget)以及更低的接触电阻，所以65纳米以下工艺节点用镍取代钴。
但是，NiSi在高温时没有CoSi稳定，在温度较高时会形成高阻的Ni2Si，因此镍的退火温度必须控制在350～450℃之间。由于Ni在硅中的扩散系数较大，在温度高于450℃的硅化反应时，Ni的硅化反应在硅中扩散进行。图3中金属硅化物的金属以镍为例，如图3所示，对于NMOS器件，由于n型杂质注入后，杂质离子会在源极120和漏极130的轻掺杂区域121和131中的形成较强的压应力(compressive strain)，这种应力会将镍原子拉向(pull)狭窄的轻掺杂区域121和131，造成镍原子向上述区域的扩散，进而在其中形成金属硅化物160。在65nm以下的工艺节点，MOS器件的源、漏区域非常密集，该金属硅化物160的存在会使沟道缩短，加剧了短沟效应，增加了产生漏电流的几率。
在美国专利第6180469号中公开了一种在栅极和源、漏区域表面形成金属硅化物层的方法。该方法在栅极和源、漏区域表面上利用化学镀选择性地形成镍层之后，将氮离子(N+)注入到该镍层中，形成将镍层分成上下的阻挡层，以减少镍在硅中的扩散。但这种离子注入分层选择性形成硅化物的工艺控制难度无疑是较大的，依然存在镍横向扩散进入轻掺杂区域的风险。因此，在形成NMOS器件源/漏极金属硅化物接触层的过程中，有效地阻止金属横向扩散仍是65纳米工艺技术的巨大挑战之一。
发明内容
本发明的目的在于提供一种金属氧化物半导体器件及其制造方法，对于NMOS器件，能够有效阻止金属镍向轻掺杂区域的扩散。
为达到上述目的，本发明提供的一种金属氧化物半导体器件，包括：
半导体衬底；
在所述衬底表面形成的栅极结构，所述栅极结构两侧具有侧墙；
位于所述衬底中的源极区和漏极区，所述源极区和漏极区分别具有轻掺杂区；
位于所述栅极、源极区和漏极区上的金属硅化物；和
位于所述轻掺杂区中的第一杂质离子和第二杂质离子。
所述源极区和漏极区位于所述侧墙两侧的衬底中。
所述轻掺杂区延伸至所述侧墙下方的衬底中。
所述第一杂质包括磷、砷或锑中的一种。
所述第二杂质包括碳、氮或氟中的一种。
所述金属硅化物中的金属为镍。
所述衬底为P型衬底。
相应地，本发明提供的一种金属氧化物半导体器件的制造方法，包括
在半导体衬底上形成栅极；
注入第一杂质离子和第二杂质离子形成轻掺杂区；
沉积介质层并刻蚀所述介质层形成侧墙；
注入第一杂质离子形成源极区和漏极区；
在所述栅极、源极区和漏极区表面形成金属硅化物。
所述衬底为P型衬底。所述源极区和漏极区位于所述侧墙两侧的衬底中。所述轻掺杂区延伸至所述侧墙下方的衬底中。所述第一杂质包括磷、砷或锑中的一种。所述第二杂质包括碳、氮或氟中的一种。所述金属硅化物中的金属为镍。所述杂质的注入能量为1KeV～6KeV。所述杂质的注入剂量为1E14～1E15/cm2。
与现有技术相比，本发明具有以下优点：
本发明在NMOS器件栅极两侧形成侧墙之前，在源/漏区表面形成轻掺杂区的过程中，将碳离子与n型杂质离子一同注入到衬底中。经退火处理后，使轻掺杂区注入的碳离子均匀分布，碳离子与n型杂质离子键的作用能够抵消n型杂质离子产生的压应力。这样，在后续形成源/漏极金属硅化物接触层时，金属镍的原子失去了向源/漏延伸区域也就是轻掺杂区移动的外力。由于碳离子的注入，阻止了金属镍向轻掺杂区的扩散，避免了在源/漏延伸区域形成金属硅化物的现象，降低了漏电流产生的机会，从而提高了NMOS器件的性能。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。附图中相同的部件使用了相同的附图标记。附图并未刻意按比例绘制，重点在于示出本发明的主旨。在附图中，为清楚起见，放大了层和区域的厚度。
图1为MOS器件轻掺杂漏极结构剖面示意图；
图2为金属硅化物层在晶体管中的位置示意图；
图3为NMOS器件出现金属横向扩散现象的器件剖面示意图；
图4至图7为说明根据本发明实施例的器件制造方法剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明提供的金属氧化物半导体器件及其制造方法特别适用于特征尺寸在65nm及以下的NMOS器件及其制造。所述半导体器件不仅可以是NMOS晶体管，还可以是CMOS(互补金属氧化物半导体器件)中的NMOS晶体管。
图4至图7为说明根据本发明实施例的器件制造方法剖面示意图。所述示意图只是实例，其在此不应过度限制本发明保护的范围。如图4所示，在提供的半导体衬底100表面形成的栅极结构。衬底100可以是整体半导体衬底，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，混合的半导体结构(例如碳化硅、砷化镓、磷化镓、锑化铟、磷化铟、砷化铟、砷化镓或锑化镓)。也可以是绝缘层上有半导体的衬底，例如绝缘体上硅(SOI)。或者还可以包括合金半导体(例如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP)或其组合。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。
栅极结构包括在半导体衬底100表面形成的栅极介质层110和多晶硅栅极140。首先在衬底100表面形成栅极介质层材料层和栅极材料层。栅极介质层可以选用适当的材料例如氧化硅(SiO2)或氮氧化硅(SiNO)。在65nm以下工艺节点栅极介质层110需要具有高可靠性和低的漏电流，因此作为栅极介质层，其材料优选为高介电常数(high k)材料。本文中高介电常数材料为介电常数大于10的材料。可以作为形成栅极电介质层的高介电常数材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆、氧化铝、氧化铪-氧化铝合金或其组合。虽然在此描述了可以用来形成电介质层110的材料的少数示例，但是该层可以由减小栅极漏电流的其它材料形成。栅极介质层110的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺，优选为原子层沉积工艺。在这样的工艺中，衬底100和电介质层110之间会形成光滑的原子界面，可以形成理想厚度的栅极介质层。本发明中栅极介质层110优选的厚度在10-100之间。
栅极材料层可以为多晶硅或掺杂金属杂质的多晶硅，金属杂质至少包括一种金属(例如钛、钽、钨、钼、铂等)，以及金属硅化物，例如镍硅化物、钛硅化物、钴硅化物。形成栅极140的方法包括利用原子层沉积(ALD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等工艺淀积栅极材料，厚度为400～2500。
利用公知的光刻、曝光显影工艺在栅极材料表面形成图案化掩膜，随后利用刻蚀工艺刻蚀栅极材料和栅极介质层形成栅极140和栅极介质层110。
在接下来的工艺步骤中，注入杂质离子180，在源区和漏区形成轻掺杂区域121和131。NMOS器件的杂质离子180为n型杂质，例如磷、砷或锑。注入到衬底中的n型杂质会在轻掺杂区域121和131中产生较强的压应力，在后续形成源/漏极金属硅化物接触层时，由于65nm以下工艺主要采用金属镍作为金属硅化物的金属，而镍在含硅材料中的扩散系数比较大，极易在轻掺杂区域121和131中的压应力作用下扩散至轻掺杂区域121和131中而形成不期望的金属硅化物。为防止金属镍向轻掺杂区的扩散，本发明的一个实施例中，在注入的杂质离子180中加入了碳离子(C+)。碳离子与n型杂质离子键的共同作用能够消除n型杂质离子在轻掺杂区域121和131中产生的压应力。从而在形成源/漏极金属硅化物接触层的过程中，镍原子便失去了向轻掺杂区121和131移动的外力。因此避免了在轻掺杂区域121和131中形成金属硅化物现象的发生。
本发明的其它实施例中，还可以在注入的杂质离子180中加入氟离子(F+)或氮离子(N+)，来消除n型杂质离子在轻掺杂区域121和131中产生的压应力。此外，注入的碳离子(C+)、氟离子(F+)或氮离子(N+)时机即可以与n型杂质同时注入，也可以先于或后于n型杂质注入。本发明中，注入碳离子(C+)、氟离子(F+)或氮离子(N+)的能量为1KeV～6KeV，注入的剂量为1E14～1E15离子/cm2。
接下来如图5所示，在反应室内利用PECVD工艺在具有栅极140的衬底100上淀积侧壁间隔壁材料层，用于进行后续的离子注入。侧壁间隔壁材料层的材质可为氮化硅(Si3N4)、氮化硅(Si3N4)之外的含氮材料(SixNy)、氮氧化硅或其组合。在本实施例中，利用硅烷(silane)以及氨来形成氮化硅组成的侧壁间隔壁材料层。然后刻蚀所述侧壁间隔壁材料层形成侧墙141和142。
本发明采用自对准工艺，在形成位于栅极140两侧的侧墙141和142之后，如图6所示，进行重掺杂的n型杂质离子注入，例如注入磷、砷或锑，用于掺杂NMOS晶体管源区和漏区，从而形成NMOS晶体管的源极区120和漏极区130。轻掺杂区121和131位于侧墙141和142的下方，轻掺杂区121作为源极区120的延伸部分，轻掺杂区131作为漏极区130的延伸部分，它们之间的距离决定了NMOS器件沟道的长度。
接下来的工艺步骤，如图7所示，在栅极140、源极区120和漏极区130表面淀积金属镍。淀积的方法优选采用物理溅射法，例如物理气相淀积(PVD)。栅极顶部淀积的金属镍直接与多晶硅材料接触，源极区120和漏极区130表面淀积的金属镍覆盖在掺杂的衬底表面。然后，进行热退火，优选为快速热退火，退火温度在250-350℃之间。在退火过程中，栅极250表面的镍逐渐向栅极140内部扩散并与多晶硅栅极140中的硅形成镍的硅化物硅化镍153。在源极区120和漏极区130表面淀积的金属镍也在热退火过程中向源极区120和漏极区130内部渗透，与硅反应形成金属硅化物，即硅化镍151和152。
由于在形成侧墙140和142之前，在注入n型杂质离子形成轻掺杂区121和131的过程中已经掺杂了碳离子，碳离子与n型杂质离子键作用能够抵消n型杂质离子产生的压应力。因此，在源极区120和漏极区130表面淀积的金属镍的镍原子由于没有了向轻掺杂区121和131移动的外力，从而不会出现向轻掺杂区的扩散的现象，避免了在轻掺杂区121和131中金属硅化物的形成，降低了漏电流产生的机会。
图7也示出了本发明的金属氧化物半导体器件的结构剖面图。如图7所示，本发明的金属氧化物半导体器件为NMOS晶体管，包括衬底100，在衬底100表面形成的栅极介质层110和栅极140以及侧墙141和142。在衬底100中具有源区120和漏区130，源区120和漏区130分别具有延伸至侧墙下方的延伸部分，也就是先于源区120和漏区130形成的轻掺杂区121和131。在源极区120、漏极区130和栅极140上分别具有金属硅化物层151、152和153，用于降低上层互连结构的接触孔与晶体管各极之间的接触电阻。
在轻掺杂区121和131中，除掺杂的n型杂质离子之外，还包括碳离子、氟离子或氮离子。所述离子的注入剂量为1E14～1E15离子/cm2，用于消除n型杂质离子在衬底100中产生的压应力，防止形成金属硅化物层151、152和153时金属镍向轻掺杂区121和131中扩散。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (16)

1.一种金属氧化物半导体器件，包括：
半导体衬底；
在所述衬底表面形成的栅极结构，所述栅极结构两侧具有侧墙；
位于所述衬底中的源极区和漏极区，所述源极区和漏极区分别具有轻掺杂区；
位于所述栅极、源极区和漏极区上的金属硅化物；和
位于所述轻掺杂区中的第一杂质离子和第二杂质离子。
2.如权利要求1所述的半导体器件，其特征在于：所述源极区和漏极区位于所述侧墙两侧的衬底中。
3.如权利要求1或2所述的半导体器件，其特征在于：所述轻掺杂区延伸至所述侧墙下方的衬底中。
4.如权利要求1所述的半导体器件，其特征在于：所述第一杂质包括磷、砷或锑中的一种。
5.如权利要求1所述的半导体器件，其特征在于：所述第二杂质包括碳、氮或氟中的一种。
6.如权利要求1所述的半导体器件，其特征在于：所述金属硅化物中的金属为镍。
7.如权利要求1所述的半导体器件，其特征在于：所述衬底为P型衬底。
8.一种金属氧化物半导体器件的制造方法，包括：
在半导体衬底上形成栅极；
注入第一杂质离子和第二杂质离子形成轻掺杂区；
沉积介质层并刻蚀所述介质层形成侧墙；
注入第一杂质离子形成源极区和漏极区；
在所述栅极、源极区和漏极区表面形成金属硅化物。
9.如权利要求8所述的方法，其特征在于：所述衬底为P型衬底。
10.如权利要求8所述的方法，其特征在于：所述源极区和漏极区位于所述侧墙两侧的衬底中。
11.如权利要求8所述的方法，其特征在于：所述轻掺杂区延伸至所述侧墙下方的衬底中。
12.如权利要求8所述的方法，其特征在于：所述第一杂质包括磷、砷或锑中的一种。
13.如权利要求8所述的方法，其特征在于：所述第二杂质包括碳、氮或氟中的一种。
14.如权利要求8所述的半导体器件，其特征在于：所述金属硅化物中的金属为镍。
15.如权利要求8或13所述的方法，其特征在于：所述杂质的注入能量为1KeV～6KeV。
16.如权利要求15所述的方法，其特征在于：所述杂质的注入剂量为1E14～1E15/cm2。
CNB2006101168467A 2006-09-30 2006-09-30 金属氧化物半导体器件及其制造方法 Active CN100539187C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CNB2006101168467A CN100539187C (zh) 2006-09-30 2006-09-30 金属氧化物半导体器件及其制造方法
US11/860,492 US20080079095A1 (en) 2006-09-30 2007-09-24 Metal oxide semiconductor device and method for manufacturing the same
US12/536,005 US20090294875A1 (en) 2006-09-30 2009-08-05 Metal Oxide Semiconductor Device and Method for Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101168467A CN100539187C (zh) 2006-09-30 2006-09-30 金属氧化物半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101154682A true CN101154682A (zh) 2008-04-02
CN100539187C CN100539187C (zh) 2009-09-09

Family

ID=39256214

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101168467A Active CN100539187C (zh) 2006-09-30 2006-09-30 金属氧化物半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US20080079095A1 (zh)
CN (1) CN100539187C (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572251B (zh) * 2008-04-30 2011-08-24 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法
CN102446764A (zh) * 2010-10-13 2012-05-09 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
CN102543744A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(北京)有限公司 晶体管及其制作方法
CN102593174A (zh) * 2011-01-18 2012-07-18 中国科学院微电子研究所 半导体器件及其制造方法
CN102593173A (zh) * 2011-01-18 2012-07-18 中国科学院微电子研究所 半导体器件及其制造方法
CN101989549B (zh) * 2009-08-06 2012-10-03 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的制造方法
CN101989550B (zh) * 2009-08-06 2013-01-02 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的制造方法
CN102881724A (zh) * 2011-07-15 2013-01-16 中国科学院微电子研究所 多栅晶体管及其制造方法
CN103123900A (zh) * 2011-11-21 2013-05-29 中芯国际集成电路制造(上海)有限公司 FinFET器件制造方法
CN103165453A (zh) * 2011-12-12 2013-06-19 中芯国际集成电路制造(上海)有限公司 高介电金属栅mos及其制造方法
CN102136417B (zh) * 2010-01-27 2013-09-04 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN113517337A (zh) * 2021-07-13 2021-10-19 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5235486B2 (ja) * 2008-05-07 2013-07-10 パナソニック株式会社 半導体装置
CN103295899B (zh) * 2012-02-27 2016-03-30 中芯国际集成电路制造(上海)有限公司 FinFET器件制造方法
KR101814738B1 (ko) * 2012-10-26 2018-01-03 삼성에스디아이 주식회사 리튬 이차 전지용 음극 및 이의 제조방법
US10032876B2 (en) * 2014-03-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide having a non-angular profile
CN105742166A (zh) * 2016-03-29 2016-07-06 上海华力微电子有限公司 一种降低器件漏电流的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW426891B (en) * 1999-03-19 2001-03-21 United Microelectronics Corp Process of salicide
KR100344220B1 (ko) * 1999-10-20 2002-07-19 삼성전자 주식회사 에스·오·아이(ｓｏｉ) 구조를 갖는 반도체 소자 및 그 제조방법
JP2002141420A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4152598B2 (ja) * 2001-03-16 2008-09-17 スパンション エルエルシー 半導体装置の製造方法
US6682980B2 (en) * 2002-05-06 2004-01-27 Texas Instruments Incorporated Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572251B (zh) * 2008-04-30 2011-08-24 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法
CN101989549B (zh) * 2009-08-06 2012-10-03 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的制造方法
CN101989550B (zh) * 2009-08-06 2013-01-02 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的制造方法
CN102136417B (zh) * 2010-01-27 2013-09-04 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN102446764A (zh) * 2010-10-13 2012-05-09 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
CN102446764B (zh) * 2010-10-13 2014-04-02 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
CN102543744A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(北京)有限公司 晶体管及其制作方法
CN102543744B (zh) * 2010-12-29 2014-12-24 中芯国际集成电路制造(北京)有限公司 晶体管及其制作方法
CN102593173A (zh) * 2011-01-18 2012-07-18 中国科学院微电子研究所 半导体器件及其制造方法
CN102593174A (zh) * 2011-01-18 2012-07-18 中国科学院微电子研究所 半导体器件及其制造方法
CN102593173B (zh) * 2011-01-18 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
CN102593174B (zh) * 2011-01-18 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
CN102881724A (zh) * 2011-07-15 2013-01-16 中国科学院微电子研究所 多栅晶体管及其制造方法
CN103123900A (zh) * 2011-11-21 2013-05-29 中芯国际集成电路制造(上海)有限公司 FinFET器件制造方法
CN103165453A (zh) * 2011-12-12 2013-06-19 中芯国际集成电路制造(上海)有限公司 高介电金属栅mos及其制造方法
CN103165453B (zh) * 2011-12-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 高介电金属栅mos及其制造方法
CN113517337A (zh) * 2021-07-13 2021-10-19 长鑫存储技术有限公司 半导体结构及其形成方法
CN113517337B (zh) * 2021-07-13 2023-10-10 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN100539187C (zh) 2009-09-09
US20080079095A1 (en) 2008-04-03
US20090294875A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
CN100539187C (zh) 金属氧化物半导体器件及其制造方法
CN100576471C (zh) 金属氧化物半导体器件的制造方法
KR100550751B1 (ko) Ｆｅｔ 및 반도체 디바이스 제조 방법
KR930009031B1 (ko) 반도체장치의 제조방법
CN102386234B (zh) 半导体元件与其形成方法
CN100449784C (zh) 半导体器件及其制造方法
CN100524654C (zh) 含有掺杂高-k侧壁隔片的场效应晶体管的漏极/源极延伸结构
US6872626B1 (en) Method of forming a source/drain and a transistor employing the same
CN103270599A (zh) 具有高浓度硼掺杂锗的晶体管
CN202487541U (zh) 一种半导体结构
CN101661957A (zh) 具有掺杂导电金属氧化物作为栅电极的cmos器件结构和方法
CN100468634C (zh) 半导体器件的制造方法
CN102214608A (zh) 一种半导体器件及其制造方法
CN101055851B (zh) 互补金属氧化物半导体及其形成方法
CN101877317B (zh) 非平坦晶体管及其制造方法
CN102856177A (zh) 半导体器件和用于制造半导体器件的方法
CN100442462C (zh) Mosfet器件及其制造方法
US6117737A (en) Reduction of a hot carrier effect by an additional furnace anneal increasing transient enhanced diffusion for devices comprised with low temperature spacers
CN103871887A (zh) Pmos晶体管、nmos晶体管及其各自的制作方法
KR101022854B1 (ko) 도핑된 고유전 측벽 스페이서들을 구비한 전계 효과트랜지스터의 드레인/소스 확장 구조
CN101393893B (zh) 具有不同侧壁层宽度的cmos器件及其制造方法
CN102983104B (zh) Cmos晶体管的制作方法
CN102655094B (zh) 一种半导体结构及其制造方法
CN101174567A (zh) 半导体结构及其制造方法
CN1938825B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111108

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation