CN101572251B - 半导体器件、n型MOS晶体管及其制作方法 - Google Patents
半导体器件、n型MOS晶体管及其制作方法 Download PDFInfo
- Publication number
- CN101572251B CN101572251B CN2008101056174A CN200810105617A CN101572251B CN 101572251 B CN101572251 B CN 101572251B CN 2008101056174 A CN2008101056174 A CN 2008101056174A CN 200810105617 A CN200810105617 A CN 200810105617A CN 101572251 B CN101572251 B CN 101572251B
- Authority
- CN
- China
- Prior art keywords
- ion
- semiconductor substrate
- mos transistor
- type mos
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种半导体器件、n型MOS晶体管及其制作方法，其中半导体器件包括：半导体衬底；依次位于半导体衬底的输入/输出器件区域的栅介质层、栅极、以及侧墙；位于输入/输出器件区域的n型MOS晶体管区域和p型MOS晶体管区域的半导体衬底内的低掺杂源/漏区和重掺杂源/漏区；位于输入/输出器件区域的n型MOS晶体管区域的半导体衬底内的氟离子注入区。相应地，本发明还提供一种半导体器件制作方法、一种n型MOS晶体管及其制作方法，通过在n型MOS晶体管区域的低掺杂源/漏区形成氟离子注入区，氟离子注入区内的氟离子与半导体衬底中的硅形成氟硅基团，阻止形成电荷陷阱，防止在加电压下低掺杂源/漏区集聚电荷，形成热载流子效应。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及半导体器件、n型MOS晶体管及其制作方法。
背景技术
随着半导体器件沟道长度的缩小，为了获得所需的驱动电流并抑制短沟道效应，通常采用更高浓度掺杂的半导体衬底和源/漏极，从而在源/漏极的耗尽区域产生高电场。当高压输入/输出器件在饱和电流状态下运行时，反型层电荷在沟道表面横向电场的作用下被加速并与晶格发生碰撞电离，会产生大量热载流子(电子空穴对)。热电子和热空穴能够越过界面势垒向栅氧化层发射，形成热载流子注入效应(hot-carrier injection，HCI)。进入栅氧化层的热载流子具有以下影响：或者穿透氧化层、或者造成随时间而增加的界面态、或者造成载流子陷阱；同时，热电子或热空穴还可以受结电场的作用而进入衬底，形成衬底漏电流，热载流子引起的上述结果会严重影响器件工作特性及可靠性。
为了增强核心区域半导体器件的使用性能，在低掺杂源/漏区域通过利用瞬态增强效应来抑制热载流子注入效应。其具体工艺方法参考附图1至附图6。
首先，参考附图1所示，提供半导体衬底1，所述半导体衬底1划分为核心器件区域30和输入/输出器件区域40，在核心器件区域30和输入/输出器件区域40的半导体衬底1上依次形成栅介质层2和栅极3，所述栅介质层2为二氧化硅，所述栅极3为多晶硅层。
参考附图2所示，形成完全覆盖输入/输出器件区域40的光刻胶层4，然后在核心器件区域30上以栅极3为掩膜，以进行第一次离子注入，形成未激活的低掺杂源/漏区5a。第一次离子注入工艺的注入离子例如磷离子、砷离子等。随后，参考附图3所示，对核心器件区域30在进行第一次快速热退火的工艺，形成低掺杂源/漏区5b，并去除完全覆盖输入/输出器件区域40的光刻胶层4。
之后，参考附图4所示，形成完全覆盖核心器件区域30的光刻胶层6，并在核心器件区域30上以栅极3为掩膜，进行第二次离子注入，形成未激活的低掺杂源/漏区7a。与第一次离子注入的工艺和掺杂种类相同，第二次离子注入工艺的注入离子例如磷离子、砷离子等。参考附图5所示，去除光刻胶层6，并在核心器件区域30的栅介质层2和栅极3的侧壁以及输入/输出器件区域40的栅介质层2和栅极3的侧壁形成侧墙8，侧墙8的材料为二氧化硅。形成侧墙8的工艺过程中，输入/输出器件区域40内未激活的低掺杂源/漏区7a形成为激活的低掺杂源/漏区7b。
最后，参考附图6，以栅极3以及侧墙8为掩膜，在输入/输出器件区域40和核心器件区域30的半导体衬底内进行第三次离子注入，形成重掺杂源/漏区9。采用上述的半导体器件的制作方法，形成存储器的核心器件区域和输入/输出器件区域。
在专利号为6121091的美国专利还可以发现更多与上述技术方案相关的信息。
但是，上述半导体器件的制作方法中在输入/输出器件的低掺杂源漏区离子注入后缺少使杂质充分激活和扩散的退火，从而可引起漏端低掺杂源区在栅介质层下形成强电场，在漏端为强电场下电离电荷，对栅介质层以及栅介质层和半导体衬底/栅介质层之间的界面造成严重破坏，影响载流子的迁移率和器件性能，造成输入/输出器件的寿命严重退化。
为了克服上述缺点，现有技术还公开了一种技术方案，在输入/输出器件区域的低掺杂源漏区离子注入后进行退火，使输入/输出器件区域的低掺杂源漏区注入的杂质离子充分激活和扩散。但是在上述技术中，随着半导体器件尺寸的持续缩小，比如在65nm及以下尺寸的半导体器件中，上述技术方案不足以抑制热载流子注入效应。
发明内容
本发明解决的问题是提供一种半导体器件、n型MOS晶体管及其制作方法，以抑制热载流子注入效应。
为解决上述问题，本发明一种半导体器件的制作方法，包括如下步骤：提供半导体衬底，半导体衬底包括高压器件区域，高压器件区域的半导体衬底上依次形成有栅介质层和栅极；在高压器件区域的n型MOS晶体管区域的半导体衬底内进行低掺杂离子注入；以栅介质层和栅极为掩膜，在高压器件区域的n型MOS晶体管区域的半导体衬底内进行氟离子注入；进行快速热退火，在高压器件区域的n型MOS晶体管区域的半导体衬底内形成氟离子注入区和低掺杂源/漏区，所述氟离子注入区位于低掺杂源/漏区上方且被其包围；在高压器件区域的p型MOS晶体管区域的半导体衬底内进行低掺杂离子注入；在高压器件区域的栅介质层和栅极两侧形成侧墙；在高压器件区域的半导体衬底内形成重掺杂源/漏区。
可选地，所述形成重掺杂源/漏区包括至少一道离子注入步骤。
可选地，在高压器件区域的p型MOS晶体管区域的半导体衬底内进行低掺杂离子注入之前或者之后还包括袋状区离子注入步骤，所述袋状区离子注入的离子与低掺杂离子注入的离子导电类型相反。
可选地，所述氟离子注入的能量范围为2至40KeV，所述注入氟离子的剂量范围为2E13至2E15cm-2，所述注入氟离子的角度范围为0至30°。
可选地，所述快速热退火的温度范围为900℃至950℃，所述快速热退火的退火时间为10至60秒。
相应地，本发明还提供一种半导体器件，包括：半导体衬底，所述半导体衬底包括高压器件区域；依次位于高压器件区域的半导体衬底上的栅介质层和栅极、以及位于栅介质层和栅极的两侧的侧墙；位于高压器件区域的n型MOS晶体管区域和p型MOS晶体管区域的半导体衬底内的低掺杂源/漏区和重掺杂源/漏区；还包括：位于高压器件区域的n型MOS晶体管区域的半导体衬底内的氟离子注入区，所述氟离子注入区位于低掺杂源/漏区上方且被其包围。
可选地，还包括：位于高压器件区域的p型MOS晶体管区域的半导体衬底内的袋状区，所述袋状区位于低掺杂源/漏区的外围。
可选地，所述氟离子注入区通过注入氟离子形成，注入能量范围为2至40KeV，注入剂量范围为2E13至2E15cm-2，注入角度范围为0至30°。
本发明还提供一种n型MOS晶体管的制作方法，包括如下步骤：提供半导体衬底，半导体衬底上依次形成有栅介质层和栅极；以栅介质层和栅极为掩膜，在半导体衬底内进行氟离子注入；以栅介质层和栅极为掩膜，半导体衬底内进行低掺杂离子注入，所述低掺杂离子为n型；进行快速热退火，在半导体衬底内形成氟离子注入区和低掺杂源/漏区，所述氟离子注入区位于低掺杂源/漏区上方且被其包围；在栅介质层和栅极的两侧形成侧墙；在半导体衬底内形成重掺杂源/漏区，所述重掺杂源/漏区为n型。
可选地，所述氟离子注入的能量范围为2至40KeV，所述注入氟离子的剂量范围为2E13至2E15cm-2，所述注入氟离子的角度范围为0至30°。
可选地，所述快速热退火的温度范围为900℃至950℃，所述快速热退火的退火时间为10至60秒。
相应地，本发明还提供一种n型MOS晶体管，包括：半导体衬底；依次位于半导体衬底上的栅介质层和栅极、以及位于栅介质层和栅极的两侧的侧墙；位于半导体衬底内的n型的低掺杂源/漏区和重掺杂源/漏区；还包括：位于半导体衬底内的氟离子注入区，所述氟离子注入区位于低掺杂源/漏区上方且被其包围。
可选地，所述氟离子注入区通过注入氟离子形成，注入能量范围为2至40KeV，注入剂量范围为2E13至2E15cm-2，注入角度范围为0至30°。
与现有技术相比，本技术方案具有以下优点：通过在高压器件区域的n型MOS晶体管区域的低掺杂源/漏区的上方半导体衬底表面形成氟离子注入区，氟离子注入区内的氟离子与半导体衬底中的硅形成氟硅基团，阻止形成电荷陷阱，防止在加电压下低掺杂源/漏区集聚电荷，形成热载流子效应。
本技术方案还在高压器件区域的n型MOS晶体管区域的低掺杂离子注入之后进行快速热退火，在激活杂质和消除离子注入产生缺陷的同时，可以利用瞬态增强扩散效应(TED)和自身热扩散，使结变的更为缓变，从而进一步降低漏端沟道表面电场，达到抑制HCI的目的。
本技术方案通过降低快速热退火的温度，降低漏端的电场，从而抑制热载流子注入效应。
附图说明
图1至6是现有技术的形成半导体器件的结构示意图；
图7是本本发明的形成半导体器件的一个具体实施方式的流程示意图；
图8至图19是本发明的形成半导体器件的结构示意图；
图20是本发明的一个形成n型MOS晶体管的具体流程示意图；
图21至25是本发明的形成n型MOS晶体管的结构示意图；
图26和图27分别为在不同条件下制备的MOS晶体管的漏端沿沟道长度方向和沿半导体衬底纵向方向的分布；
图28和图29分别为在不同退火条件下和在形成氟离子注入区条件下形成的MOS晶体管的漏端沿沟道长度方向和沿半导体衬底纵向方向的分布。
具体实施方式
本发明通过在高压器件区域的n型MOS晶体管区域的低掺杂源/漏区上方的半导体衬底表面形成氟离子注入区，氟离子注入区内的氟离子与半导体衬底中的硅形成氟硅基团，阻止形成电荷陷阱，防止在加电压下低掺杂源/漏区集聚电荷，形成热载流子效应。
本发明在高压器件区域的n型MOS晶体管区域的低掺杂离子注入之后进行快速热退火，在激活杂质和消除离子注入产生缺陷的同时，可以利用TED效应和自身热扩散，使结变的更为缓变，从而进一步降低漏端沟道表面电场，达到抑制HCI的目的。
本发明通过降低快速热退火的温度，降低漏端的电场，从而抑制热载流子注入效应。
本发明首先提供一种半导体器件的制作方法的具体实施方式流程示意图，参照图7，包括：执行步骤S21，提供半导体衬底，所述半导体衬底包括高压器件区域，高压器件区域的半导体衬底上依次形成有栅介质层和栅极；执行步骤S22，在高压器件区域的n型MOS晶体管区域的半导体衬底内进行低掺杂离子注入；执行步骤S23，在高压器件区域的n型MOS晶体管区域的半导体衬底内进行氟离子注入；执行步骤S24，进行快速热退火，在高压器件区域的n型MOS晶体管区域的栅介质层两侧的半导体衬底内形成低掺杂源/漏区和氟离子注入区，所述氟离子注入区位于掺杂源/漏区上方且被其包围；执行步骤S25，在高压器件区域的p型MOS晶体管区域的半导体衬底内进行低掺杂离子注入；执行步骤S26，在高压器件区域的栅介质层和栅极的两侧形成侧墙；执行步骤S27，在高压器件区域的半导体衬底内形成重掺杂源/漏区。
本发明中的高压器件是按照该器件的工作电压范围分类的，而且该分类与半导体工艺相关，比如在65nm工艺下的工作电压为1.8V的器件为高压器件，而在0.25μm工艺下的工作电压为2.5V的器件为高压器件。一般情况下，在集成电路中，外围的输入输出器件的工作电压要高于核心器件的工作电压，外围的输入输出器件一般采用高压器件，下面的实施例中的输入输出器件区域即为高压器件的区域。
首先参照图8，提供半导体衬底100，所述半导体衬底100包括核心器件区域110和输入/输出器件区域120，所述核心器件区域110进一步包括n型MOS晶体管区域和p型MOS晶体管区域，在核心器件区域110的n型MOS晶体管区域的半导体衬底100上依次形成栅介质层200a和栅极300a，在核心器件区域110的p型MOS晶体管区域的半导体衬底100上依次形成栅介质层200b和300b；所述输入/输出器件区域120进一步包括n型MOS晶体管区域和p型MOS晶体管区域，在输入/输出器件区域120的n型MOS晶体管区域的半导体衬底100上依次形成栅介质层200c和300c，在输入/输出器件区域120的p型MOS晶体管区域的半导体衬底100上依次形成栅介质层200d和300d。
所述半导体衬底100中还形成有n型掺杂阱或者p型掺杂阱，此处为了简化说明，未图示，在此不应过多限制本发明的保护范围。所述栅介质层200a、200b、200c、200d可以是二氧化硅、氧化铪、氧化铝、高k介电材料以及氮氧化硅等，最为优选的是二氧化硅。栅介质层200a、200b、200c、200d的形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法。通常情况下，输入/输出器件区域120的栅介质层200c和200d的厚度大于核心器件区域栅介质层200a和200b的厚度，因此，可以在半导体衬底上形成栅介质层200之后，采用化学机械抛光工艺减薄核心器件区域的栅介质层的厚度。本发明输入/输出器件区域120的栅介质层200c和200d的厚度为30至80埃。
所述栅极300a、300b、300c、300d为多晶硅层。形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，例如低压等离子体化学气相沉积或者等离子体增强化学气相沉积工艺。
参照图9，在半导体衬底100上形成第一光刻胶层101以保护核心器件区域110的p型MOS晶体管区域和输入/输出器件区域120，在核心器件区域110的n型MOS晶体管区域的半导体衬底100上，以栅介质层200a和栅极300a为掩膜，在核心器件区域110的n型MOS晶体管区域的半导体衬底100内进行低掺杂离子注入，在半导体衬底100内形成未激活的低掺杂源/漏区102。由于该区域为n型MOS晶体管区域，故该低掺杂离子注入的掺杂离子可以为磷离子或者砷离子等。
当低掺杂离子注入的离子为磷离子时，离子注入的能量范围为1KeV至20KeV，离子注入剂量为1E14至1E15/cm2。进一步地，注入的磷离子的能量可以为3KeV、6KeV、10KeV、14KeV、18KeV等，注入的磷离子的剂量可以为2E14/cm2、4E14/cm2、6E14/cm2、8E14/cm2以及9E14/cm2等。
当低掺杂离子注入的离子为砷离子时，离子注入能量范围为2KeV至35KeV，离子注入剂量为1E14至1E15/cm2。进一步地，注入的砷离子的能量可以为4KeV、10KeV、16KeV、22KeV、26KeV以及32KeV，注入的砷离子的剂量可以为2E14/cm2、4E14/cm2、5E14/cm2、6E14/cm2、8E14/cm2以及9E14/cm2等。
参照图10，在核心器件区域110的n型MOS晶体管区域的半导体衬底100上，以栅介质层200a和栅极300a为掩膜，进行袋状区离子注入，在半导体衬底100内形成未激活的袋状(Pocket)区103，所述袋状区离子注入的深度略大于低掺杂源/漏区，所述袋状区离子注入的离子与低掺杂离子注入的离子导电类型相反，故该袋状区离子注入的掺杂离子可以为硼离子或者铟离子等。
当袋状区离子注入的离子为硼离子，注入的能量范围为3至20KeV，离子注入剂量为1E13至9E13/cm2，离子注入的角度为0°至45°。进一步地，注入的硼离子的能量可以为4KeV、6KeV、10KeV、14KeV、18KeV，注入的硼离子的剂量可以为2E13/cm2、4E13/cm2、5E13/cm2、6E13/cm2、8E13/cm2等。
当袋状区离子注入的离子为铟离子，注入的能量范围为100至150KeV，离子注入剂量为1E13至9E13/cm2，离子注入的角度为0°至45°。进一步地，注入的铟离子的能量可以为110KeV、120KeV、130KeV、140KeV，注入的硼离子的剂量可以为2E13/cm2、4E13/cm2、6E13/cm2、8E13/cm2等。
袋状区离子注入的角度为0°至45°，在选定的离子注入角度下，进行旋转注入，可减小阴影效应和形成对称杂质分布，其离子注入能量、剂量、角度与低掺杂源/漏离子注入的能量、剂量、角度相对应匹配，其注入能量确保将栅极下低掺杂源漏结包裹住，从而有效抑制住由漏致势垒降低(drain inducedbarrier lowing，DIBL)所导致的短沟道效应。
最后，去除第一光刻胶层101。
参照图11，在半导体衬底100上形成第二光刻胶层104以保护核心器件区域110的n型MOS晶体管区域和输入/输出器件区域120，在核心器件区域110的p型MOS晶体管区域的半导体衬底100上，以栅介质层200b和栅极300b为掩膜，在核心器件区域110的p型MOS晶体管区域的半导体衬底100内进行低掺杂离子注入，在半导体衬底100内形成未激活的低掺杂源/漏区105。由于该区域为p型MOS晶体管区域，故该低掺杂离子注入的掺杂离子可以为硼离子或者铟离子等。
当低掺杂离子注入的离子为硼离子时，离子注入的能量范围为0.5至10KeV，离子注入剂量为1E14至1E15/cm2。进一步地，注入的硼离子的能量可以为1KeV、3KeV、5KeV、7KeV、9KeV等，注入的硼离子的剂量可以为2E14/cm2、4E14/cm2、6E14/cm2以及8E14/cm2等。
当注入的例子为铟离子时，离子注入能量范围为10至70KeV，离子注入剂量为1E14至1E15/cm2。进一步地，注入的铟离子的能量可以为20KeV、40KeV、50KeV、60KeV等，注入的铟离子的剂量可以为2E14/cm2、4E14/cm2、6E14/cm2以及8E14/cm2等。
参照图12，在核心器件区域110的p型MOS晶体管区域的半导体衬底100上，以栅介质层200b和栅极300b为掩膜，进行袋状区离子注入，在半导体衬底100内形成未激活的袋状(Pocket)区106，所述袋状区离子注入的深度略大于低掺杂源/漏区，所述袋状区离子注入的离子与低掺杂离子注入的离子导电类型相反，故该袋状区离子注入的掺杂离子可以为磷离子或者砷离子等。
当袋状区离子注入的离子为磷离子，注入的能量范围为5KeV至35KeV，离子注入剂量为1E13至1E14/cm2，离子注入的角度为0°至45°。进一步地，注入的磷离子的能量可以为10KeV、15KeV、20KeV、25KeV等，注入的磷离子的剂量可以为2E13/cm2、4E13/cm2、6E13/cm2以及8E13/cm2等。
当袋状区离子注入的离子为砷离子，注入的能量范围为10KeV至50KeV，离子注入剂量为1E13至1E14/cm2，离子注入的角度为0°至45°。进一步地，注入的砷离子的能量可以为200KeV、30KeV、40KeV等，注入的砷离子的剂量可以为3E13/cm2、5E13/cm2、以及8E13/cm2等。
最后，去除第二光刻胶层104。
参照图13，在半导体衬底100上形成第三光刻胶层107以保护核心器件区域110和输入/输出器件区域120的p型MOS晶体管区域，在输入/输出器件区域120的n型MOS晶体管区域的半导体衬底100上，以栅介质层200c和栅极300c为掩膜，在输入/输出器件区域120的n型MOS晶体管区域的半导体衬底100内进行低掺杂离子注入，在半导体衬底100内形成未激活的低掺杂源/漏区108。由于该区域为n型MOS晶体管区域，故该低掺杂离子注入的掺杂离子可以为磷离子或者砷离子等。
当低掺杂离子注入的离子为磷离子时，离子注入的能量范围为5KeV至25KeV，离子注入剂量为1E14至1E15/cm2。进一步地，注入的磷离子的能量可以为10KeV、15KeV、20KeV等，注入的磷离子的剂量可以为3E13/cm2、5E13/cm2、以及8E13/cm2等。
当低掺杂离子注入的离子为砷离子时，离子注入能量范围为10KeV至35KeV，离子注入剂量为1E14至1E15/cm2。进一步地，注入的砷离子的能量可以为15KeV、20KeV、25KeV、30KeV等，注入的砷离子的剂量可以为2E13/cm2、4E13/cm2、6E13/cm2、以及8E13/cm2等。
参照图14，继续采用第三光刻胶层107保护核心器件区域110和输入/输出器件区域120的p型MOS晶体管区域，在输入/输出器件区域120的n型MOS晶体管区域的半导体衬底100上，以栅介质层200c和栅极300c为掩膜，在输入/输出器件区域120的n型MOS晶体管区域的半导体衬底100内进行氟离子注入，在半导体衬底100内形成未激活的氟离子注入区109。所述氟离子注入的深度小于低掺杂源/漏区108。进行氟离子注入的步骤还可以在输入/输出器件区域120的n型MOS晶体管区域的半导体衬底100内进行低掺杂离子注入的同时、之前或者之后进行。
所述氟离子注入的能量范围为2至40KeV，注入氟离子的剂量范围为2E13至2E15cm-2，角度范围为0至30°。
作为本发明的一个具体实施方式，所述氟离子注入的能量可以为8KeV、16KeV、24KeV、30KeV、36KeV。注入氟离子的剂量可以为5E13/cm2、8E13/cm2、1E14/cm2、5E14/cm2以及1E15/cm2，注入氟离子的角度可以为5°、10°、15°、20°、25°。
本发明通过在输入/输出器件区域的n型MOS晶体管区域的半导体衬底内形成氟离子注入区，氟离子注入区内的氟离子与半导体衬底中的硅形成氟硅基团，阻止形成电荷陷阱，防止在加电压下低掺杂源/漏区集聚电荷，形成热载流子注入效应。
最后，去除第三光刻胶层107。
参照图15，进行快速热退火，在核心器件区域110的栅介质层200a两侧的半导体衬底100内形成低掺杂源/漏区102a和袋状区103a，在核心器件区域110的栅介质层200b两侧的半导体衬底100内形成低掺杂源/漏区105a和袋状区106a，在输入/输出器件区域120的栅介质层200c两侧的半导体衬底100内形成低掺杂源/漏区108a和氟离子注入区109a。
本发明所述快速热退火的工艺为：在氮气或氩气等惰性气体环境中，退火温度为900℃至950℃，退火时间为10至60秒。作为本发明的一个优化实施方式，退火温度可以为910、920、930、940℃，退火温度可以为15秒、20秒、25秒、30秒、40秒、50秒。
本发明在输入/输出器件区域120的n型MOS晶体管区域的低掺杂离子注入之后进行快速热退火，激活杂质和消除离子注入产生缺陷的同时，可以利用TED效应和自身热扩散，使结变的更为缓变了，从而进一步降低漏端沟道表面电场，达到抑制HCI的目的。
本技术方案通过把快速热退火的温度由原来的900℃至1000℃降低至900℃至950℃，降低漏端的电场，从而抑制热载流子注入效应。
参照图16，在半导体衬底100上形成第四光刻胶层111以保护核心器件区域110和输入/输出器件区域120的n型MOS晶体管区域，在输入/输出器件区域120的p型MOS晶体管区域的半导体衬底100上，以栅介质层200d和栅极300d为掩膜，在输入/输出器件区域120的p型MOS晶体管区域的半导体衬底100内进行低掺杂离子注入，在半导体衬底100内形成未激活的低掺杂源/漏区112。由于该区域为p型MOS晶体管区域，故该低掺杂离子注入的掺杂离子可以为硼离子或者铟离子等。
当低掺杂离子注入的离子为硼离子时，离子注入的能量范围为2至15KeV，离子注入剂量为1E14至1E15/cm2。进一步地，注入的硼离子的能量可以为5KeV、8KeV、12KeV、14KeV等，注入的硼离子的剂量可以为2E13/cm2、4E13/cm2、6E13/cm2、以及8E13/cm2等。
当注入的例子为铟离子时，离子注入能量范围为40至120KeV，离子注入剂量为1E14至1E15/cm2。进一步地，注入的铟离子的能量可以为50KeV、70KeV、90KeV、110KeV等，注入的铟离子的剂量可以为2E14/cm2、4E14/cm2、6E14/cm2、以及8E14/cm2等。
参照图17，在输入/输出器件区域120的p型MOS晶体管区域的半导体衬底100上，以栅介质层200d和栅极300d为掩膜，进行袋状区离子注入，在半导体衬底100内形成未激活的袋状(Pocket)区113，所述袋状区离子注入的深度略大于低掺杂源/漏区，所述袋状区离子注入的离子与低掺杂离子注入的离子导电类型相反，故该袋状区离子注入的掺杂离子可以为磷离子或者砷离子等。
当袋状区离子注入的离子为磷离子，注入的能量范围为15KeV至50KeV，离子注入剂量为1E13至1E14/cm2，离子注入的角度为0°至45°。进一步地，注入的磷离子的能量可以为25KeV、35KeV、45KeV等，注入的磷离子的剂量可以为4E13/cm2、6E13/cm2、以及8E13/cm2等。
当袋状区离子注入的离子为砷离子，离子注入能量范围为30KeV至120KeV，离子注入剂量为1E13至1E14/cm2，离子注入的角度为0°至45°。最后，去除第四光刻胶层111。进一步地，注入的砷离子的能量可以为50KeV、70KeV、90KeV、110KeV等，注入的砷离子的剂量可以为2E13/cm2、4E13/cm2、6E13/cm2、以及8E13/cm2等。
参照图18，在核心器件区域110的栅极300a、300b的两侧分别形成侧墙114和115，在输入/输出器件区域120的栅极300c和300d的两侧分别形成侧墙116和117。形成对应的侧墙后，输入/输出器件区域120的p型MOS晶体管区域的未激活的袋状(Pocket)区113被激活，形成袋状区113a；未激活的低掺杂源/漏区112被激活，形成低掺杂源/漏区112a。
参照图19，在核心器件区域110的半导体衬底内形成重掺杂源/漏区118和119，在输入/输出器件区域120的半导体衬底内形成重掺杂源/漏区121和122。具体形成重掺杂源/漏区118和119、重掺杂源/漏区121和122的工艺为：向半导体衬底中进行重掺杂离子注入，所述重掺杂离子注入包括至少一道离子注入步骤，可以为多道离子注入，比如在核心器件区域110的n型MOS晶体管区域先注入砷离子，再注入磷离子或者进行混合离子注入，注入后在半导体衬底100中形成未激活的重掺杂源/漏区，然后对重掺杂源/漏区进行退火，形成激活的重掺杂源/漏区118、119、121和122。
在上述形成半导体器件的实施例中，氟离子注入步骤在输入/输出器件区域的n型MOS晶体管区域的低掺杂离子注入步骤之后进行，在其它实施例中，氟离子注入步骤也可以在该低掺杂离子注入步骤之前或者之后进行，还可以在快速热退火步骤之后进行；在核心器件区域110的n型MOS晶体管区域或者p型MOS晶体管区域进行袋状区注入步骤均在低掺杂离子注入步骤之后进行，在其它实施例中，还可以在低掺杂离子注入步骤之前进行。在输入/输出器件区域的p型MOS晶体管区域的袋状区注入步骤在低掺杂离子注入步骤之后进行，在其它实施例中，还可以在低掺杂离子注入步骤之前进行，在此不应过多限制本发明的保护范围。
基于上述半导体工艺，形成本发明的半导体器件，参照图19，包括：半导体衬底100，所述半导体衬底100包括输入/输出器件区域120；依次位于输入/输出器件区域120的n型MOS晶体管区域的半导体衬底100上的栅介质层200c和栅极300c、位于输入/输出器件区域120的p型MOS晶体管区域的半导体衬底100上的栅介质层200d和栅极300d、位于栅介质层200c和栅极300c两侧的侧墙116、以及位于栅介质层200d和栅极300d两侧的侧墙117；位于输入/输出器件区域120的n型MOS晶体管区域的低掺杂源/漏区108c和重掺杂源/漏区121，位于输入/输出器件区域120的p型MOS晶体管区域的低掺杂源/漏区112a和重掺杂源/漏区122；还包括：位于输入/输出器件区域120的n型MOS晶体管区域的半导体衬底100内的氟离子注入区109a，所述氟离子注入区109a位于低掺杂源/漏区108c上方且被其包围。
本发明还给出形成n型MOS晶体管的实施例，具体流程参照图20，包括：执行步骤S31，提供半导体衬底，半导体衬底上依次形成有栅介质层和栅极；执行步骤S32，以栅介质层和栅极为掩膜，在半导体衬底内进行氟离子注入；执行步骤S33，以栅介质层和栅极为掩膜，在半导体衬底内进行低掺杂离子注入，所述低掺杂离子为n型；执行步骤S34，进行快速热退火，在半导体衬底内形成氟离子注入区和低掺杂源/漏区，所述氟离子注入区位于低掺杂源/漏区上方且被其包围；执行步骤S35，在栅介质层和栅极的两侧形成侧墙；执行步骤S36，在半导体衬底内形成重掺杂源/漏区，所述重掺杂源/漏区为n型。
下面参照附图21至25对形成n型MOS晶体管400的具体过程加以描述。
首先参照图21，提供半导体衬底10，半导体衬底10上依次形成有栅介质层20和栅极31。
参照图22以栅介质层20和栅极31为掩膜，在半导体衬底10内进行氟离子注入，形成未激活的氟离子注入区41a。
所述氟离子注入的能量范围为2至40KeV，注入氟离子的剂量范围为2E13至2E15cm-2，角度范围为0至30°。
作为本发明的一个具体实施方式，所述氟离子注入的能量可以为8KeV、16KeV、24KeV、30KeV、36KeV。注入氟离子的剂量可以为5E13/cm2、8E13/cm2、1E14/cm2、5E14/cm2以及1E15/cm2，注入氟离子的角度可以为5°、10°、15°、20°、25°。
参照图23，继续以栅介质层20和栅极31为掩膜，半导体衬底10内进行低掺杂离子注入，所述低掺杂离子为n型，形成未激活的低掺杂源/漏区50a。
参照图24，进行快速热退火，在半导体衬底10内形成氟离子注入区41和低掺杂源/漏区50，所述氟离子注入区41位于低掺杂源/漏区50上方且被其包围。
本发明所述快速热退火温度为900℃至950℃，退火时间为10至30秒。作为本发明的一个优化实施方式，退火温度可以为910、920、930、940℃，退火温度可以为15秒、20秒、25秒。
参照图25，在栅介质层20和栅极31的两侧形成侧墙60。
接着，在半导体衬底10内形成重掺杂源/漏区70，所述重掺杂源/漏区70为n型。
基于上述方法，形成本发明的n型MOS晶体管400，参照图25，包括：半导体衬底10；依次位于半导体衬底10上的栅介质层20和栅极31、以及位于栅介质层20和栅极30的两侧的侧墙60；位于半导体衬底10内的n型的低掺杂源/漏区50和重掺杂源/漏区70；还包括：位于半导体衬底10内的氟离子注入区41，所述氟离子注入区41位于低掺杂源/漏区50上方且被其包围。
采用美国斯诺费斯(Synopsys)公司的TCAD模拟软件中的TSUPREM4和MEDICI环境下分别对本发明的半导体器件进行模拟。模拟的工艺条件为0.13μm，半导体衬底为硅。
图26给出了在不同快速退火条件下的漏端的电场强度沿着沟道方向的分布(Y是以源/漏极之间中点为起点，沿平行于沟道长度方向向着漏端)，图27给出在不同快速退火条件下的漏端的电场强度沿着半导体衬底纵向方向的分布(Y是半导体衬底与栅介质层的界面为起点，沿垂直于半导体衬底方向)。图26和图27中的曲线I、II、III、IV中的工艺条件不同，曲线I的条件为先对核心器件区域形成的未激活的低掺杂源/漏区在950℃下快速退火10s，然后对输入输出器件区域的n型MOS晶体管进行低掺杂离子注入，形成未激活的低掺杂源/漏区；曲线II的条件为先对输入输出器件区域的n型MOS晶体管进行低掺杂离子注入，形成未激活的低掺杂源/漏区，再对核心器件区域和输出器件区域的n型MOS晶体管形成的未激活的低掺杂源/漏区在950℃下快速退火10s；曲线III和曲线IV的低掺杂离子注入步骤和快速退火步骤的次序相同，但是快速退火的温度和时间不同，曲线III的快速退火条件为900℃下退火10s；曲线IV的快速退火条件为900℃下退火30s。实验条件为漏端电压(Vds)为2.5V，栅压(Vgs)为Vdd/2。
从图26和27中可以看出，曲线II、III、IV的峰值明显低于曲线I，说明先对输入输出器件区域的n型MOS晶体管进行低掺杂离子注入，形成未激活的低掺杂源/漏区，再对核心器件区域和输出器件区域的n型MOS晶体管形成的未激活的低掺杂源/漏区退火，可以降低漏端附近沟道表面的横向和纵向的电场强度，即可以防止漏端在高电场下产生电离电荷对栅介质层以及栅介质层和半导体衬底/栅介质层之间的界面造成严重破坏，影响载流子的迁移率和器件性能，造成输入/输出器件的寿命严重退化。同时从曲线II、III、IV可以看出，在900℃下退火的漏端横向电场和纵向电场要低于950℃退火的漏端的电场，降低退火温度有利于进一步降低漏端的电场，同时可以看出，退火时间对漏端的纵向电场稍有影响，随着退火时间的增加，有利于进一步降低漏端的电场。
同时，图28给出在不同条件下制备的MOS晶体管的漏端的电流密度沿着沟道方向的分布(Y是以源/漏极之间中点为起点，平行于沟道长度方向向着漏端)，图29给出在不同条件下制备的MOS晶体管的漏端的电场强度沿着半导体衬底纵向方向的分布(Y是半导体衬底与栅介质层的界面为起点，沿垂直于半导体衬底方向)。图28和图29中曲线I的条件为先对核心器件区域形成的未激活的低掺杂源/漏区在950℃下快速退火10s，然后对输入输出器件区域的n型MOS晶体管进行低掺杂离子注入，形成未激活的低掺杂源/漏区；图28和图29中曲线II为先对输入输出器件区域的n型MOS晶体管进行低掺杂离子注入，形成未激活的低掺杂源/漏区，再对核心器件区域和输出器件区域的n型MOS晶体管形成的未激活的低掺杂源/漏区在950℃下快速退火10s；图28和图29中曲线III的条件为先对输入输出器件区域的n型MOS晶体管进行低掺杂离子注入，形成未激活的低掺杂源/漏区，再对核心器件区域和输出器件区域的n型MOS晶体管形成的未激活的低掺杂源/漏区在950℃下快速退火10s，再在输出器件区域的MOS晶体管的低掺杂源/漏区上方形成氟离子注入区。
可以看出，曲线II和曲线III的电场强度E的峰值明显低于曲线I的峰值，这一点已经在图26和图27中加以说明过，同时可以看出，曲线III的电场强度峰值明显进一步低于曲线II的峰值，说明在输出器件区域的MOS晶体的低掺杂源/漏区上方形成氟离子注入区之后可以进一步降低MOS晶体管的漏端的电场强度，即可以进一步抑制热载流子注入效应，这主要可能由于氟离子的加入可以有效降低栅介质层和半导体衬底之间界面的陷阱电荷(traps)和低掺杂源/漏区和半导体衬底中的p型掺杂阱之间PN结之间的位错，从而使得界面和PN结的形状更为光滑，降低漏端的电场。
同时由图27和图29可以看出，不同条件下，MOS晶体管的漏端的电场峰值位置也发生了变化，图27中曲线III和IV的峰值位置比曲线I和II向右移，图29中的曲线II和曲线III的峰值位置比曲线I的峰值向右移，即与现有技术相比，本发明的漏端的电场强度峰值由位于半导体衬底与栅介质层的表面向半导体衬底内部移动，这有利于抑制热载流子注入效应。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1.一种半导体器件的制作方法，其特征在于，包括如下步骤：
提供半导体衬底，半导体衬底包括高压器件区域，高压器件区域的半导体衬底上依次形成有栅介质层和栅极；
在高压器件区域的n型MOS晶体管区域的半导体衬底内进行低掺杂离子注入，形成未激活的低掺杂源/漏区；
所述高压器件区域包括n型MOS晶体管区域和p型MOS晶体管区域，以栅介质层和栅极为掩膜，在高压器件区域的n型MOS晶体管区域的半导体衬底内进行氟离子注入，所述氟离子注入的深度小于未激活的低掺杂源/漏区，所述氟离子注入的能量范围为2至40KeV；
进行快速热退火，在高压器件区域的n型MOS晶体管区域的半导体衬底内形成氟离子注入区和低掺杂源/漏区，所述氟离子注入区位于低掺杂源/漏区上方且被其包围；
在高压器件区域的p型MOS晶体管区域的半导体衬底内进行低掺杂离子注入；
在高压器件区域的栅介质层和栅极两侧形成侧墙；
在高压器件区域的半导体衬底内形成重掺杂源/漏区。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述形成重掺杂源/漏区包括至少一道离子注入步骤。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，在高压器件区域的p型MOS晶体管区域的半导体衬底内进行低掺杂离子注入之前或者之后还包括袋状区离子注入步骤，所述袋状区离子注入的离子与低掺杂离子注入的离子导电类型相反。
4.根据权利要求1至3中任一项所述的半导体器件的制作方法，其特征在于，所述氟离子注入的剂量范围为2E13至2E15cm-2，角度范围为0至30°。
5.根据权利要求1至3中任一项所述的半导体器件的制作方法，其特征在于，所述快速热退火的温度范围为900℃至950℃，退火时间为10至60秒。
6.一种n型MOS晶体管的制作方法，其特征在于，包括如下步骤：
提供半导体衬底，半导体衬底上依次形成有栅介质层和栅极，半导体衬底内形成有未激活的低掺杂源/漏区；
以栅介质层和栅极为掩膜，在半导体衬底内进行氟离子注入，所述氟离子注入的深度小于未激活的低掺杂源/漏区，所述氟离子注入的能量范围为2至40KeV；
以栅介质层和栅极为掩膜，半导体衬底内进行低掺杂离子注入，所述低掺杂离子为n型；
进行快速热退火，在半导体衬底内形成氟离子注入区和低掺杂源/漏区，所述氟离子注入区位于低掺杂源/漏区上方且被其包围；
在栅介质层和栅极的两侧形成侧墙；
在半导体衬底内形成重掺杂源/漏区，所述重掺杂源/漏区为n型。
7.根据权利要求6所述的n型MOS晶体管的制作方法，其特征在于，所述氟离子注入的剂量范围为2E13至2E15cm-2，角度范围为0至30°。
8.根据权利要求6所述的n型MOS晶体管的制作方法，其特征在于，所述快速热退火的温度范围为900℃至950℃，退火时间为10至60秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101056174A CN101572251B (zh) | 2008-04-30 | 2008-04-30 | 半导体器件、n型MOS晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101056174A CN101572251B (zh) | 2008-04-30 | 2008-04-30 | 半导体器件、n型MOS晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101572251A CN101572251A (zh) | 2009-11-04 |
| CN101572251B true CN101572251B (zh) | 2011-08-24 |
Family
ID=41231546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101056174A Active CN101572251B (zh) | 2008-04-30 | 2008-04-30 | 半导体器件、n型MOS晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101572251B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655081A (zh) * | 2012-04-16 | 2012-09-05 | 上海华力微电子有限公司 | 一种无定形碳牺牲栅极结构的浅结和侧墙的制备方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102487007A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的形成方法 |
| JP5786323B2 (ja) * | 2010-12-03 | 2015-09-30 | 富士通株式会社 | 化合物半導体装置の製造方法 |
| JP5728922B2 (ja) * | 2010-12-10 | 2015-06-03 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN102299113A (zh) * | 2011-09-08 | 2011-12-28 | 上海华力微电子有限公司 | 减小半导体器件热载流子注入损伤的制造方法 |
| CN103000501B (zh) * | 2011-09-16 | 2015-07-08 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管形成方法 |
| CN104347501B (zh) * | 2013-08-07 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN108428629A (zh) * | 2018-04-08 | 2018-08-21 | 江南大学 | 利用f+离子注入实现氮化镓基发光二极管p型掺杂的方法 |
| CN111081536A (zh) * | 2019-11-05 | 2020-04-28 | 天津大学 | 无源射频器件机器制作方法 |
| CN112928068B (zh) * | 2021-03-24 | 2023-11-03 | 上海华虹宏力半导体制造有限公司 | Cmos生产工艺中节省轻掺杂光罩数的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1976007A (zh) * | 2005-10-04 | 2007-06-06 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
| CN101154682A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体器件及其制造方法 |
-
2008
- 2008-04-30 CN CN2008101056174A patent/CN101572251B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1976007A (zh) * | 2005-10-04 | 2007-06-06 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
| CN101154682A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体器件及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655081A (zh) * | 2012-04-16 | 2012-09-05 | 上海华力微电子有限公司 | 一种无定形碳牺牲栅极结构的浅结和侧墙的制备方法 |
| CN102655081B (zh) * | 2012-04-16 | 2015-08-19 | 上海华力微电子有限公司 | 一种无定形碳牺牲栅极结构的浅结和侧墙的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101572251A (zh) | 2009-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101572251B (zh) | 半导体器件、n型MOS晶体管及其制作方法 | |
| CN101572250B (zh) | 半导体器件、p型MOS晶体管及其制作方法 | |
| CN101740393B (zh) | 半导体器件的制作方法及半导体器件 | |
| CN102623341B (zh) | 一种mos晶体管的制造方法 | |
| CN100552974C (zh) | 半导体元件及其形成方法 | |
| CN101312208B (zh) | Nmos晶体管及其形成方法 | |
| CN101752254B (zh) | 形成离子注入区的方法、mos晶体管及其制造方法 | |
| CN100576512C (zh) | 半导体器件的制作方法 | |
| CN101740513B (zh) | Mos晶体管及其制作方法 | |
| CN102938375B (zh) | 一种场效应晶体管及形成方法 | |
| CN102468178B (zh) | 晶体管的制作方法 | |
| CN102569077B (zh) | 用于制作半导体器件的源/漏区的方法 | |
| CN102468167B (zh) | Mos晶体管及其制作方法 | |
| CN102737965A (zh) | 一种Halo结构的形成方法 | |
| CN102487007A (zh) | 半导体器件的形成方法 | |
| CN102446767B (zh) | Nmos晶体管的制造方法 | |
| CN109427585A (zh) | 半导体装置及其制造方法 | |
| CN102468237B (zh) | 半导体器件的制造方法 | |
| CN101295675B (zh) | 半导体器件的制作方法 | |
| CN101752253B (zh) | Mos晶体管的制造方法 | |
| CN101567317A (zh) | 具有轻掺杂漏极的晶体管的制造方法 | |
| CN101894748B (zh) | 离子注入的方法 | |
| CN103000523A (zh) | Pmos晶体管结构及其制造方法 | |
| CN101770950B (zh) | 轻掺杂漏极的形成方法 | |
| CN101840861A (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |