CN103000523A - Pmos晶体管结构及其制造方法 - Google Patents

Pmos晶体管结构及其制造方法 Download PDF

Info

Publication number
CN103000523A
CN103000523A CN2011102701816A CN201110270181A CN103000523A CN 103000523 A CN103000523 A CN 103000523A CN 2011102701816 A CN2011102701816 A CN 2011102701816A CN 201110270181 A CN201110270181 A CN 201110270181A CN 103000523 A CN103000523 A CN 103000523A
Authority
CN
China
Prior art keywords
silicon layer
embedding
pmos
active area
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102701816A
Other languages
English (en)
Other versions
CN103000523B (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110270181.6A priority Critical patent/CN103000523B/zh
Publication of CN103000523A publication Critical patent/CN103000523A/zh
Application granted granted Critical
Publication of CN103000523B publication Critical patent/CN103000523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种PMOS晶体管结构及其制造方法，先通过在有源区的沟道区域形成埋置碳硅层，增大了沟道区域的应力，提高了PMOS晶体管载流子迁移率；再通过在栅极结构两侧的有源区中形成埋置锗硅层，即形成了具有埋置锗硅层的源漏区，进一步地增大了沟道区域的应力；同时，埋置碳硅层还阻挡源漏区后续工艺中注入的硼离子的外扩散，有利于形成更浅的超浅结，从而改善阈值电压的分布，降低短沟道效应，进一步提高了器件性能。

Description

PMOS晶体管结构及其制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种PMOS晶体管结构及其制造方法。
背景技术
随着CMOS元件尺寸的缩小，载流子迁移率已经成为影响CMOS器件性能的重要因素。现有技术中一种提高MOS晶体管载流子迁移率的方法是通过向晶体管沟道区域有选择地施加应力，这种应力使半导体晶体晶格发生畸变，如向PMOS晶体管的沟道区施加压应力，半导体晶体晶格发生压缩，进而影响能带的排列和半导体电荷输送性能，通过控制在形成的器件中的应力大小和分布，以提高载流子迁移率，改善器件的性能。
现有技术中，可以通过在源/漏区埋置锗硅(SiGe)层造成半导体晶格失配，在晶体管沟道区域中引入应力，提高MOS晶体管载流子迁移率。对于PMOS器件制造，需要SiGe层中的Ge是高浓度的，以增大沟道应力，而为了降低源漏区的薄层电阻和接触电阻，通常需要在SiGe层中掺杂硼。然而在SiGe层中的高浓度硼可能向外扩散至沟道区域，而导致短沟道晶体管中阈值电压Vth的滚降(roll-off)，出现严重的短沟道效应(SCE)。
因此，提供一种PMOS晶体管结构及其制造方法，能够提高PMOS晶体管载流子迁移率，是本领域技术人员亟待解决的一个技术问题。
发明内容
本发明的目的在于提供一种PMOS晶体管结构及其制造方法，能提高沟道区域的应力，提高PMOS晶体管载流子迁移率改善阈值电压的分布，降低短沟道效应。
为解决上述问题，本发明提出一种PMOS晶体管的制造方法，该方法包括如下步骤：
提供硅衬底，所述硅衬底中形成有浅沟槽隔离结构和有源区；
在所述有源区中形成埋置碳硅(SiC)层；
在所述有源区上方形成栅极结构；
在所述栅极结构两侧的有源区中形成埋置锗硅(SiGe)层。
进一步的，在所述有源区中形成埋置碳硅(SiC)层的步骤，包括：
刻蚀所述有源区，形成一沟槽；
在所述沟槽中外延生长或沉积一层厚度小于该沟槽深度的碳硅(SiC)层；
在所述碳硅(SiC)层上外延生长或沉积一层顶部至少与沟槽顶部齐平的外延硅(Si)层，以形成所述埋置碳硅(SiC)层。
进一步的，在所述有源区中形成埋置碳硅(SiC)层的步骤，包括：
向所述有源区中一定深度中注入碳(C)离子；
快速退火，以在所述有源区中中形成埋置碳硅(SiC)层。
进一步的，所述埋置碳硅(SiC)层的厚度为30nm～300nm。
进一步的，所述埋置碳硅(SiC)层中碳(C)离子的浓度为3％～10％。
进一步的，所述埋置碳硅(SiC)层上方的硅厚度为30nm～100nm。
进一步的，在所述有源区上形成栅极结构之前或之后，还包括：向所述埋置碳硅(SiC)层中注入氟(F)离子。
进一步的，所述氟离子的注入能量为3KeV～10KeV，注入剂量为5E12/cm2～5E13/cm2。
进一步的，在所述栅极结构两侧的有源区中形成埋置锗硅(SiGe)层的步骤，包括：
以所述栅极结构为掩膜，刻蚀所述栅极结构两侧的有源区，形成凹槽；
在所述凹槽中外延生长或沉积一层厚度小于该凹槽深度的锗硅(SiGe)层；
在所述锗硅(SiGe)层上外延生长或沉积一层顶部至少与所述凹槽顶部齐平的外延硅(Si)层，以形成所述埋置锗硅(SiGe)层。
进一步的，在所述栅极结构两侧的有源区中形成埋置锗硅(SiGe)层的步骤，包括：
以所述栅极结构为掩膜，采用轻掺杂源/漏区(LDD)离子注入法向所述栅极结构两侧的有源区中注入锗离子；
快速退火，以在所述栅极结构两侧的有源区中形成埋置锗硅(SiGe)层。
进一步的，在所述栅极结构两侧的有源区中形成埋置锗硅(SiGe)层之后，还包括：向所述埋置锗硅(SiGe)层中注入硼离子。
进一步的，所述硅衬底为<100>、<110>或<111>晶格。
相应的，本发明还提供一种PMOS晶体管结构，包括：
具有埋置锗硅层的源极区；
具有埋置锗硅层的漏极区；
具有埋置碳硅层的沟道区，位于所述源极区和漏极区之间。
与现有技术相比，本发明提供的PMOS晶体管的制造方法，先通过在有源区的沟道区域形成埋置碳硅层，增大了沟道区域的应力，提高了PMOS晶体管载流子迁移率；再通过在栅极结构两侧的有源区中形成埋置锗硅层，即形成了具有埋置锗硅层的源漏区，进一步地增大了沟道区域的应力；同时，埋置碳硅层还阻挡源漏区后续工艺中注入的硼离子的外扩散，有利于形成更浅的超浅结，从而改善阈值电压的分布，降低短沟道效应，进一步提高了器件性能。
附图说明
图1是本发明一实施例的PMOS晶体管的制造方法的流程图；
图2A至2D是本发明一实施例的PMOS晶体管的制造方法中各步骤对应的器件的剖面结构示意图；
图3是本发明一实施例的沟道应力随沟道长度变化的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的PMOS晶体管结构及其制造方法作进一步详细说明。
如图1所示，本发明提供一种PMOS晶体管的制造方法，包括S101至S104所示步骤，下面结合图2A～2D所示的剖面结构示意图对本发明的PMOS晶体管的制造方法作详细的描述。
S101，提供硅衬底，所述硅衬底中形成有浅沟槽隔离结构和有源区。
请参考图2A，首先，提供硅衬底200，所述硅衬底200可以为<100>、<110>、<111>或其他晶格。在所述硅衬底200中形成浅沟槽隔离结构201和有源区202。如何形成浅沟槽隔离结构201和有源区202，为本领域技术人员所熟知的技术内容，在此不再赘述。
S102，在所述有源区中形成埋置碳硅(SiC)层。
请参考图2B和图3，在有源区202中形成埋置SiC层203，即在后续形成的源区202a和漏区202b之间的沟道区域形成了应变SiC/Si层，使得半导体晶格失配，增大沟道区域的应力，提高了PMOS晶体管载流子迁移率。优选的，所述埋置SiC层203的厚度为30nm～300nm，C离子的浓度为3％～10％，上方的硅206厚度为30nm～100nm。
请继续参考图2B，本发明形成埋置SiC层203时可以采用如下方法，包括：
首先，刻蚀所述有源区202，形成一沟槽；
接着，在所述沟槽中外延生长或沉积一层厚度小于该沟槽深度的SiC层；
然后，在所述SiC层上外延生长或沉积一层顶部至少与沟槽顶部齐平的外延Si层，以形成埋置SiC层203，本实施例中，所述外延Si层与沟槽顶部齐平。
请继续参考图2B，本发明形成埋置SiC层203时还可以采用如下方法，包括：
首先，向所述有源区202中一定深度中的注入C离子；
然后，快速退火，以在所述有源区中形成埋置SiC层203。
S103，在所述有源区上形成栅极结构。
请参考图2C，在所述有源区202上方形成栅极结构204，该栅极结构204一般包括栅介质、栅极以及侧墙。如何形成栅极结构204，为本领域技术人员所熟知的技术内容，在此不再赘述。
本步骤中，在栅极结构204两侧的有源区也就形成了源区202a和漏区202b，栅极结构204下方的有源区也就形成了沟道区域。
S104，在所述栅极结构两侧的有源区中形成埋置SiGe层。
请参考图2D，在所述栅极结构204两侧的有源区中，即在源区202a和漏区202b中形成埋置SiGe层205a、205b。该埋置SiGe层205a、205b进一步使得半导体晶格失配，在埋置SiC层203的基础上增大沟道区域应力，进一步提高了PMOS晶体管的载流子迁移率。
请继续参考图2D，本发明在所述栅极结构204两侧的有源区中形成埋置SiGe层205a、205b可以采用如下方法，包括：
首先，以所述栅极结构204为掩膜，刻蚀所述栅极结构204两侧的有源区，形成凹槽；
接着，在所述凹槽中外延生长或沉积一层厚度小于该凹槽深度的SiGe层；
然后，在所述SiGe层上外延生长或沉积一层顶部至少与所述凹槽顶部齐平的外延Si层以形成埋置SiGe层205a、205b。
请继续参考图2D，本发明在所述栅极结构两侧的有源区中形成埋置SiGe层还可以采用如下方法，包括：
以所述栅极结构204为掩膜，采用轻掺杂源/漏区(LDD)离子注入法向所述栅极结构204两侧的有源区中注入锗离子；
快速退火，以在所述栅极结构两侧的有源区中形成埋置SiGe层205a、205b。
此外，一方面，可以在所述栅极结构204两侧的有源区中形成埋置SiGe层205a、205b之后，向埋置SiGe层205a、205b中注入硼离子，以降低源区202a和漏区202b的薄层电阻和接触电阻，此时，埋置SiC层203阻挡了注入的硼离子的外扩散，有利于形成更浅的超浅结，从而改善阈值电压的分布，降低短沟道效应，进一步提高了器件性能；另一方面，还可以在所述有源区上方形成栅极结构204之前或之后，向埋置SiC层203中注入氟(F)离子，注入能量为3KeV～10KeV，注入剂量为5E12/cm2～5E13/cm2，减少埋置SiC层203中C离子掺杂引起的结构缺陷，进一步提高器件性能。
相应的，本发明还提供一种PMOS晶体管结构，包括：
具有埋置锗硅层的源极区；
具有埋置锗硅层的漏极区；
具有埋置碳硅层的沟道区，位于所述源极区和漏极区之间。
请继续参考图2D，具有埋置锗硅层的源极区以及具有埋置锗硅层的漏极区可以通过向形成埋置SiGe层205a的源区202a和形成埋置SiGe层205b的漏区202b中注入硼等离子，再进行快速退火形成。
综上所述，本发明提供的PMOS晶体管的制造方法，先通过在有源区的沟道区域形成埋置碳硅层，增大了沟道区域的应力，提高了PMOS晶体管载流子迁移率；再通过在栅极结构两侧的有源区中形成埋置锗硅层，即形成了具有埋置锗硅层的源漏区，进一步地增大了沟道区域的应力；同时，埋置碳硅层还阻挡源漏区后续工艺中注入的硼离子的外扩散，有利于形成更浅的超浅结，从而改善阈值电压的分布，降低短沟道效应，进一步提高了器件性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种PMOS晶体管的制造方法，其特征在于，包括：
提供硅衬底，所述硅衬底中形成有浅沟槽隔离结构和有源区；
在所述有源区中形成埋置碳硅层；
在所述有源区上方形成栅极结构；
在所述栅极结构两侧的有源区中形成埋置锗硅层。
2.如权利要求1所述的PMOS晶体管的制造方法，其特征在于，在所述有源区中形成埋置碳硅层的步骤，包括：
刻蚀所述有源区，形成一沟槽；
在所述沟槽中外延生长或沉积一层厚度小于该沟槽深度的碳硅层；
在所述碳硅层上外延生长或沉积一层顶部至少与沟槽顶部齐平的外延硅层，以形成所述埋置碳硅层。
3.如权利要求1所述的PMOS晶体管的制造方法，其特征在于，在所述源区和漏区之间的硅衬底中形成埋置碳硅层的步骤，包括：
向所述源区和漏区之间的硅衬底中注入碳离子；
快速退火，以在所述源区和漏区之间的硅衬底中形成埋置碳硅层。
4.如权利要求1至3中任一项所述的PMOS晶体管的制造方法，其特征在于，所述埋置碳硅层的厚度为30nm～300nm。
5.如权利要求1至3中任一项所述的PMOS晶体管的制造方法，其特征在于，所述埋置碳硅层中碳离子的浓度为3％～10％。
6.如权利要求1至3中任一项所述的PMOS晶体管的制造方法，其特征在于，所述埋置碳硅层上方的硅厚度为30nm～100nm。
7.如权利要求1至3中任一项所述的PMOS晶体管的制造方法，其特征在于，在所述源区和漏区之间的硅衬底上方形成栅极结构之前或之后，还包括：向所述埋置碳硅层中注入氟离子。
8.如权利要求7所述的PMOS晶体管的制造方法，其特征在于，所述氟离子的注入能量为3KeV～10KeV，注入剂量为5E12/cm2～5E13/cm2。
9.如权利要求1至3中任一项所述的PMOS晶体管的制造方法，其特征在于，在所述栅极结构两侧的有源区中形成埋置锗硅层的步骤，包括：
以所述栅极结构为掩膜，刻蚀所述栅极结构两侧的有源区，形成凹槽；
在所述凹槽中外延生长或沉积一层厚度小于该凹槽深度的锗硅层；
在所述锗硅层上外延生长或沉积一层顶部至少与所述凹槽顶部齐平的外延硅层，以形成所述埋置锗硅层。
10.如权利要求1至3中任一项所述的PMOS晶体管的制造方法，其特征在于，在所述栅极结构两侧的有源区中形成埋置锗硅层的步骤，包括：
以所述栅极结构为掩膜，采用轻掺杂源/漏区离子注入法向所述栅极结构两侧的有源区中注入锗离子；
快速退火，以在所述栅极结构两侧的有源区中形成埋置锗硅层。
11.如权利要求1至3中任一项所述的PMOS晶体管的制造方法，其特征在于，在所述栅极结构两侧的有源区中形成埋置锗硅层之后，还包括：向所述埋置锗硅层中注入硼离子。
12.如权利要求1至3中任一项所述的PMOS晶体管的制造方法，其特征在于，所述硅衬底为<100>、<110>或<111>晶格。
13.一种PMOS晶体管结构，其特征在于，包括：
具有埋置锗硅层的源极区；
具有埋置锗硅层的漏极区；
具有埋置碳硅层的沟道区，位于所述源极区和漏极区之间。
14.如权利要求13所述的PMOS晶体管结构，其特征在于，所述埋置碳硅层的厚度为30nm～300nm。
15.如权利要求13所述的PMOS晶体管结构，其特征在于，所述埋置碳硅层中碳离子的浓度为3％～10％。
16.如权利要求13所述的PMOS晶体管结构，其特征在于，所述埋置碳硅层上方的硅厚度为30nm～100nm。
CN201110270181.6A 2011-09-13 2011-09-13 Pmos晶体管结构及其制造方法 Active CN103000523B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110270181.6A CN103000523B (zh) 2011-09-13 2011-09-13 Pmos晶体管结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110270181.6A CN103000523B (zh) 2011-09-13 2011-09-13 Pmos晶体管结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103000523A true CN103000523A (zh) 2013-03-27
CN103000523B CN103000523B (zh) 2015-06-17

Family

ID=47928950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110270181.6A Active CN103000523B (zh) 2011-09-13 2011-09-13 Pmos晶体管结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103000523B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187447A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 Pmos晶体管结构及其制造方法
US9324867B2 (en) 2014-05-19 2016-04-26 International Business Machines Corporation Method to controllably etch silicon recess for ultra shallow junctions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572269A (zh) * 2008-04-30 2009-11-04 台湾积体电路制造股份有限公司 源/漏碳注入和RTA退火,预SiGe淀积
CN101740513A (zh) * 2008-11-18 2010-06-16 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
WO2011075989A1 (zh) * 2009-12-23 2011-06-30 中国科学院微电子研究所 形成有沟道应力层的半导体结构及其形成方法
CN103000525A (zh) * 2011-09-13 2013-03-27 中芯国际集成电路制造(上海)有限公司 Pmos晶体管结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572269A (zh) * 2008-04-30 2009-11-04 台湾积体电路制造股份有限公司 源/漏碳注入和RTA退火,预SiGe淀积
CN101740513A (zh) * 2008-11-18 2010-06-16 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
WO2011075989A1 (zh) * 2009-12-23 2011-06-30 中国科学院微电子研究所 形成有沟道应力层的半导体结构及其形成方法
CN103000525A (zh) * 2011-09-13 2013-03-27 中芯国际集成电路制造(上海)有限公司 Pmos晶体管结构及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187447A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 Pmos晶体管结构及其制造方法
CN103187447B (zh) * 2011-12-31 2016-05-11 中芯国际集成电路制造(上海)有限公司 Pmos晶体管结构及其制造方法
US9324867B2 (en) 2014-05-19 2016-04-26 International Business Machines Corporation Method to controllably etch silicon recess for ultra shallow junctions
US9735272B2 (en) 2014-05-19 2017-08-15 International Business Machines Corporation Method to controllably etch silicon recess for ultra shallow junctions
US9773907B2 (en) 2014-05-19 2017-09-26 International Business Machines Corporation Method to controllably etch silicon recess for ultra shallow junctions

Also Published As

Publication number Publication date
CN103000523B (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
KR101605150B1 (ko) 스트레인 유도 합금 및 그레이드형 도펀트 프로파일을 포함하는 인 시츄 형성되는 드레인 및 소스 영역들
CN101572251B (zh) 半导体器件、n型MOS晶体管及其制作方法
CN104078360A (zh) Mos晶体管的形成方法
CN103426769B (zh) 半导体器件制造方法
CN101572250B (zh) 半导体器件、p型MOS晶体管及其制作方法
JP2009535808A (ja) 引張歪みを有し、結晶方位に沿って方向付けられた、電荷キャリア移動度が増加したチャネルを有するトランジスタ
WO2012062791A1 (en) Creating anisotrpically diffused junctions in field effect transistor devices
CN101740513B (zh) Mos晶体管及其制作方法
US20080121992A1 (en) Semiconductor device including diffusion barrier region and method of fabricating the same
CN101740514B (zh) Mos晶体管及其制作方法
CN101621071B (zh) 金属氧化物半导体器件及其制造方法
CN102569077B (zh) 用于制作半导体器件的源/漏区的方法
CN103000523B (zh) Pmos晶体管结构及其制造方法
CN103000501B (zh) Nmos晶体管形成方法
CN102569082B (zh) 用于制作嵌入式锗硅应变pmos器件结构的方法
CN102194868B (zh) 一种抗辐照的Halo结构MOS器件
CN101609841A (zh) 一种金属氧化物半导体(mos)晶体管结构及其制造方法
CN103000525A (zh) Pmos晶体管结构及其制造方法
CN102737965A (zh) 一种Halo结构的形成方法
CN102456554A (zh) 一种减小mos io器件gidl效应的方法
CN102299113A (zh) 减小半导体器件热载流子注入损伤的制造方法
CN101567317A (zh) 具有轻掺杂漏极的晶体管的制造方法
CN103426759B (zh) Pldmos的制造方法
CN102543761A (zh) 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法
CN102693904B (zh) 一种减小i/o mos器件hci效应的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant