CN102569077B

CN102569077B - 用于制作半导体器件的源/漏区的方法

Info

Publication number: CN102569077B
Application number: CN201010589571.5A
Authority: CN
Inventors: 赵猛
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-12-15
Filing date: 2010-12-15
Publication date: 2015-07-08
Anticipated expiration: 2030-12-15
Also published as: CN102569077A

Abstract

本发明提供一种用于制作半导体器件的源/漏区的方法，包括：提供前端器件结构，其包括半导体衬底和位于所述半导体衬底上的栅极结构；进行轻掺杂源/漏注入和晕环注入，以在半导体衬底中将要形成源/漏区的部分中形成轻掺杂源/漏区和包围轻掺杂源/漏区的晕环区；在半导体衬底上形成位于栅极结构外侧且紧靠栅极结构的间隙壁结构；以及进行重掺杂源/漏注入，以在所述部分中形成重掺杂源/漏区，其中，在所述进行轻掺杂源/漏注入和晕环注入的步骤中还包括：进行氟注入，以将氟离子注入到所述将要形成源/漏区的部分中。根据本发明示例性实施例的方法能够减小S/D区与阱区之间的结电容和RSCE效应并有效提高击穿电压并减小漏电流。

Description

用于制作半导体器件的源/漏区的方法

技术领域

本发明涉及半导体制造工艺，且具体而言，涉及一种用于制作半导体器件的源/漏区的方法。

背景技术

随着半导体器件的集成度越来越高，半导体芯片的尺寸不断缩小。然而，由于芯片的供电电压、工作电压并没有相应减小，所以沟道中的横向电场强度反而会增大。虽然在强电场时载流子平均速度会达到饱和，但载流子瞬时速度会不断增大，因而其动能也不断增大，尤其是在加速向漏区运动时。当电子的能量足够高时，会离开硅衬底隧穿进入栅极氧化层，这种效应被称为热载流子效应（以下称为HCE效应）。此效应使得漏区中由于强电场而产生大量碰撞离子化电荷，并且对栅极介电层和Si/SiO₂界面造成严重损伤，从而导致载流子迁移率减小以及半导体器件可靠性降低。

另一方面，在超大规模集成电路（VLSI）的设计及制造中，工作速度和功耗是衡量系统性能的两大关键参数。特别是对于便携式电子设备而言，为了省电而期望系统功耗尽可能低。目前，用于提高系统工作速度而同时降低系统功耗的方法之一是减小半导体芯片中各晶体管的输出负载，而减小输出负载的有效途径之一是减小源/漏（S/D）区与阱区之间形成的寄生负载电容，即，结电容。

请参照图1，其中示出了互补金属-氧化物-半导体（CMOS）反相器的输出端的结电容C_j0。结电容C_j0是形成在晶体管的S/D区与阱区之间的寄生负载电容，其直接影响系统的工作速度和功耗。换言之，如果结电容C_j0减小，则结漏电流也会随之减小，从而使功耗进一步减小。

在现有的CMOS制造工艺中，为了抑制HCE效应并减小结电容C_j0，已经开始采用轻掺杂源/漏（LDD）和晕环（Halo）注入工艺来形成半导体晶体管的S/D区。

下面，以NMOS晶体管为例，结合图2详细描述常规的用于制作半导体器件的S/D区的方法。

请参照图2，其中示出了通过常规的用于制作NMOS晶体管的S/D区的方法制作的半导体器件结构的示意性剖面图。

首先，提供前端器件结构，所述前端器件结构包括半导体衬底201和位于半导体衬底201上的栅极结构。所述栅极结构例如可包括栅极氧化层202和多晶硅栅203。接着，在半导体衬底201上形成位于栅极结构两侧且紧靠栅极结构的偏移间隙壁结构204，并进行第一次离子注入，以形成LDD区205。然后，进行第二次离子注入，以形成包围LDD区205的晕环区206。最后，形成位于偏移间隙壁结构204外侧且紧靠偏移间隙壁结构204的间隙壁结构207，并进行重掺杂S/D注入，以形成重掺杂S/D区208。

然而，由于栅极氧化会消耗硅，从而导致SiO₂/Si界面发生变化，而界面的不完整和移动会进一步导致硅表面缺陷的产生和变化，因而会导致在栅极氧化时硅表面缺陷增加。这些缺陷在热处理过程中会引起晕环区中的杂质（例如，硼）的瞬时增强扩散（以下称为TED效应），致使沟道区两侧晕环区中的杂质集中在S/D区表面以及S/D区与阱区之间的PN结附近，从而导致半导体器件的阈值电压会随沟道长度L的减小而增加。这种现象被称为反短沟道效应（以下称为RSCE效应）。RSCE效应引起的阈值电压随沟道长度L变化而变化容易导致器件特性由于工艺误差而不均一，例如，多晶硅栅的蚀刻误差会导致短沟道器件的阈值电压大幅度变化。

因此，鉴于以上各种原因，需要一种用于制作半导体器件的S/D区的方法，期望该方法能够有效地抑制 S/D区中的杂质的TED效应，以便减小结电容C_j0并改善半导体器件性能的均一性。此外，还期望该方法能够与常规的CMOS制造工艺相兼容。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

有鉴于以上现有技术中存在的各种缺陷，本发明致力于有效地抑制S/D区中杂质的TED效应，以减小结电容C_j0并改善半导体器件性能的均一性。

为了达到上述目的，本发明提供一种用于制作半导体器件的源/漏区的方法，包括：提供前端器件结构，所述前端器件结构包括半导体衬底和位于所述半导体衬底上的栅极结构；进行轻掺杂源/漏注入和晕环注入，以在所述半导体衬底中将要形成源/漏区的部分中形成轻掺杂源/漏区和包围所述轻掺杂源/漏区的晕环区；在所述半导体衬底上形成位于所述栅极结构外侧且紧靠所述栅极结构的间隙壁结构；以及进行重掺杂源/漏注入，以在所述将要形成源/漏区的部分中形成重掺杂源/漏区。其中，所述方法在所述进行轻掺杂源/漏注入和晕环注入的步骤中还包括：进行氟注入，以将氟离子注入到所述将要形成源/漏区的部分中。

优选地，所述氟注入、所述轻掺杂源/漏注入和所述晕环注入按照下列顺序进行：氟注入，轻掺杂源/漏注入，晕环注入。

优选地，所述氟注入、所述轻掺杂源/漏注入和所述晕环注入按照下列顺序进行：轻掺杂源/漏注入，氟注入，晕环注入。

优选地，所述氟注入、所述轻掺杂源/漏注入和所述晕环注入按照下列顺序进行：氟注入，晕环注入，轻掺杂源/漏注入。

优选地，所述氟注入、所述轻掺杂源/漏注入和所述晕环注入按照下列顺序进行：轻掺杂源/漏注入，晕环注入，氟注入。

优选地，所述氟注入、所述轻掺杂源/漏注入和所述晕环注入按照下列顺序进行：晕环注入，氟注入，轻掺杂源/漏注入。

优选地，所述氟注入、所述轻掺杂源/漏注入和所述晕环注入按照下列顺序进行：晕环注入，轻掺杂源/漏注入，氟注入。

优选地，所述氟注入的注入角度为2~20度。

优选地，所述氟注入的注入剂量为1.0E13~1.0E15/cm²。

优选地，所述氟注入的注入能量为3~25KeV。

优选地，所述氟注入的注入深度为所述源/漏区结深的1/3~1倍。

优选地，所述前端器件结构还包括偏移间隙壁结构，所述偏移间隙壁结构形成在所述半导体衬底上且位于所述栅极结构两侧并紧靠所述栅极结构，并且随后形成在所述半导体衬底上的所述间隙壁结构位于所述偏移间隙壁结构外侧并紧靠所述偏移间隙壁结构。

优选地，所述半导体器件为PMOS晶体管或NMOS晶体管。

优选地，所述方法还包括退火处理，所述退火处理在所述进行轻掺杂源/漏注入和晕环注入的步骤之后进行。

根据本发明示例性实施例的方法通过有效地抑制S/D区中杂质的TED效应，从而能够减小S/D区与阱区之间的结电容和RSCE效应，有效提高击穿电压并减小漏电流，进而提高半导体器件的整体电学性能以及电学特性的均一性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1是示出了在CMOS反相器的输出端形成有结电容的示意性电路图；

图2是通过常规的用于制作NMOS晶体管的S/D区的方法制作的半导体器件结构的示意性剖面图；

图3A-3F是示出了根据本发明第一实施例的用于制作半导体器件的S/D区的方法步骤的示意性剖面图；

图4是示出了根据本发明第一实施例的用于制作半导体器件的S/D区的方法的流程图；

图5是示出了根据本发明第二实施例的用于制作半导体器件的S/D区的方法的流程图；

图6是示出了根据本发明第三实施例的用于制作半导体器件的S/D区的方法的流程图；

图7是示出了半导体衬底中杂质浓度的变化趋势的曲线图；

图8是示出了半导体衬底中杂质浓度的变化趋势的曲线图；以及

图9是示出了半导体器件的阈值电压和饱和电流随工艺条件而变化的趋势的曲线图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何制作半导体器件的S/D区从而减小结电容并减轻RSCE效应的。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如本申请中所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

[第一实施例]

下面，以NMOS晶体管为例，结合图3A至图3F以及图4详细描述根据本发明第一实施例的用于制作半导体器件的S/D区的方法。其中，采用LDD注入工艺和晕环注入工艺形成NMOS晶体管的S/D区。

请参照图3A至图3F，其中示出了根据本发明第一实施例的用于制作NMOS晶体管的S/D区的方法步骤的示意性剖面图。

首先，如图3A所示，提供前端器件结构，所述前端器件结构包括半导体衬底301和位于半导体衬底301上的栅极结构310。

作为一个示例，栅极结构310可包括依次层叠的栅极氧化层302和多晶硅栅303等，如图所示。作为另一示例，栅极结构310可以是半导体-氧化物-氮化物-氧化物-半导体（SONOS）层叠栅结构。其中，构成半导体衬底301的材料可以是未掺杂的单晶硅、掺杂有杂质的单晶硅或者绝缘体上硅（SOI），并且还可以包括其他材料，例如锑化铟、碲化铅、砷化铟、砷化镓或锑化镓等。作为示例，在本实施例中，半导体衬底301选用未掺杂的单晶硅材料构成。此外，对于NMOS晶体管而言，半导体衬底301中可以包括P阱（图中未示出），并且在形成栅极结构310之前，可以对整个P阱进行一次小剂量砷或硼注入，用于调整NMOS晶体管的阈值电压V_th。

作为示例，在半导体衬底301上可以形成有位于栅极结构310两侧且紧靠栅极结构310的偏移间隙壁结构304。其中，偏移间隙壁结构304可以包括至少一层氧化物层和/或至少一层氮化物层。需要说明的是，偏移间隙壁结构304是可选的而非必需的，其主要用于在离子注入时保护栅极结构310的侧壁不受注入损伤。

此外，应当注意的是，本文所述以及附图所绘的前端器件结构并非是限制性的，而是还可以具有其他结构。例如，在半导体衬底301中还可以形成有隔离槽、埋层等。

接着，如图3B所示，进行氟注入，以将氟离子注入到半导体衬底301中将要形成S/D区的部分中从而形成氟注入区320。其中，氟注入的注入角度可以为2~20度，注入剂量可以为1.0E13~1.0E15/cm²，注入能量可以为3~25KeV。优选地，氟注入的注入角度可以为2~11度，注入剂量可以为1.0E13~5.0E14/cm²，注入能量可以为3~12KeV。这里，需要说明的是，本申请中所提及的注入角度是指注入离子束相对于与半导体衬底表面垂直的方向所偏转的角度，即，注入离子束与该垂直方向之间的夹角的角度。

作为一个示例，可以对整个半导体器件结构进行全面氟注入。作为另一示例，可以形成例如由氮化硅构成的掩蔽层作为掩膜进行局部氟注入。形成掩蔽层的各种工艺方法和工艺参数都是本领域技术人员所公知的，在此不再赘述。

这里，应予以注意的是，可以通过控制注入的角度和能量等而将氟注入的注入深度控制在LDD区下方且靠近S/D区与阱区之间的PN结，以有效地减小RSCE效应并提高半导体器件性能的均一性。例如，对于关键尺寸为65nm以下的半导体制造工艺，S/D结深约为50~300纳米，LDD区的深度约为10~30纳米，则氟注入的注入深度需要控制在10~300纳米范围内。优选地，将氟注入的注入深度控制在S/D结深的1/3~1倍之间。这里，需要说明的是，本申请中所提及的结深是指S/D区与阱区之间的PN结自半导体衬底表面的深度。

然后，如图3C所示，进行LDD注入，以在半导体衬底301中将要形成S/D区的部分中形成LDD区305。LDD注入优化工艺可以用于防止由于短沟道效应而引起的漏致势垒降低（DIBL）。

作为示例，LDD注入的注入角度可以为0~15度，注入剂量可以为 2E14~3E15/cm²。对于选用磷作为注入剂的情况，注入能量可以为0.2KeV~4keV。对于选用砷作为注入剂的情况，注入能量可以为1KeV~10keV。

接着，如图3D所示，进行晕环注入，以在半导体衬底301中将要形成S/D区的部分中形成晕环区306。晕环区306包围LDD区305。

作为示例，晕环注入的注入角度可以为15~38度，注入剂量可以为6E12~6E13/cm²。对于选用氟化硼作为注入剂的情况，注入能量可以为15KeV~50KeV。对于选用硼作为注入剂的情况，注入能量可以为4KeV~15KeV。

此外，在晕环注入之后还可以安排诸如快速热退火（RTA）这样的退火处理作为优化工艺，以激活所注入的杂质离子。

然后，如图3E所示，在半导体衬底301上形成位于偏移间隙壁结构304外侧且紧靠偏移间隙壁结构304的间隙壁结构307。需要说明的是，这里所指的“外侧”是以栅极结构的中心为基准，远离该中心即为外侧，而靠近该中心则为内侧。

与偏移间隙壁结构304相似，间隙壁结构307也可以包括至少一层氧化物层和/或至少一层氮化物层。例如，偏移间隙壁结构304可以是由依次形成的氧化硅和氮化硅构成的ON结构，也可以是由依次形成的氧化硅、氮化硅和氧化硅构成的ONO结构。氮化硅可以使用二氯乙硅烷、BTBAS（双(第三-丁基胺)硅烷）和六氯乙硅烷中的任意一种和氨气作为源气体来形成。氧化硅可以使用TEOS（正硅酸乙酯）、SiH₄/N₂O或BTBAS作为源气体来形成。作为示例，在本实施例中，选用氮化硅作为构成间隙壁材料层305的材料，并且在压强为0.1~0.5Torr且温度为630~800℃的条件下、使用二氯乙硅烷和氨气作为源气体、通过化学气相沉积来形成该层氮化硅。

最后，如图3F所示，进行重掺杂S/D注入，以在将要形成S/D区的部分中形成重掺杂S/D区308。

作为示例，重掺杂S/D注入的注入角度可以为0~7度，注入剂量可以为3E13~6E13/cm²。对于选用磷作为注入剂的情况，注入能量可以为2.0KeV~4.0KeV。对于选用砷作为注入剂的情况，注入能量可以为1KeV~2KeV。

至此，完成了NMOS晶体管的S/D区的制作。其中，所述S/D区包括LDD区305、晕环区306和重掺杂S/D区308。

这里，需要理解的是，在完成S/D区的制作之后可以进行用于形成NMOS晶体管的后续工艺，例如，自对准硅化物阻挡层（SAB）沉积、S/D区退火优化、金属互连和接触孔形成等。

此外，LDD注入、晕环注入和重掺杂S/D注入都可以利用例如由氮化硅构成的掩蔽层作为掩膜来进行注入。形成掩蔽层的各种工艺方法和工艺参数都是本领域技术人员所公知的，在此不再赘述。

以下，请参照图4，其中示出了根据本发明第一实施例的用于制作NMOS晶体管的S/D区的方法的流程图，用于简要示出整个方法的流程。

首先，在步骤S401中，提供前端器件结构，所述前端器件结构包括半导体衬底和位于该半导体衬底上的栅极结构。其中，在半导体衬底上形成有位于所述栅极结构两侧且紧靠所述栅极结构的偏移间隙壁结构。

接着，在步骤S402中，进行氟注入，以将氟离子注入到所述半导体衬底中将要形成S/D区的部分中从而形成氟注入区。

接着，在步骤S403中，进行LDD注入，以在所述将要形成S/D区的部分中形成LDD区。

接着，在步骤S404中，进行晕环注入，以在所述将要形成S/D区的部分中形成包围所述LDD区的晕环区。

接着，在步骤S405中，在所述半导体衬底上形成位于偏移间隙壁结构外侧且紧靠所述偏移间隙壁结构的间隙壁结构。

最后，在步骤S406中，进行重掺杂S/D注入，以在所述将要形成S/D区的部分中形成重掺杂S/D区。

[第二实施例]

接下来，将结合第一实施例和图5详细描述根据本发明第二实施例的用于制作NMOS晶体管的S/D区的方法。在第二实施例中，将氟注入安排在用于形成LDD区的LDD注入与用于形成晕环区的晕环注入之间进行。除此之外，其他的工艺步骤以及工艺参数等都与第一实施例的相同。因此，将省略对这些相同的工艺步骤以及工艺参数等的描述。

请参照图5，其中示出了根据本发明第二实施例的用于制作NMOS晶体管的S/D区的方法的流程图，用于简要示出整个方法的流程。

首先，在步骤S501中，提供前端器件结构。与第一实施例相同，所述前端器件结构也可以包括半导体衬底和位于该半导体衬底上的栅极结构等。可选地，在栅极结构两侧且紧靠栅极结构形成偏移间隙壁结构，用于在离子注入时保护栅极结构不被注入损伤。

接着，在步骤S502中，进行LDD注入，以在所述半导体衬底中将要形成S/D区的部分中形成LDD区。

接着，在步骤S503中，进行氟注入，以将氟离子注入到所述将要形成S/D区的部分中从而形成氟注入区。

接着，在步骤S504中，进行晕环注入，以在所述将要形成S/D区的部分中形成包围所述LDD区的晕环区。

接着，在步骤S505中，在所述半导体衬底上形成位于偏移间隙壁结构外侧且紧靠所述偏移间隙壁结构的间隙壁结构。

最后，在步骤S506中，进行重掺杂S/D注入，以在所述将要形成S/D区的部分中形成重掺杂S/D区，从而得到如图3F所示的半导体器件结构。

[第三实施例]

下面，将结合第一、第二实施例和图6详细描述根据本发明第三实施例的用于制作NMOS晶体管的S/D区的方法。在第三实施例中，将用于形成LDD区的S/D区注入安排在用于形成晕环区的S/D区注入之后进行。除此之外，其他的工艺步骤以及工艺参数等都与第二实施例的相同。因此，将省略对这些相同的工艺步骤以及工艺参数等的描述。

请参照图6，其中示出了根据本发明第三实施例的用于制作NMOS晶体管的S/D区的方法的流程图，用于简要示出整个方法的流程。

首先，在步骤S601中，提供前端器件结构。与第一、第二实施例相同，所述前端器件结构也可以包括半导体衬底和位于该半导体衬底上的栅极结构等。

接着，在步骤S602中，进行氟注入，以将氟离子注入到所述将要形成S/D区的部分中从而形成氟注入区。

接着，在步骤S603中，进行晕环注入，以在所述将要形成S/D区的部分中形成包围所述LDD区的晕环区。

接着，在步骤S604中，进行LDD注入，以在所述半导体衬底中将要形成S/D区的部分中形成LDD区。

接着，在步骤S605中，在所述半导体衬底上形成位于所述栅极结构外侧且紧靠所述栅极结构的间隙壁结构。

最后，在步骤S606中，进行重掺杂S/D注入，以在所述将要形成S/D区的部分中形成重掺杂S/D区，从而得到如图3F所示的半导体器件结构。

这里，需要说明的是，氟注入、晕环注入和LDD注入三者的执行顺序并不限于以上所提及的顺序，而是还可以按照其他顺序进行，例如，可以将氟注入安排在晕环注入之后且在LDD注入之前进行，只要在后续用于激活注入离子的诸如RTA处理等热处理之前进行即可。也即是说，对于将RTA处理这类退火优化工艺安排在重掺杂S/D之后进行的情况，也可以将氟注入安排在重掺杂S/D之后且在退火优化工艺之前进行。

此外，还需要说明的是，实施本发明的上述示例性实施例所需的其他技术细节、以及将本发明应用于PMOS晶体管S/D区的制作中所需的工艺条件和工艺参数等都是本领域普通技术人员所熟知的。例如，对于PMOS晶体管，晕环注入可以选用磷作为注入剂，且注入角度可以为15~38度，注入剂量可以为6E12~6E13/cm²，注入能量可以为5KeV~25KeV；LDD注入可以选用氟化硼作为注入剂，且注入角度可以为0~15度，注入剂量可以为2E14~3E15/cm²，注入能量可以为1.0KeV~5KeV。因此，对于更多常规技术细节将不再赘述。

[本发明的有益效果]

下面，仅以NMOS晶体管为例，结合图7至图9详细说明本发明示例性实施例所获得的有益效果。这三幅图是利用Monte Carlo方法在Synopsys Tsuprem 4 & Medici仿真环境下进行计算机辅助测试（TCAD）仿真而得到的，其中采用根据本发明第一实施例的工艺条件和参数进行仿真。需要说明的是，采用根据本发明第二实施例和第三实施例的工艺条件和参数进行仿真所得到的结果与根据第一实施例的基本上相同，因此，将不再重复进行描述。

请参照图7，其中示出了半导体硅衬底中杂质浓度的变化趋势。横坐标为自硅衬底表面的深度，纵坐标为硅衬底中的杂质浓度。

如图7所示，实线L11所示为氟注入之后硅衬底中氟的净掺杂浓度分布。其中，注入角度为7度，注入剂量为1.0E14/cm²，注入能量为8KeV。如图所示，注入的深度位于LDD区（虚线L12所示）下方，大约为距硅衬底表面0.02~0.03um处。此外，虚线L12所示为轻掺杂S/D注入（LDD注入）之后硅衬底中砷（As）的浓度分布，虚线L13所示为晕环注入（Halo注入）之后硅衬底中硼（B）的浓度分布，虚线L14所示为重掺杂S/D注入之后硅衬底中磷（Ph）的浓度分布。这里需要说明的是，在实际制造过程中，重掺杂S/D注入通常会包含数道离子注入工序，而虚线L14所示为最后一道离子注入工序的情况。

请参照图8，其中示出了半导体硅衬底中杂质浓度的变化趋势。横坐标为自硅衬底表面的深度，纵坐标为硅衬底中的杂质浓度。

如图8所示，虚线L21所示为未进行氟注入的情况下半导体硅衬底中的杂质净掺杂浓度，实线L22所示为未进行氟注入的情况下半导体硅衬底中晕环区所注入的硼的浓度。虚线L23所示为进行了氟注入的情况下半导体硅衬底中的杂质净掺杂浓度，实线L24所示为进行了氟注入的情况下半导体硅衬底中晕环区所注入的硼的浓度。

从图中清楚可见，虚线L21、L23分别在距硅衬底表面0.1~0.11um处形成有向下突出且向上敞开的“V”形凹谷，这些凹谷所示即为S/D区与P阱之间形成的PN结。不难看出，虚线L23的凹谷开口比虚线L21的凹谷的开口大，这说明经过一道氟注入工序之后，PN结两侧的耗尽区增大，从而使所制得的NMOS晶体管的击穿电压增大且漏电流减小。因此，NMOS晶体管的器件特性得到改善。

进一步，如实线L22所示，在未进行氟注入的情况下，晕环区所注入的硼由于TED效应而向半导体硅衬底表面以及衬底深处扩散，集中分布在硅表面，并且相对较多地分布在PN结附近，从而导致结电容较大。而如实线L24所示，在进行了氟注入的情况下，晕环区所注入的硼离子由于其TED效应受到氟抑制而能够较为均匀地分布在S/D区中，并且相对较少地分布在PN结附近。因此，通过氟注入能够减小结电容并同时改善RSCE效应（稍后将结合图9描述）。此外，由于氟在修复Si/SiO₂界面损伤以及减少界面陷阱方面的特性，分布在多晶硅栅边缘下方的栅极氧化层中的氟还能够有效地提高栅极氧化层的可靠性。

请参照图9，其中示出了所制作的NMOS晶体管的阈值电压和饱和电流随工艺条件和参数而变化的趋势。横坐标为饱和电流Idsat，纵坐标为阈值电压V_th。

如图9所示，实心圆点表示工艺整合过程中所期望制得的具有最优特性的NMOS晶体管（又称为目标），实心方块表示制造工艺中未采用氟注入而制得的NMOS晶体管，空心圆圈表示制造工艺中在LDD注入之前采用注入剂量为8KeV的氟注入而制得的NMOS晶体管，实心方块表示制造工艺中在LDD注入之前采用注入剂量为3KeV的氟注入而制得的NMOS晶体管。由于NMOS晶体管的饱和电流是随着沟道长度的增大而减小的，所以容易知道，图中饱和电流越小的NMOS晶体管其沟道长度越长。正如本领域普通技术人员公知的，随着NMOS晶体管沟道长度不断缩短，由于短沟道效应（SCE），而使得NMOS晶体管的阈值电压V_th会随着沟道长度的缩短而降低。然而，由于前面所述的RSCE效应，NMOS晶体管的阈值电压V_th在某一沟道长度范围内会随着沟道缩短而增大，这会致使所制得的晶体管受工艺误差的影响较大，从而导致电学特性不均一。从图中可以看出，相对于未进行氟注入的实心方块的分布，进行了氟注入的空心圆圈和空心方块的分布更为接近目标分布，其中空心圆圈的分布最为接近目标分布。可见，通过控制氟注入的角度、剂量以及能量，能够减小RSCE效应，从而有效地改善半导体器件电学特性的均一性。

综上所述，根据本发明示例性实施例的方法能够减小S/D区与阱区之间的结电容和RSCE效应，有效提高击穿电压并减小漏电流，从而提高半导体器件的整体电学性能以及电学特性的均一性。

[本发明的工业实用性]

根据如上所述的实施例制造的半导体器件可应用于多种集成电路（IC）中。例如，根据本发明的IC可以是存储器电路，如随机存取存储器（RAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、静态RAM（SRAM）、或只读存储器（ROM）等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列（PLA）、专用集成电路（ASIC）、合并式DRAM逻辑集成电路（掩埋式DRAM）、射频电路或任意其他电路器件。例如，根据本发明的IC芯片可以用于用户电子产品中，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外，本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种用于制作半导体器件的源/漏区的方法，所述方法包括：

提供前端器件结构，所述前端器件结构包括半导体衬底和位于所述半导体衬底上的栅极结构；

进行轻掺杂源/漏注入和晕环注入，以在所述半导体衬底中将要形成源/漏区的部分中形成轻掺杂源/漏区和包围所述轻掺杂源/漏区的晕环区；

在所述半导体衬底上形成位于所述栅极结构外侧且紧靠所述栅极结构的间隙壁结构；以及

进行重掺杂源/漏注入，以在所述将要形成源/漏区的部分中形成重掺杂源/漏区，

其特征在于，所述方法在所述进行轻掺杂源/漏注入和晕环注入的步骤中还包括：

进行氟注入，以将氟离子注入到所述将要形成源/漏区的部分中，抑制源/漏区中杂质的瞬时增强扩散效应，从而能够减小源/漏区与阱区之间的结电容和反短沟道效应；

其中，所述氟注入的注入角度为2～20度。

2.根据权利要求1所述的方法，其特征在于，所述氟注入、所述轻掺杂源/漏注入和所述晕环注入按照下列顺序进行：

氟注入，轻掺杂源/漏注入，晕环注入。

3.根据权利要求1所述的方法，其特征在于，所述氟注入、所述轻掺杂源/漏注入和所述晕环注入按照下列顺序进行：

轻掺杂源/漏注入，氟注入，晕环注入。

4.根据权利要求1所述的方法，其特征在于，所述氟注入、所述轻掺杂源/漏注入和所述晕环注入按照下列顺序进行：

氟注入，晕环注入，轻掺杂源/漏注入。

5.根据权利要求1所述的方法，其特征在于，所述氟注入、所述轻掺杂源/漏注入和所述晕环注入按照下列顺序进行：

轻掺杂源/漏注入，晕环注入，氟注入。

6.根据权利要求1所述的方法，其特征在于，所述氟注入、所述轻掺杂源/漏注入和所述晕环注入按照下列顺序进行：

晕环注入，氟注入，轻掺杂源/漏注入。

7.根据权利要求1所述的方法，其特征在于，所述氟注入、所述轻掺杂源/漏注入和所述晕环注入按照下列顺序进行：

晕环注入，轻掺杂源/漏注入，氟注入。

8.根据权利要求1所述的方法，其特征在于，所述氟注入的注入剂量为1.0E13～1.0E15/cm²。

9.根据权利要求1所述的方法，其特征在于，所述氟注入的注入能量为3～25KeV。

10.根据权利要求1所述的方法，其特征在于，所述氟注入的注入深度为所述源/漏区结深的1/3～1倍。

11.根据权利要求1所述的方法，其特征在于，所述前端器件结构还包括偏移间隙壁结构，所述偏移间隙壁结构形成在所述半导体衬底上且位于所述栅极结构两侧并紧靠所述栅极结构，并且随后形成在所述半导体衬底上的所述间隙壁结构位于所述偏移间隙壁结构外侧并紧靠所述偏移间隙壁结构。

12.根据权利要求1所述的方法，其特征在于，所述半导体器件为PMOS晶体管或NMOS晶体管。

13.根据权利要求1所述的方法，其特征在于，所述方法还包括退火处理，所述退火处理在所述进行轻掺杂源/漏注入和晕环注入的步骤之后进行。