CN102623341B - 一种mos晶体管的制造方法 - Google Patents
一种mos晶体管的制造方法 Download PDFInfo
- Publication number
- CN102623341B CN102623341B CN201110030538.3A CN201110030538A CN102623341B CN 102623341 B CN102623341 B CN 102623341B CN 201110030538 A CN201110030538 A CN 201110030538A CN 102623341 B CN102623341 B CN 102623341B
- Authority
- CN
- China
- Prior art keywords
- ion
- mos transistor
- semiconductor substrate
- ion implanting
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000002347 injection Methods 0.000 claims abstract description 17
- 239000007924 injection Substances 0.000 claims abstract description 17
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims abstract description 11
- 238000002513 implantation Methods 0.000 claims abstract description 6
- 230000005465 channeling Effects 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 10
- 229910052787 antimony Inorganic materials 0.000 claims description 9
- 125000001475 halogen functional group Chemical group 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 21
- 150000002500 ions Chemical class 0.000 description 54
- 238000005516 engineering process Methods 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种MOS晶体管的制造方法，包括：提供半导体衬底，所述半导体衬底内形成有阱区和浅槽隔离结构；在所述半导体衬底的阱区中进行沟道离子注入，并形成沟道注入区；在所述半导体衬底上形成栅极结构；以所述栅极结构为掩膜，在所述半导体衬底中进行袋状区离子注入和轻掺杂源/漏区大角度倾斜离子注入；执行第一次快速退火处理，形成袋状区和轻掺杂源/漏区；在所述栅极结构两侧形成侧墙；以所述栅极结构及侧墙为掩膜，进行源/漏极离子注入，并执行第二次快速退火处理，形成源/漏区。本发明通过LDD大角度倾斜离子注入，形成具有更长的有效沟道的超浅结MOS晶体管，有效抑制HCI效应，显著改善SCE效应，降低结漏电。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种MOS晶体管的制造方法。
背景技术
随着半导体工业的进步，半导体器件的特征尺寸和深度不断缩小，特别是进入到65纳米及以下节点，要求源/漏区以及源/漏极延伸区(Source/DrainExtension)相应地变浅，结深低于100nm的掺杂结通常被称为超浅结(USJ)，超浅结可以更好的改善器件的短沟道效应，但是随着器件尺寸及性能的进一步提高，结漏电现象是超浅结技术越来越需要解决的问题。
现有技术中，通常用As，Ge，C离子依次注入形成轻掺杂源漏区(LDD)及晕环(halo)，进而形成轻掺杂源/漏区延伸区(如图1中的101)，达到超浅结的目的。这种方法在利用Ge离子注入消除As离子注入引起的短沟道效应时，易产生瞬时增强扩散效应(TED)，造成短沟道器件特性退化和结漏电更大；C离子注入消除Ge作为重离子注入带来的缺陷时会退化As离子的电激活并造成结漏电增大(热载流子注入效应，HCI)，所以这种方法形成的超浅结仍旧很难实现SCE(短沟道效应)及RSCE(反向短沟道效应)的控制和更低的结漏电性能。
发明内容
本发明的目的在于提供一种MOS晶体管的制造方法，能有效降低超浅结器件的结漏电，并有效控制短沟道及反向短沟道效应。
为解决上述问题，本发明提出一种MOS晶体管的制造方法，该方法包括如下步骤：
提供半导体衬底，所述半导体衬底内形成有阱区和浅槽隔离结构；
在所述半导体衬底的阱区中进行沟道离子注入，并形成沟道注入区；
在所述半导体衬底上形成栅极结构；
以栅极结构为掩膜，在所述半导体衬底中进行袋状区离子注入和轻掺杂源/漏区大角度倾斜离子注入；
执行第一次快速退火处理，形成袋状区和轻掺杂源/漏区；
在所述栅极结构两侧形成侧墙；
以栅极结构为掩膜，进行源/漏极离子注入，并执行第二次快速退火处理，形成源/漏区。
进一步的，所述MOS晶体管为NMOS晶体管，所述轻掺杂源/漏区大角度倾斜离子注入为依次注入Sb，As和P离子，或者先注入Sb或As离子后注入P离子，或者先注入Sb和As混合离子后注入P离子。
进一步的，所述Sb离子注入的能量为5KeV～30KeV，剂量为1E14～3E15/cm2，角度为15°～38°。
进一步的，所述As离子注入的能量为2KeV～10KeV，剂量为1E14～3E15/cm2，角度为15°～38°。
进一步的，所述P离子注入的能量为2KeV～15KeV，剂量为1E12～1E14/cm2，角度为15°～38°。
进一步的，所述MOS晶体管为PMOS晶体管，所述轻掺杂源/漏区大角度倾斜离子注入为依次注入In，BF2和B离子，或者先注入In离子后注入BF2或B离子，或者先注入In离子后注入BF2和B混合离子。
进一步的，所述In，BF2和B离子的注入角度均为15°～38°。
进一步的，在所述轻掺杂源/漏区大角度倾斜离子注入之前或之后还包括以栅极结构为掩膜，在所述半导体衬底中进行晕环注入的步骤。
进一步的，所述MOS晶体管的制造方法还包括在所述轻掺杂源/漏区大角度倾斜离子注入之后，以栅极结构为掩膜，在所述半导体衬底中进行碳或氟离子注入。
与现有技术相比，本发明通过轻掺杂源/漏区(LDD)大角度倾斜离子注入，形成更靠近栅极底部的LDD源/漏延伸区，以此得到具有更长的有效沟道长度的超浅结MOS晶体管，该方法有效降低MOS晶体管超浅结的结漏电，在减小SCE，RSCE，TED，HCI效应的同时，又保持了MOS晶体管良好的电学特性。
附图说明
图1是现有技术的一种MOS晶体管结构示意图；
图2是本发明实施例的工艺流程图；
图3A至3G本发明实施例的剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的MOS晶体管的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用于方便、明晰地辅助说明本发明实施例的目的。
如图2所示，本发明提供一种MOS晶体管的制造方法，由S201至S206的六个步骤完成，下面结合图2所示的MOS晶体管的制造工艺流程图和图3A～3G所示的MOS晶体管的制造工艺剖面结构示意图对上述MOS晶体管的制造方法作详细的描述。
S201，提供半导体衬底，所述半导体衬底内形成有阱区和浅槽隔离结构。
请参考图3A，提供半导体衬底300，半导体衬底300内形成有n型或p型阱区301和浅槽隔离结构302。
S202，在所述半导体衬底的阱区中进行沟道离子注入，并形成沟道注入区。
请参考图3B，在半导体衬底300的阱区301中，进行沟道离子注入，经过快速退火可形成沟道注入区303，以此防止后续形成的源漏区间的漏电和相互渗透。本注入技术为本领域内技术人员公知技术，不再详述。
S203，在所述半导体衬底上形成栅极结构。
请参考图3C，在半导体衬底300上采用化学气相沉积工艺及刻蚀工艺形成栅介质层304和栅极305，所述栅极305形成于栅介质层304上方，栅介质层304和栅极305构成栅极结构。栅介质层304可以为氧化硅或氮氧化硅，在65nm技术节点以下，优选高介电常数(高K)材料，如氧化铝，氧化锆，氧化铪等。栅极305一般为多晶硅。
S204，以所述栅极结构为掩膜，在所述半导体衬底中进行袋状区离子注入和轻掺杂源/漏区大角度倾斜离子注入。
请参考图3D，以栅介质层304和栅极305为掩膜，进行袋状区离子注入，可以采用重掺杂离子垂直注入，或者以垂直于半导体衬底300表面的竖直面为基准，以一定微小角度倾斜注入，缩短注入时间，提高注入效率，形成未激活的袋状区306a；以栅介质层304和栅极305为掩膜，以垂直于半导体衬底300表面的竖直面为基准，采用大角度倾斜注入方式进行轻掺杂源漏区(LDD)离子注入形成未激活的轻掺杂源漏区。若所述MOS晶体管为NMOS晶体管，LDD大角度倾斜离子注入为依次注入Sb，As和P离子，或者先注入Sb或As离子后注入P离子，或者先注入Sb和As混合离子后注入P离子。优选的，Sb离子注入的能量为5KeV～30KeV，剂量为1E14～3E15，角度为15°～38°，As离子注入的能量为2KeV～10KeV，剂量为1E14～3E15/cm2，角度为15°～38°，Sb和/或As离子注入形成未激活的LDD区307a，P离子注入的能量为2KeV～15KeV，剂量为1E12～1F14/cm2，角度为15°～38°，形成未激活的LDD区307b。若所述MOS晶体管为PMOS晶体管，所述LDD大角度倾斜离子注入为依次注入In，BF2和B离子，或者先注入In离子后注入BF2或B离子，或者先注入In离子后注入BF2和B混合离子。In离子注入的位置(307a)浅于BF2和/或B离子(307b)，In，BF2和B离子的注入角度均为15°～38°。
通常地，在所述LDD大角度倾斜离子注入之前或之后，还可进行以栅极结构为掩膜，在所述半导体衬底中进行晕环注入的步骤，以抑制热载流子注入(HCI)效应和击穿效应，进一步提高器件性能。本注入技术为本领域内技术人员公知技术，不再详述。
通常地，在所述LDD大角度倾斜离子注入之后，还可进行以栅极结构为掩膜，在所述半导体衬底中碳或氟离子注入，以抑制器件的瞬时增强扩散(TED)效应和热载流子注入(HCI)效应，本注入技术为本领域内技术人员公知技术，不再详述。
S205，执行第一次快速退火处理，形成袋状区和轻掺杂源/漏区。
请参考图3E，在氮气或氩气等惰性气体环境下快速退火，激活注入离子和消除注入缺陷，形成袋状区306，LDD区307A和307B。经过一次退火工艺，避免了袋状区注入离子的再分布，明显改善器件的短沟道效应，有利于形成超浅结。与图1中的现有技术制造的MOS晶体管的LDD延伸区101相比，这种大角度倾斜方式形成的LDD区307A和307B更靠近栅极底部中心，获得了更长的有效沟道，从而在保持器件的电学特性的同时，有效抑制HCI效应，显著改善SCE及RSCE效应，降低器件尺寸减小所带来的击穿效应以及由其引起的结漏电。
S206，在所述栅极结构两侧形成侧墙。
请参考图3F，在栅介质层304和栅极305两侧形成侧墙308，采用的材料可以为氧化硅、氮化硅、氮氧化硅中的一种或多种。
S207，以所述栅极结构及侧墙为掩膜，进行源/漏极离子注入，并执行第二次快速退火处理，形成源/漏区。
请参考图3G，以栅介质层304，栅极305及侧墙308为掩膜，在栅介质层304和栅极305两侧的半导体衬底300中进行离子注入，并对半导体衬底300进行快速退火处理，使注入离子扩散均匀，形成源/漏区309。
综上所述，本发明所述的方法，可用于形成65nm及以下技术节点的超浅结MOS晶体管，通过轻掺杂源/漏区(LDD)大角度倾斜离子注入，形成更靠近栅极底部的LDD源/漏延伸区，获得了更长的有效沟道，有效抑制HCI效应，显著改善SCE及RSCE效应，降低器件尺寸减小所带来的击穿效应以及由其引起的结漏电，使得在超浅结工艺中制造更浅的源/漏区结深成为可能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种MOS晶体管的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内形成有阱区和浅槽隔离结构；
在所述半导体衬底的阱区中进行沟道离子注入，并形成沟道注入区；
在所述半导体衬底上形成栅极结构；
以所述栅极结构为掩膜，在所述半导体衬底中进行袋状区离子注入和轻掺杂源/漏区大角度倾斜离子注入；
执行第一次快速退火处理，形成袋状区和轻掺杂源/漏区，所述轻掺杂源/漏区包括相邻于袋状区的第一部分和相邻于第一部分的第二部分，所述第一部分和第二部分深度一致且自栅极外向内延伸靠近栅极底部中心，所述袋状区与所述第二部分将所述第一部分包围；
在所述栅极结构两侧形成侧墙；
以所述栅极结构及侧墙为掩膜，进行源/漏极离子注入，并执行第二次快速退火处理，形成源/漏区。
2.如权利要求1所述的MOS晶体管的制造方法，其特征在于，所述MOS晶体管为NMOS晶体管，所述轻掺杂源/漏区大角度倾斜离子注入为依次注入Sb，As和P离子，或者先注入Sb或As离子后注入P离子，或者先注入Sb和As混合离子后注入P离子。
3.如权利要求2所述的MOS晶体管的制造方法，其特征在于，所述Sb离子注入的能量为5KeV～30KeV，剂量为1E14～3E15/cm2，角度为15°～38°。
4.如权利要求2所述的MOS晶体管的制造方法，其特征在于，所述As离子注入的能量为2KeV～10KeV，剂量为1E14～3E15/cm2，角度为15°～38°。
5.如权利要求2所述的MOS晶体管的制造方法，其特征在于，所述P离子注入的能量为2KeV～15KeV，剂量为1E12～1E14/cm2，角度为15°～38°。
6.如权利要求1所述的MOS晶体管的制造方法，其特征在于，所述MOS晶体管为PMOS晶体管，所述轻掺杂源/漏区大角度倾斜离子注入为依次注入In，BF2和B离子，或者先注入In离子后注入BF2或B离子，或者先注入In离子后注入BF2和B混合离子。
7.如权利要求6所述的MOS晶体管的制造方法，其特征在于，所述In，BF2和B离子的注入角度均为15°～38°。
8.如权利要求1所述的MOS晶体管的制造方法，其特征在于，在所述轻掺杂源/漏区大角度倾斜离子注入之前或之后还包括以栅极结构为掩膜，在所述半导体衬底中进行晕环注入的步骤。
9.如权利要求1所述的MOS晶体管的制造方法，其特征在于，在所述轻掺杂源/漏区大角度倾斜离子注入之后，还包括：以栅极结构为掩膜，在所述半导体衬底中进行碳或氟离子注入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110030538.3A CN102623341B (zh) | 2011-01-28 | 2011-01-28 | 一种mos晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110030538.3A CN102623341B (zh) | 2011-01-28 | 2011-01-28 | 一种mos晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102623341A CN102623341A (zh) | 2012-08-01 |
| CN102623341B true CN102623341B (zh) | 2016-07-13 |
Family
ID=46563183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110030538.3A Active CN102623341B (zh) | 2011-01-28 | 2011-01-28 | 一种mos晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102623341B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425281B (zh) * | 2013-09-09 | 2018-08-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| DE102015112729A1 (de) * | 2015-08-03 | 2017-02-09 | Infineon Technologies Dresden Gmbh | Halbleiterbauelement mit einem lateral variierenden Dotierprofil und ein Verfahren zu dessen Herstellung |
| CN105047566B (zh) * | 2015-08-11 | 2018-06-22 | 上海华力微电子有限公司 | 抑制反短沟道效应的方法及nmos器件制备方法 |
| CN105206533A (zh) * | 2015-10-19 | 2015-12-30 | 上海华力微电子有限公司 | 抑制热载流子注入的方法 |
| CN109309004A (zh) * | 2017-07-26 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110931565A (zh) * | 2018-09-19 | 2020-03-27 | 长鑫存储技术有限公司 | 具有静电防护能力的晶体管器件及其制造方法 |
| CN109473357B (zh) * | 2018-10-29 | 2022-05-27 | 上海华力集成电路制造有限公司 | Mos晶体管的制造方法 |
| CN113013101A (zh) * | 2020-06-12 | 2021-06-22 | 上海积塔半导体有限公司 | 半导体器件的制备方法和半导体器件 |
| CN112928067B (zh) * | 2021-01-22 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | Cmos集成器件的制造方法 |
| CN114038758B (zh) * | 2022-01-07 | 2022-04-15 | 广州粤芯半导体技术有限公司 | 改善热载流子注入的nmos的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5413945A (en) * | 1994-08-12 | 1995-05-09 | United Micro Electronics Corporation | Blanket N-LDD implantation for sub-micron MOS device manufacturing |
| US5516711A (en) * | 1994-12-16 | 1996-05-14 | Mosel Vitelic, Inc. | Method for forming LDD CMOS with oblique implantation |
| US6458643B1 (en) * | 2001-07-03 | 2002-10-01 | Macronix International Co. Ltd. | Method of fabricating a MOS device with an ultra-shallow junction |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04269836A (ja) * | 1991-02-25 | 1992-09-25 | Sony Corp | ｎチャンネルＭＩＳ半導体装置 |
| KR100327347B1 (en) * | 2000-07-22 | 2002-03-06 | Samsung Electronics Co Ltd | Metal oxide semiconductor field effect transistor having reduced resistance between source and drain and fabricating method thereof |
-
2011
- 2011-01-28 CN CN201110030538.3A patent/CN102623341B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5413945A (en) * | 1994-08-12 | 1995-05-09 | United Micro Electronics Corporation | Blanket N-LDD implantation for sub-micron MOS device manufacturing |
| US5516711A (en) * | 1994-12-16 | 1996-05-14 | Mosel Vitelic, Inc. | Method for forming LDD CMOS with oblique implantation |
| US6458643B1 (en) * | 2001-07-03 | 2002-10-01 | Macronix International Co. Ltd. | Method of fabricating a MOS device with an ultra-shallow junction |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102623341A (zh) | 2012-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102623341B (zh) | 一种mos晶体管的制造方法 | |
| CN103426769B (zh) | 半导体器件制造方法 | |
| CN101572251B (zh) | 半导体器件、n型MOS晶体管及其制作方法 | |
| CN104078360A (zh) | Mos晶体管的形成方法 | |
| CN101572250B (zh) | 半导体器件、p型MOS晶体管及其制作方法 | |
| CN100527370C (zh) | 制作金属氧化物半导体晶体管的方法 | |
| CN107564816B (zh) | Ldmos晶体管及其形成方法 | |
| CN106206719A (zh) | Mos晶体管及其形成方法 | |
| JP2006060208A (ja) | 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| CN102468178A (zh) | 晶体管的制作方法 | |
| CN101593772B (zh) | Mos晶体管及其形成方法 | |
| CN101621071B (zh) | 金属氧化物半导体器件及其制造方法 | |
| CN106158657B (zh) | Mos晶体管的形成方法 | |
| CN102569077B (zh) | 用于制作半导体器件的源/漏区的方法 | |
| CN108962822A (zh) | 半导体装置以及制造方法 | |
| CN107591328A (zh) | 半导体结构及其形成方法 | |
| CN102737965A (zh) | 一种Halo结构的形成方法 | |
| US10186598B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN102446767B (zh) | Nmos晶体管的制造方法 | |
| US7157357B2 (en) | Methods of forming halo regions in NMOS transistors | |
| CN101572235B (zh) | N型轻掺杂区域的形成方法及半导体器件的制造方法 | |
| CN102738000A (zh) | 一种超浅结形成方法 | |
| CN111463286B (zh) | N管io组件及其制造方法 | |
| CN101752231B (zh) | 袋形注入区的离子注入方法及mos晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |