CN105206533A - 抑制热载流子注入的方法 - Google Patents
抑制热载流子注入的方法 Download PDFInfo
- Publication number
- CN105206533A CN105206533A CN201510680559.8A CN201510680559A CN105206533A CN 105206533 A CN105206533 A CN 105206533A CN 201510680559 A CN201510680559 A CN 201510680559A CN 105206533 A CN105206533 A CN 105206533A
- Authority
- CN
- China
- Prior art keywords
- grid
- hot carrier
- jection
- method suppressing
- suppressing hot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000002347 injection Methods 0.000 title claims abstract description 20
- 239000007924 injection Substances 0.000 title claims abstract description 20
- 230000002401 inhibitory effect Effects 0.000 title abstract 2
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 23
- -1 carbon ions Chemical class 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 5
- 238000000137 annealing Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 125000006850 spacer group Chemical group 0.000 abstract description 2
- 229940090044 injection Drugs 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 239000002800 charge carrier Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Abstract
本发明公开了一种抑制热载流子注入的方法，包括：步骤1：制作MOS器件结构，所述MOS器件结构包括有源区和栅极；步骤2：对MOS器件结构的轻掺杂漏结构进行掺杂离子注入；步骤3：对轻掺杂漏结构进行碳离子注入；步骤4：在栅极两侧形成栅极侧墙；步骤5：进行源漏区离子注入并退火。本发明在进行源漏区离子注入之前、在轻掺杂漏结构进行掺杂离子注入之后，进行轻掺杂漏结构的碳离子注入，从而来抑制源漏区离子注入之后的离子扩散问题，从而可以降低漏端电场，进而降低HCI，提高MOS器件的可靠性。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种应用于深亚微米CMOS半导体器件以及半导体器件工艺中的抑制热载流子注入的方法。
背景技术
HotCarrierInjection(英文简称：HCI)是指MOS器件的热载流子注入。由于MOS器件的漏(Drain)端在工作状态时施加工作电压Vdd，在漏极和阱区的结(Junction)处产生了最大电场Emax，载流子在此处可以获得足够的能量，从而可以穿透Si/SiO2界面，生成陷阱电荷和界面态，这种载流子被称为热载流子。具体如图1所示，MOS器件在生成一个热载流子的同时会生成一个衬底载流子，衬底载流子形成的电流称为衬底电流Isub，衬底电流Isub的大小可以表征HCI，即衬底电流Isub越大HCI越严重。
陷阱电荷和界面态的存在导致阈值电压升高，饱和电流下降，当电流改变超过10％时，可以认为器件失效。特别是对NMOS器件，由于电子具有更高的电子迁移率，因此，NMOS器件的HCI效应更严重，严重缩短了器件的寿命，已经成为集成电路可靠性的瓶颈之一。
为了降低器件的HCI效应，轻掺杂漏区(英文全称：LightlyDopedDrain，英文简称：LDD)被引入，LDD的引入降低了漏极端的最大电场Emax，具体如示意图2所示，由于传统源漏(简称S/D)注入浓度很高，因此具有更大的结电场，而LDD掺杂浓度较低较浅，因此在靠近栅极(Gate)的地方加上LDD，则此处电场降低，而S/D注入时已经有侧栅墙(Spacer)存在，因此，漏极远离栅极，如图2可以看出，Emax远离栅极，同时其值也降低。因此LDD的引入降低了Emax，抑制了HCI效应。
目前制造NMOS器件的步骤为：生成有源区和栅极之后，进行LDD注入，然后形成侧墙，接着进行S/D注入，最后进行S/D退火。退火使LDD注入和S/D注入的离子向沟道方向扩散。如图3所示，这会使得Emax变大并向沟道方向移动。另外，由于S/D注入浓度很高，降低S/D浓度可以显著降低Emax，但是降低S/D浓度会降低器件性能，因此，如何抑制LDD和S/D注入后的离子扩散，成为本领域技术人员亟待解决的一个技术问题。
发明内容
本发明提供一种抑制热载流子注入的方法，以解决现有技术中存在的上述技术问题。
为解决上述技术问题，本发明提供一种抑制热载流子注入的方法，包括：
步骤1：制作MOS器件结构，所述MOS器件结构包括有源区和栅极；
步骤2：对MOS器件结构的轻掺杂漏结构进行掺杂离子注入；
步骤3：对轻掺杂漏结构进行碳离子注入；
步骤4：在栅极两侧形成栅极侧墙；
步骤5：进行源漏区离子注入并退火。
作为优选，所述步骤1包括：
步骤11：提供衬底，进行浅沟槽隔离制作，形成有源区；
步骤12：进行阱注入形成阱区；
步骤13：制作栅极氧化层和栅极。
作为优选，所述步骤13包括制作栅极氧化层，并在栅极氧化层上淀积栅极材料，刻蚀所述栅极材料形成栅极。
作为优选，所述栅极材料采用多晶硅。
作为优选，还包括步骤14：对栅极和栅极氧化层进行修复氧化。
作为优选，还包括步骤6：制作金属硅化物、接着制作金属前介质、通孔、金属插塞和金属层。
作为优选，所述碳离子的注入温度为零下100度至25度。
作为优选，所述碳离子注入的角度为10度至30度。
作为优选，所述碳离子的注入能量为5K至15K。
作为优选，所述碳离子的注入流量为1014/cm2至1015/cm2。
与现有技术相比，本发明提供一种抑制热载流子注入的方法，包括：步骤1：制作MOS器件结构，所述MOS器件结构包括有源区和栅极；步骤2：对MOS器件结构的轻掺杂漏结构进行掺杂离子注入；步骤3：对轻掺杂漏结构进行碳离子注入；步骤4：在栅极两侧形成栅极侧墙；步骤5：进行源漏区离子注入并退火。本发明在进行源漏区离子注入之前、在轻掺杂漏结构进行掺杂离子注入之后，进行轻掺杂漏结构的碳离子注入，从而来抑制源漏区离子注入之后的离子扩散问题，从而可以降低漏端电场，进而降低HCI，提高MOS器件的可靠性。
附图说明
图1为HCI效应示意图；
图2为LDD降低HCI示意图；
图3为S/D退火导致LDD和S/D注入离子的扩散以及因此导致的电场分布变化；
图4为本发明一具体实施方式中抑制热载流子注入的方法流程图；
图5为本发明一具体实施方式中LDD步骤注入C示意图；
图6为本发明一具体实施方式中未注入C和注入C时Isub/IDSAT对比示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明旨在提供一种抑制热载流子注入效应的方法，通过注入碳元素，抑制源漏极处离子的扩散，从而抑制热载流子注入，提高NMOS器件寿命。下面将以NMOS器件为例，详细说明本发明。
请参照图4，本发明提供一种抑制热载流子注入的方法，包括：
步骤1：制作MOS器件结构，具体为NMOS器件结构，所述NMOS器件结构包括有源区和栅极。
具体地，所述步骤1包括：
步骤11：提供衬底，进行浅沟槽隔离制作，形成有源区；
步骤12：进行阱注入形成阱区，具体形成P型阱；
步骤13：制作栅极氧化层和栅极。具体包括：制作栅极氧化层，并在栅极氧化层上淀积栅极材料，所述栅极材料采用多晶硅，刻蚀所述多晶硅以形成栅极。
步骤14：对多晶硅和栅极氧化层进行修复氧化。
步骤2：对MOS器件结构的轻掺杂漏结构进行掺杂离子注入，其中所述掺杂离子选用磷离子或者砷离子；
步骤3：对轻掺杂漏结构进行碳离子注入；
步骤4：在栅极两侧形成栅极侧墙；
步骤5：进行源漏区离子注入并退火。
步骤6：制作金属硅化物、接着制作金属前介质、通孔、金属插塞和金属层。
作为优选，所述碳离子的注入温度为零下100度至常温25度。
作为优选，所述碳离子注入的角度为10度至30度。
作为优选，所述碳离子的注入能量为5K至15K。
作为优选，所述碳离子的注入流量为1014/cm2至1015/cm2。，通过在LDD步骤注入碳离子的上述参数，可以有效地抑制载流子注入。
而本发明通过在进行LDD注入之后，对轻掺杂漏结构进行碳离子注入，从而可以抑制LDD和S/D注入的P或As的扩散，特别是抑制S/D注入往沟道方向的扩散，就可以降低S/D与阱区的结处的最大电场Emax，从而降低HCI。碳元素(C)可以抑制P和As的扩散，在LDD注入的同时注入合适剂量和深度的C，便可以阻止后面S/D向沟道方向扩散，如示意图5。
NMOS器件的HCI寿命公式如公式1所示，HCI寿命TTF与衬底电流和饱和电流的比值Isub/IDSAT，饱和电流IDSAT以及m值有关，其中，H为常量，W为MOS有源区宽度，m值取决于栅极氧化层质量，一般变化很小，因此，Isub/IDSAT成为表征HCI寿命的重要参量，此值越小，HCI寿命越高。
因此，在LDD步骤注入C，可以有效降低Isub/IDSAT比值，IDSAT保持不变，如图6。因此，在LDD注入C可以提高器件寿命。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
Claims (10)
1.一种抑制热载流子注入的方法，其特征在于，包括：
步骤1：制作MOS器件结构，所述MOS器件结构包括有源区和栅极；
步骤2：对MOS器件结构的轻掺杂漏结构进行掺杂离子注入；
步骤3：对轻掺杂漏结构进行碳离子注入；
步骤4：在栅极两侧形成栅极侧墙；
步骤5：进行源漏区离子注入并退火。
2.如权利要求1所述的抑制热载流子注入的方法，其特征在于，所述步骤1包括：
步骤11：提供衬底，进行浅沟槽隔离制作，形成有源区；
步骤12：进行阱注入形成阱区；
步骤13：制作栅极氧化层和栅极。
3.如权利要求2所述的抑制热载流子注入的方法，其特征在于，所述步骤13包括制作栅极氧化层，并在栅极氧化层上淀积栅极材料，刻蚀所述栅极材料形成栅极。
4.如权利要求3所述的抑制热载流子注入的方法，其特征在于，所述栅极材料采用多晶硅。
5.如权利要求2所述的抑制热载流子注入的方法，其特征在于，还包括步骤14：对栅极和栅极氧化层进行修复氧化。
6.如权利要求1所述的抑制热载流子注入的方法，其特征在于，还包括步骤6：制作金属硅化物、接着制作金属前介质、通孔、金属插塞和金属层。
7.如权利要求1所述的抑制热载流子注入的方法，其特征在于，所述碳离子的注入温度为零下100度至25度。
8.如权利要求1所述的抑制热载流子注入的方法，其特征在于，所述碳离子注入的角度为10度至30度。
9.如权利要求1所述的抑制热载流子注入的方法，其特征在于，所述碳离子的注入能量为5K至15K。
10.如权利要求1所述的抑制热载流子注入的方法，其特征在于，所述碳离子的注入流量为1014/cm2至1015/cm2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510680559.8A CN105206533A (zh) | 2015-10-19 | 2015-10-19 | 抑制热载流子注入的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510680559.8A CN105206533A (zh) | 2015-10-19 | 2015-10-19 | 抑制热载流子注入的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105206533A true CN105206533A (zh) | 2015-12-30 |
Family
ID=54954127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510680559.8A Pending CN105206533A (zh) | 2015-10-19 | 2015-10-19 | 抑制热载流子注入的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105206533A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050164461A1 (en) * | 2004-01-27 | 2005-07-28 | Yu-Kun Chen | Method for forming a junction region of a semiconductor device |
| CN101202305A (zh) * | 2006-12-13 | 2008-06-18 | 恩益禧电子股份有限公司 | 具有改进的源极和漏极的半导体器件及其制造方法 |
| CN102623341A (zh) * | 2011-01-28 | 2012-08-01 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制造方法 |
| CN103943470A (zh) * | 2014-04-22 | 2014-07-23 | 上海华力微电子有限公司 | 半导体器件的制作方法 |
-
2015
- 2015-10-19 CN CN201510680559.8A patent/CN105206533A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050164461A1 (en) * | 2004-01-27 | 2005-07-28 | Yu-Kun Chen | Method for forming a junction region of a semiconductor device |
| CN101202305A (zh) * | 2006-12-13 | 2008-06-18 | 恩益禧电子股份有限公司 | 具有改进的源极和漏极的半导体器件及其制造方法 |
| CN102623341A (zh) * | 2011-01-28 | 2012-08-01 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制造方法 |
| CN103943470A (zh) * | 2014-04-22 | 2014-07-23 | 上海华力微电子有限公司 | 半导体器件的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101572250B (zh) | 半导体器件、p型MOS晶体管及其制作方法 | |
| CN101459082B (zh) | Mos晶体管及其形成方法 | |
| CN102938375B (zh) | 一种场效应晶体管及形成方法 | |
| CN101752347B (zh) | 一种防静电保护结构及其制作方法 | |
| CN103985634A (zh) | 一种pmos晶体管的制造方法 | |
| CN104752500B (zh) | 射频ldmos器件及工艺方法 | |
| CN103000501B (zh) | Nmos晶体管形成方法 | |
| CN104701177B (zh) | 晶体管的形成方法 | |
| CN102194868B (zh) | 一种抗辐照的Halo结构MOS器件 | |
| CN102569077B (zh) | 用于制作半导体器件的源/漏区的方法 | |
| JP2009010379A (ja) | 半導体素子及びその製造方法 | |
| CN104347370A (zh) | 提高pmos器件栅极的负偏压温度稳定性方法 | |
| CN101431024B (zh) | 一种分开优化源/漏极的方法 | |
| CN115911087A (zh) | 一种提高uis性能的sgt-mosfet及其制造方法 | |
| CN102867755A (zh) | 一种形成具有低gidl电流的nmos器件的方法 | |
| CN104051531A (zh) | 于崩溃时具有减少漏电流的半导体装置及其制造方法 | |
| CN105206533A (zh) | 抑制热载流子注入的方法 | |
| CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
| CN102468237B (zh) | 半导体器件的制造方法 | |
| KR20010065303A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| CN102446769B (zh) | 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法 | |
| CN102024701B (zh) | P沟道金属氧化物半导体晶体管源漏注入方法 | |
| CN101350305A (zh) | 一种可改善负温度不稳定性的pmos管制作方法 | |
| CN111463284A (zh) | N型fet及其制造方法 | |
| CN111463286B (zh) | N管io组件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151230 |