CN103943470A - 半导体器件的制作方法 - Google Patents
半导体器件的制作方法 Download PDFInfo
- Publication number
- CN103943470A CN103943470A CN201410162696.8A CN201410162696A CN103943470A CN 103943470 A CN103943470 A CN 103943470A CN 201410162696 A CN201410162696 A CN 201410162696A CN 103943470 A CN103943470 A CN 103943470A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- manufacture method
- semiconductor substrate
- implantation
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000002513 implantation Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 33
- 150000002500 ions Chemical class 0.000 claims description 43
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- -1 carbon ion Chemical class 0.000 claims description 3
- 229910001449 indium ion Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 19
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 7
- 230000001052 transient effect Effects 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract 5
- 230000000452 restraining effect Effects 0.000 abstract 2
- 230000005764 inhibitory process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体器件的制作方法，包括：提供一半导体衬底；对所述半导体衬底进行环状离子注入与辅助离子注入，所述辅助离子注入的方向与所述半导体衬底表面成一夹角；然后进行后续的工艺制作。通过辅助离子注入方式的优化，提高半导体器件阈值电压的离散性，从而减少了半导体器件电学参数的偏移，提高了器件的稳定性以及良率；并且辅助离子注入采用的是低温注入的方法，从而通过抑制杂质的瞬态增强扩散效应达到了抑制短沟道效应的目的。
Description
技术领域
本发明涉及半导体集成电路及其制造领域，特别涉及一种半导体器件的制作方法。
背景技术
随着超大规模集成电路技术的迅速发展，金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET)器件的尺寸在不断减小，短沟道效应(SCE)成了比较严峻的挑战，并由此带来多种器件二级效应：影响迁移率的载流子速度饱和效应，缩短器件寿命的热载流子效应(HCI)和降低亚阈值特性的漏极诱发势垒降低效应(DIBL)；短沟道效应会增加漏源极间漏电流(ISOFF)，降低漏极饱和电流(IDSAT)，延缓响应时间，降低晶体管速度。
低温注入(Cold Implant或Cryo Implant)是近些年开始应用的一种有别于传统注入的半导体工艺。对比传统常温注入，低温注入能够抑制注入过程中的自退火效应(self-annealing)。在常温注入时，当离子被注入到衬底晶格中，会对衬底晶格造成损伤，同时硅片会因为离子的动能损失转化为热能而升温至50℃～60℃(在环境温度15℃的情况下)，导致这种损伤会瞬间自我修复。衬底的温度与损伤的自我修复有很强的关联性，低温能够降低晶格能进而抑制或消除这种自我修复，加速注入时晶格的瓦解速度。所以，低温能够改变损伤的特性，形成更厚的非晶层及更清晰的非晶层/晶体层界面(amorphous/crystalinterface)，抑制末端射程损伤(EOR)、降低离子注入深度、抑制离子注入隧道效应(Channeling)和杂质的瞬态增强扩散效应(TED)。根据低温注入这些特性，常常用于器件设计，形成超浅结，通过抑制硼、磷杂质的瞬态增强扩散效应(TED)来抑制短沟道效应(SCE)。
而随着MOSFET器件尺寸的不断减小，特别是静态存储器(Static RandomAccess Memory，SRAM)器件，其尺寸在逻辑电路中是最小的，在造成短沟道效应的同时，还会带来一系列的问题，其中最重要的就是SRAM器件参数的偏移(Variation)问题，即同片晶圆(Wafer)上不同的区域(Shot)不同的晶圆(Die)上SRAM器件参数的均匀性问题。
发明内容
本发明的目的在于提供一种半导体器件的制作方法，减少半导体器件参数偏移，提高半导体器件参数的均匀性，提升半导体器件良率。
本发明的技术方案是一种半导体器件的制作方法，包括：
提供一半导体衬底；
对所述半导体衬底进行环状离子注入与辅助离子注入，所述辅助离子注入的方向与所述半导体衬底表面成一夹角；
进行后续的工艺制作。
进一步的，所述辅助离子注入为低温离子注入。
进一步的，所述低温离子注入的温度为-100℃～-50℃。
进一步的，所述辅助离子注入中注入的是碳离子。
进一步的，所述环状离子注入的方向与所述半导体衬底表面成一夹角。
进一步的，所述环状离子注入中注入的是BF2与铟离子。
进一步的，所述辅助离子注入之后还包括：进行轻掺杂离子注入。
进一步的，所述轻掺杂离子注入的方向与所述半导体衬底表面垂直。
进一步的，在进行环状离子注入之前，在所述半导体衬底上形成浅沟槽隔离结构、阱区以及栅极结构。
进一步的，所述后续的工艺制作包括：栅极侧墙的形成、源漏离子的注入、硅化物的形成、接触孔及金属层的形成。
与现有技术相比，本发明具有以下优点：
1、本发明中辅助离子注入的方向与半导体衬底表面成一夹角，通过辅助离子注入方式的优化，提高半导体器件阈值电压的离散性，从而减少了半导体器件电学参数的偏移，提高了器件的稳定性以及良率；
2、本发明中辅助离子注入采用的是低温注入的方法，从而通过抑制杂质的瞬态增强扩散效应达到了抑制短沟道效应的目的。
附图说明
图1为本发明一实施例中半导体器件的制作方法的过程流程图。
图2为本发明一实施例中半导体器件的制作方法中离子注入方向的截面图。
图3为本发明一实施例中半导体器件的阈值电压离散性与阈值电压的关系图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
本发明的核心思想是：辅助离子注入的方向与半导体衬底表面成一夹角，通过辅助离子注入的优化，提高半导体器件阈值电压的离散性，从而减少了半导体器件电学参数的偏移，提高了器件的稳定性以及良率。
图1为本发明一实施例中半导体器件的制作方法的过程流程图，如图1所示，本发明提出一种半导体器件的制作方法，包括：
步骤S01：提供一半导体衬底；
步骤S02：对所述半导体衬底进行环状离子注入与辅助离子注入，所述辅助离子注入的方向与所述半导体衬底表面成一夹角；
步骤S03：进行后续的工艺制作。
在步骤S01中，提供一半导体衬底。
本实施例中，在所述半导体衬底上形成浅沟槽隔离结构、阱区以及栅极结构，其工艺制作与现有技术中半导体器件的制作工艺相同。所述半导体衬底可以是硅衬底、锗硅衬底或绝缘体上硅(SOI)，或本领域技术人员公知的其他半导体衬底
在步骤S02中，对所述半导体衬底进行环状离子注入与辅助离子注入，所述辅助离子注入的方向与所述半导体衬底表面成一夹角。
本实施例中，所述辅助离子注入(Co IMP)为低温离子注入，温度为-100℃～-50℃，例如：-100℃、-90℃、-80℃、-70℃、-60℃、-50℃，低温能够降低半导体衬底晶格能进而抑制或消除由于离子注入对晶格造成的损伤，加速离子注入时晶格的瓦解速度，从而改变晶格损伤的特性，形成更厚的非晶层及更清晰的非晶层/晶体层界面，抑制末端射程损伤、降低离子注入深度、抑制离子注入隧道效应和杂质的瞬态增强扩散效应，进而抑制短沟道效应。
所述辅助离子注入中注入的是碳离子，其注入的方向与所述半导体衬底表面形成一夹角，本实施例中，所述夹角为锐角，其范围在0°与90度之间，例如：与所述半导体衬底表面的夹角为10°、20°、30°、40°、50°、60°、70°、80°；辅助离子以低温按一定角度注入半导体衬底中，提高了半导体器件阈值电压的离散性，从而减少半导体器件电学参数的偏移，提高了器件的稳定性以及良率。
环状离子注入(Halo IMP)的方向也与所述半导体衬底表面成一夹角，例如：与所述半导体衬底表面的夹角为10°、20°、30°、40°、50°、60°、70°、80°；需要说明的是，虽然环状离子注入的方向以及辅助离子注入的方向都与所述半导体衬底表面成一夹角，但是此两个夹角并没有关联性，即环状离子注入的方向与辅助离子注入的方向可以相同，也可以不同，需要根据实际的工艺参数以及最终半导体衬底需要达到的性能来确定。
环状离子注入中注入的是BF2与铟离子，其目的为降低短沟道效应，而辅助离子的低温注入可以防止环状离子中硼(B)离子的扩散，抑制杂质的瞬间增强扩散效应从而抑制短沟道效应。
在进行辅助离子注入之后还包括：进行轻掺杂离子注入(LDD IMP)，形成漏轻掺杂(LDD)结构；所述轻掺杂离子注入的方向与所述半导体衬底表面垂直。
在步骤S03中，进行后续的工艺制作。
所述后续的工艺制作包括：栅极侧墙的形成、源漏离子的注入、硅化物的形成、接触孔及金属层的形成，其制作工艺与现有技术中半导体器件的制作工艺相同，最后进行半导体器件的测试。
请参照图2，其为本发明一实施例中半导体器件的制作方法中离子注入方向的截面图。如图2所示，在半导体衬底100上形成有浅沟道隔离结构101、阱区(图中未示出)以及栅极结构102，环状离子注入的方向1(图中箭头1所示)与所述半导体衬底100表面的方向成一夹角，辅助离子注入的方向2(图中箭头2所示)与所述半导体衬底100表面的方向成一夹角，轻掺杂离子注入的方向3(图中箭头3所示)与所述半导体衬底100表面垂直。
请参照图3，其为本发明一实施例中半导体器件的阈值电压离散性与阈值电压的关系图。经过数据分析发现，辅助离子注入的方向与半导体衬底表面成一夹角，由此形成的半导体器件的阈值电压的离散性得到提升，如图3所示，横坐标表示半导体器件的阈值电压(图中.33表示的是0.33，.34表示0.34，以此类推)，纵坐标表示半导体器件阈值电压的离散性(根据一系列阈值电压的数值计算出的离散性，例如10个阈值电压，与某一离散性相对应的横坐标为10个阈值电压的平均值)；(1)表示辅助离子注入的方向与半导体衬底表面成一夹角，(2)表示辅助离子注入的方向与半导体衬底表面垂直；由图3可以看出，(1)与(2)相比，其阈值电压的离散性数值降低，即离散性得到提升，阈值电压的均匀性得到提高，从而提高了半导体器件的稳定性以及良率。
综上所述，本发明中辅助离子注入的方向与半导体衬底表面成一夹角，通过辅助离子注入方式的优化，提高半导体器件阈值电压的离散性，从而减少了半导体器件电学参数的偏移，提高了器件的稳定性以及良率；本发明中辅助离子注入采用的是低温注入的方法，从而通过抑制杂质的瞬态增强扩散效应达到了抑制短沟道效应的目的。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，包括：
提供一半导体衬底；
对所述半导体衬底进行环状离子注入与辅助离子注入，所述辅助离子注入的方向与所述半导体衬底表面成一夹角；
进行后续的工艺制作。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述辅助离子注入为低温离子注入。
3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述低温离子注入的温度为-100℃～-50℃。
4.如权利要求3所述的半导体器件的制作方法，其特征在于，所述辅助离子注入中注入的是碳离子。
5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述环状离子注入的方向与所述半导体衬底表面成一夹角。
6.如权利要求5所述的半导体器件的制作方法，其特征在于，所述环状离子注入中注入的是BF2与铟离子。
7.如权利要求1所述的半导体器件的制作方法，其特征在于，所述辅助离子注入之后还包括：进行轻掺杂离子注入。
8.如权利要求7所述的半导体器件的制作方法，其特征在于，所述轻掺杂离子注入的方向与所述半导体衬底表面垂直。
9.如权利要求1至8中任意一项所述的半导体器件的制作方法，其特征在于，在进行环状离子注入之前，在所述半导体衬底上形成浅沟槽隔离结构、阱区以及栅极结构。
10.如权利要求1至8中任意一项所述的半导体器件的制作方法，其特征在于，所述后续的工艺制作包括：栅极侧墙的形成、源漏离子的注入、硅化物的形成、接触孔及金属层的形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410162696.8A CN103943470A (zh) | 2014-04-22 | 2014-04-22 | 半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410162696.8A CN103943470A (zh) | 2014-04-22 | 2014-04-22 | 半导体器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103943470A true CN103943470A (zh) | 2014-07-23 |
Family
ID=51191084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410162696.8A Pending CN103943470A (zh) | 2014-04-22 | 2014-04-22 | 半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103943470A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241106A (zh) * | 2014-09-02 | 2014-12-24 | 上海华力微电子有限公司 | 一种pmos源漏区离子注入方法及pmos器件制造方法 |
| CN105206533A (zh) * | 2015-10-19 | 2015-12-30 | 上海华力微电子有限公司 | 抑制热载流子注入的方法 |
| CN106783574A (zh) * | 2017-02-14 | 2017-05-31 | 上海华虹宏力半导体制造有限公司 | 一种解决剥离金属制程阈值电压偏移问题的方法 |
| CN107689324A (zh) * | 2016-08-04 | 2018-02-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| US11764296B2 (en) * | 2017-10-20 | 2023-09-19 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050077573A1 (en) * | 2003-09-18 | 2005-04-14 | Hak-Dong Kim | Semiconductor devices and methods of fabricating the same |
| CN101939822A (zh) * | 2008-02-11 | 2011-01-05 | 瓦里安半导体设备公司 | 含碳物种的冷植入技术 |
| CN101996872A (zh) * | 2009-08-14 | 2011-03-30 | 台湾积体电路制造股份有限公司 | 集成电路的形成方法 |
-
2014
- 2014-04-22 CN CN201410162696.8A patent/CN103943470A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050077573A1 (en) * | 2003-09-18 | 2005-04-14 | Hak-Dong Kim | Semiconductor devices and methods of fabricating the same |
| CN101939822A (zh) * | 2008-02-11 | 2011-01-05 | 瓦里安半导体设备公司 | 含碳物种的冷植入技术 |
| CN101996872A (zh) * | 2009-08-14 | 2011-03-30 | 台湾积体电路制造股份有限公司 | 集成电路的形成方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241106A (zh) * | 2014-09-02 | 2014-12-24 | 上海华力微电子有限公司 | 一种pmos源漏区离子注入方法及pmos器件制造方法 |
| CN105206533A (zh) * | 2015-10-19 | 2015-12-30 | 上海华力微电子有限公司 | 抑制热载流子注入的方法 |
| CN107689324A (zh) * | 2016-08-04 | 2018-02-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN107689324B (zh) * | 2016-08-04 | 2020-04-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN106783574A (zh) * | 2017-02-14 | 2017-05-31 | 上海华虹宏力半导体制造有限公司 | 一种解决剥离金属制程阈值电压偏移问题的方法 |
| US11764296B2 (en) * | 2017-10-20 | 2023-09-19 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9722083B2 (en) | Source/drain junction formation | |
| CN103943470A (zh) | 半导体器件的制作方法 | |
| CN102664165A (zh) | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 | |
| CN104078360A (zh) | Mos晶体管的形成方法 | |
| US20100025743A1 (en) | Transistor with embedded si/ge material having enhanced boron confinement | |
| CN103426769A (zh) | 半导体器件制造方法 | |
| US9312389B2 (en) | FinFET with undoped body bulk | |
| US20130175585A1 (en) | Methods of Forming Faceted Stress-Inducing Stressors Proximate the Gate Structure of a Transistor | |
| US20130095627A1 (en) | Methods of Forming Source/Drain Regions on Transistor Devices | |
| US9231079B1 (en) | Stress memorization techniques for transistor devices | |
| US7927954B2 (en) | Method for fabricating strained-silicon metal-oxide semiconductor transistors | |
| CN102290352B (zh) | 一种mos晶体管局部应力的引入技术 | |
| CN104916545A (zh) | 一种半导体器件的制作方法 | |
| CN103000523B (zh) | Pmos晶体管结构及其制造方法 | |
| CN104392960B (zh) | 改善SiGe CMOS工艺中PMOS器件的电学性能的方法 | |
| US9455140B2 (en) | Methods of forming doped epitaxial SiGe material on semiconductor devices | |
| CN108010881B (zh) | 半导体装置的制造方法 | |
| CN102867755A (zh) | 一种形成具有低gidl电流的nmos器件的方法 | |
| US8685804B2 (en) | Enhancement of charge carrier mobility in transistors | |
| CN105023831B (zh) | Cmos工艺中多晶硅电阻的制造方法 | |
| CN103000525A (zh) | Pmos晶体管结构及其制造方法 | |
| CN104425271A (zh) | Mos晶体管及其形成方法 | |
| US8748253B1 (en) | Memory and logic with shared cryogenic implants | |
| CN102446769A (zh) | 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法 | |
| CN103050529B (zh) | 一种低压本征nmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140723 |