CN103050529B - 一种低压本征nmos器件及其制造方法 - Google Patents

一种低压本征nmos器件及其制造方法 Download PDF

Info

Publication number
CN103050529B
CN103050529B CN201210009713.5A CN201210009713A CN103050529B CN 103050529 B CN103050529 B CN 103050529B CN 201210009713 A CN201210009713 A CN 201210009713A CN 103050529 B CN103050529 B CN 103050529B
Authority
CN
China
Prior art keywords
nmos device
low pressure
injection region
polysilicon layer
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210009713.5A
Other languages
English (en)
Other versions
CN103050529A (zh
Inventor
刘冬华
石晶
钱文生
胡君
段文婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210009713.5A priority Critical patent/CN103050529B/zh
Publication of CN103050529A publication Critical patent/CN103050529A/zh
Application granted granted Critical
Publication of CN103050529B publication Critical patent/CN103050529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种低压本征NMOS器件包括：硅衬底上部形成有注入区，注入区旁侧形成有浅沟槽隔离，注入区上部形成有N型源漏区，注入区和硅衬底上方形成有栅氧化层，栅氧化层上方形成有栅多晶硅层，栅氧化层和栅多晶硅层的两侧形成有隔离侧墙，N型源漏区和栅多晶硅层通过接触孔引出连接金属连线。本发明还公开了一种低压本征NMOS器件的制造方法。本发明的本征低压NMOS器件通过提高沟道两侧掺杂浓度，能有效地抑制了源漏穿通的发生，不需要通过拉长器件沟道的方式来避免源漏穿通现象的发生，有利于低压本征NMOS器件的小型化，有利于减小应用低压本征NMOS器件的电路面积。

Description

一种低压本征NMOS器件及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种低压本征NMOS器件。本发明还涉及一种低压本征NMOS器件的制造方法
背景技术
本征NMOS器件具有低阈值电压，当它的栅极电压为零伏是出于开的状态，在模拟电路中经常被采用，主要是用作传输器件。在锗硅BiCMOS工艺中，为了隔离外部噪声，降低电路的高频噪声，特别是低噪声功率放大器(LNA)，有的时候需要采用高电阻率的硅衬底材料，比如电阻率为1000ohm.cm衬底。相比常规电阻率为10ohm.cm左右的硅衬底，这种高电阻率的硅衬底的掺杂浓度降低了数十倍。因此对本征NMOS来说，特别是核心低压本征NMOS(Core Native NMOS)，由于沟道没有任何额外的掺杂，沟道长度需要加长2～3倍，才能避免器件的源和漏发生穿通。对于工作电压为1.8伏特的本征NMOS，当衬底电阻率从10ohm.cm变为1000ohm.cm时，它的沟道长度需要从0.8微米加长到2微米才能避免源漏穿通现象的发生。虽然在本征NMOS的电路中被使用的数量不是很多，但沟道长度增加导致的驱动电流下降，最终会导致电路中需要并联更多的器件才能满足电路的性能，间接导致电路面积变大。
发明内容
本发明要解决的技术问题是提供一种低压本征NMOS器件在不改变工艺条件(无需增加沟道长度)的情况下，能抑制由于超高电阻率硅衬底导致的低压本征NMOS器件源漏穿通现象。本发明还提供了一种低压本征NMOS器件的制造方法。
为解决上述技术问题，本发明的低压本征NMOS器件包括：硅衬底上部形成有注入区，注入区旁侧形成有浅沟槽隔离，注入区上部形成有N型源漏区，注入区和硅衬底上方形成有栅氧化层，栅氧化层上方形成有栅多晶硅层，栅氧化层和栅多晶硅层的两侧形成有隔离侧墙，N型源漏区和栅多晶硅层通过接触孔引出连接金属连线。
所述N型源漏区与栅氧化层、栅多晶硅层不存在重叠区域。
所述栅氧化层厚度为2纳米～4纳米。
本发明的低压本征NMOS器件制造方法，包括：
(1)在硅衬底上制作浅沟槽隔离，淀积一层二氧化硅，在二氧化硅上方生长一层多晶硅，刻蚀后形成栅多晶硅层；
(2)利用高压输入输出PMOS管LDD(轻掺杂漏注入)杂质注入，同时将这道杂质注入到低压本征NMOS器件预设计的源漏区域形成注入区(利用高压本征PMOS管制造过程中的I/O PMOS的LDD注入)；
(3)刻蚀去除部分二氧化硅，形成栅氧化层，在栅氧化层和栅多晶硅层两侧制作隔离侧墙；
(4)热退火(利用HBT制作过程中的热退火)，使注入区在横向和纵向推进；
(5)在注入区进行源漏注入，形成N型源漏区；
(6)将N型源漏区和栅多晶硅层通过接触孔引出连接金属连线。
其中，实施步骤(1)时，采用电阻率是1000ohm.com的硅衬底。
其中，实施步骤(1)时，淀积二氧化硅厚度为2纳米～4纳米。
本发明的低压本征NMOS器件制造过程中利用高压输入输出PMOS(I/OPMOS)的LDD杂质注入，同时将这道杂质注入到NMOS器件预设计的源漏区域，这样能提高沟道中在沟道两侧的杂质浓度。由于本征器件的沟道比较长，它的两侧掺杂浓度提高不会影响本征器件的阈值电压。从而能有效地抑制了源漏穿通的发生，不需要再通过拉长器件沟道的方式来避免源漏穿通现象的发生，有利于低压本征NMOS器件的小型化，有利于减小应用低压本征NMOS器件的电路面积。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明低压本征NMOS器件的示意图。
图2是本发明低压本征NMOS器件制造方法的流程图。
图3是本发明低压本征NMOS器件制造方法示意图一，显示步骤(1)形成的器件。
图4是本发明低压本征NMOS器件制造方法示意图二，显示步骤(2)形成的器件。
图5是本发明低压本征NMOS器件制造方法示意图三，显示步骤(3)形成的器件。
图6是本发明低压本征NMOS器件制造方法示意图四，显示步骤(4)形成的器件。
图7是本发明低压本征NMOS器件制造方法示意图五，显示步骤(5)形成的器件。
附图标记说明
1是硅衬底
2是浅沟槽隔离
3是栅氧化层
4是栅多晶硅层
5是注入区(热退火前)
6是隔离侧墙
7是注入区(热退火后)
8是N型源漏区
9是接触孔
10是金属连线。
具体实施方式
如图1所示，本发明的本征NMOS器件包括：硅衬底1上部形成有注入区7，注入区7旁侧形成有浅沟槽隔离2，注入区7上部形成有N型源漏区8，注入区7和硅衬底1上方形成有栅氧化层3，栅氧化层3上方形成有栅多晶硅层4，栅氧化层3和栅多晶硅层4的两侧形成有隔离侧墙6，N型源漏区8和栅多晶硅层4通过接触孔9引出连接金属连线10，所述N型源漏区8与栅氧化层3、栅多晶硅层4不存在重叠区域，所述栅氧化层3厚度为2纳米～4纳米。
如图2所示，本发明本征NMOS器件的制造方法，包括：
(1)如图3所示，在电阻率是1000ohm.com的硅衬底1上制作浅沟槽隔离2，淀积一层厚度为2纳米～4纳米的二氧化硅，在二氧化硅上方生长一层多晶硅，刻蚀后形成栅多晶硅层4；
(2)如图4所示，在高压输入输出PMOS管LDD杂质注入到栅多晶硅层4，同时将这道杂质注入到低压本征NMOS器件预设计的源漏区域形成注入区5(热退火前)；
(3)如图5所示，刻蚀去除部分二氧化硅，形成栅氧化层3，在栅氧化层3和栅多晶硅层4两侧制作隔离侧墙6；
(4)如图6所示，热退火(利用HBT制作过程中的热退火)，使注入区5在横向和纵向推进，形成注入区7(热退火后)；
(5)如图7所示，在注入区7进行源漏注入，形成N型源漏区8；
(6)将N型源漏区8和栅多晶硅层4通过接触孔9引出连接金属连线10，形成如图1所示器件。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (6)

1.一种低压本征NMOS器件，其特征是，包括：硅衬底上部具有轻掺杂注入P型杂质形成的注入区，注入区旁侧形成有浅沟槽隔离，注入区上部形成有N型源漏区，注入区和硅衬底上方形成有栅氧化层，栅氧化层上方形成有栅多晶硅层，栅氧化层和栅多晶硅层的两侧形成有隔离侧墙，N型源漏区和栅多晶硅层通过接触孔引出连接金属连线；
其中，N型源漏区与隔离侧墙不存在重叠区，注入区与隔离侧墙和栅氧化层存在重叠区。
2.如权利要求1所述的本征NMOS器件，其特征是：所述N型源漏区与栅氧化层、栅多晶硅层不存在重叠区域。
3.如权利要求2所述的本征NMOS器件，其特征是：所述栅氧化层厚度为2纳米～4纳米。
4.一种低压本征NMOS器件的制造方法，其特征是，包括：
(1)在硅衬底上制作浅沟槽隔离，淀积一层二氧化硅，在二氧化硅上方生长一层多晶硅，刻蚀后形成栅多晶硅层；
(2)利用高压输入输出PMOS管LDD杂质注入，同时将这道杂质注入到低压本征NMOS器件预设计的源漏区域形成注入区；
(3)刻蚀去除部分二氧化硅，形成栅氧化层，在栅氧化层和栅多晶硅层两侧制作隔离侧墙；
(4)热退火，使注入区在横向和纵向推进；
(5)在注入区进行源漏注入，形成N型源漏区；
(6)将N型源漏区和栅多晶硅层通过接触孔引出连接金属连线。
5.如权利要求4所述的制造方法，其特征是：实施步骤(1)时，采用电阻率是1000ohm.cm的硅衬底。
6.如权利要求5所述的制造方法，其特征是：实施步骤(1)时，淀积二氧化硅厚度为2纳米～4纳米。
CN201210009713.5A 2012-01-13 2012-01-13 一种低压本征nmos器件及其制造方法 Active CN103050529B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210009713.5A CN103050529B (zh) 2012-01-13 2012-01-13 一种低压本征nmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210009713.5A CN103050529B (zh) 2012-01-13 2012-01-13 一种低压本征nmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103050529A CN103050529A (zh) 2013-04-17
CN103050529B true CN103050529B (zh) 2016-08-17

Family

ID=48063115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210009713.5A Active CN103050529B (zh) 2012-01-13 2012-01-13 一种低压本征nmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103050529B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103086B (zh) * 2018-08-29 2021-01-22 上海华虹宏力半导体制造有限公司 多晶硅栅的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418391A (en) * 1994-03-31 1995-05-23 Vlsi Technology, Inc. Semiconductor-on-insulator integrated circuit with selectively thinned channel region
US6081010A (en) * 1992-10-13 2000-06-27 Intel Corporation MOS semiconductor device with self-aligned punchthrough stops and method of fabrication
US6238960B1 (en) * 1999-03-02 2001-05-29 Advanced Micro Devices, Inc. Fast MOSFET with low-doped source/drain
CN1375879A (zh) * 2001-02-16 2002-10-23 佳能株式会社 半导体器件及其制造方法和喷液设备
CN101996994A (zh) * 2009-08-17 2011-03-30 上海宏力半导体制造有限公司 半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081010A (en) * 1992-10-13 2000-06-27 Intel Corporation MOS semiconductor device with self-aligned punchthrough stops and method of fabrication
US5418391A (en) * 1994-03-31 1995-05-23 Vlsi Technology, Inc. Semiconductor-on-insulator integrated circuit with selectively thinned channel region
US6238960B1 (en) * 1999-03-02 2001-05-29 Advanced Micro Devices, Inc. Fast MOSFET with low-doped source/drain
CN1375879A (zh) * 2001-02-16 2002-10-23 佳能株式会社 半导体器件及其制造方法和喷液设备
CN101996994A (zh) * 2009-08-17 2011-03-30 上海宏力半导体制造有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103050529A (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
CN203351605U (zh) 一种高压半导体器件
CN203617299U (zh) 一种双扩散金属氧化物半导体
CN102623353A (zh) N-ldmos的制造方法
CN103199109A (zh) 一种nldmos器件及其制造方法
CN103050529B (zh) 一种低压本征nmos器件及其制造方法
CN101447432A (zh) 双扩散场效应晶体管制造方法
CN102891088A (zh) 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法
CN102354708B (zh) 具有悬空源漏的隧穿场效应晶体管结构及其形成方法
CN101452956B (zh) 高压pmos器件及制造方法
CN102290352B (zh) 一种mos晶体管局部应力的引入技术
CN104518027A (zh) Ldmos器件及其制造方法
CN104157690A (zh) 一种带槽型结构的应变nldmos器件及其制作方法
CN103000523B (zh) Pmos晶体管结构及其制造方法
CN102214681B (zh) 半导体结构及其形成方法
CN102208440B (zh) 半导体结构及其形成方法
CN102214683B (zh) 具有悬空源漏的半导体结构及其形成方法
CN102623352A (zh) P-ldmos的制造方法
CN104103685A (zh) 一种具有降低纵向寄生晶体管效应的器件结构及其制作方法
CN102569084B (zh) P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺
CN102110614B (zh) 高k金属栅mos晶体管的制造方法
CN103199110B (zh) 一种nldmos器件及其制造方法
CN106169506A (zh) Ddd mos器件结构及其制造方法
CN101452850A (zh) 高压晶体管制造方法
CN103107186A (zh) 一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法
CN103137694A (zh) 一种表面沟道场效应晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140115

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140115

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant