CN104103685A - 一种具有降低纵向寄生晶体管效应的器件结构及其制作方法 - Google Patents
一种具有降低纵向寄生晶体管效应的器件结构及其制作方法 Download PDFInfo
- Publication number
- CN104103685A CN104103685A CN201310113439.0A CN201310113439A CN104103685A CN 104103685 A CN104103685 A CN 104103685A CN 201310113439 A CN201310113439 A CN 201310113439A CN 104103685 A CN104103685 A CN 104103685A
- Authority
- CN
- China
- Prior art keywords
- well region
- conduction type
- deep
- ion
- middle pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 32
- 230000000694 effects Effects 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 150000002500 ions Chemical class 0.000 claims description 47
- 238000002513 implantation Methods 0.000 claims description 34
- -1 phosphonium ion Chemical class 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 11
- 230000009467 reduction Effects 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种具有降低纵向寄生晶体管效应的器件结构及其制作方法，该器件至少包括：第一导电类型衬底；所述第一导电类型衬底中离子注入有第二导电类型的第一深阱区；所述第一深阱区上离子注入有第二导电类型的第二深阱区，其中，所述第二深阱区的掺杂浓度大于第一深阱区的掺杂浓度；所述第二深阱区上离子注入有第一导电类型的中压阱区。本发明通过在第二导电类型的第一深阱区和第一导电类型的中压阱区之间设置第二导电类型的第二深阱区，该高浓度的第二深阱区用来隔离低浓度的第一深阱区，抑制了中压阱区/第一深阱区/衬底形成的纵向晶体管的寄生效应，降低了衬底的噪音。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种具有降低纵向寄生晶体管效应的器件结构及其制作方法。
背景技术
随着半导体行业的迅猛发展，以大功率半导体器件为代表的电力电子技术迅速发展，应用领域不断扩大，在现今各种功率器件中，横向扩散金属氧化物MOS器件（Lateral DiffusionMOS，LDMOS）具有工作电压高，工艺相对简单，因此LDMOS有着广阔的发展前景。通常，耐高压的LDMOS器件会与其他中压及低压的器件集成在一块芯片上，由统一的制造工艺完成。
以P型LDMOS和N型中压MOS（Medium Voltage MOS，MVMOS）集成结构为例，现有的P型LDMOS（LDPMOS）的结构如图1所示，其至少包括：设于P型衬底（Psub）1A上的深N阱区（DNW）2A；设于所述深N阱区2A上的中压N阱（MVNW）3’A和P漂移区（PDrift）4A；横跨于所述中压N阱3’A和P漂移区4A表面的栅极结构（GT）5A，所述栅极结构5A由栅极、栅介质层及侧墙组成；设于所述中压N阱中3’A的重掺杂P+区6A和重掺杂N+区7A，所述重掺杂P+区6A定义为源区，所述重掺杂N+区7A为体接触区；设于P漂移区4A中的重掺杂P+区，所述此P+区定义为漏区；位于P漂移区4A且部分位于栅极结构5A下方的浅沟道隔离区8A（STI）。作为高压LDPMOS器件，需要提高其击穿电压，而为了提高LDPMOS的击穿电压，就必须提高P漂移区4A到深N阱区2A这个PN结的击穿电压，一般来说技术人员会通过降低深N阱区2A的浓度来达到提高击穿电压的目的。
但是，如果降低深N阱区2A的浓度，则会直接影响到与LDPMOS器件集成在一块芯片上的MVNMOS器件，现有的MVNMOS结构如图2所示，其至少包括：设于P型衬底（Psub）1A上的深N阱区（DNW）2A；设于所述深N阱区2A上的中压P阱区（MVPW）3A；设于所述中压P阱区3A上的栅极结构5A；设于栅极结构5A每一侧的中压P阱区3A中的重掺杂N+区7A和重掺杂P+区6A；所述重掺杂N+区7A和重掺杂P+区6A之间、中压P阱区3A和深N阱区2A之间、深N阱区2A和P型衬底1A之间分别设有浅沟道隔离区8A。从MVNMOS的结构上看，如果深N阱区2A的浓度降低，MVNMOS中的中压P阱区3A、深N阱区2A和P型衬底1A形成的纵向PNP寄生晶体管就很容易被打开，这样就会有电流注入到P型衬底1A，产生电噪音，继而影响整个器件性能的稳定。
因此，如何降低器件中纵向寄生晶体管效应是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有降低纵向寄生晶体管效应的器件结构及其制作方法，用于解决现有技术中器件内纵向寄生晶体管效应引起噪音的问题。
为实现上述目的及其他相关目的，本发明提供一种具有降低纵向寄生晶体管效应的器件结构，其至少包括：
第一导电类型衬底；
所述第一导电类型衬底中离子注入有第二导电类型的第一深阱区；
所述第一深阱区上离子注入有第二导电类型的第二深阱区，其中，所述第二深阱区的掺杂浓度大于第一深阱区的掺杂浓度；
所述第二深阱区上离子注入有第一导电类型的中压阱区。
优选地，所述器件结构为中压MOS器件结构，其至少还包括：
形成于所述中压阱区上的栅极结构；
形成于所述栅极结构每一侧的中压阱区内的第一导电类型的重掺杂区域和第二导电类型重掺杂区，其中，所述栅极结构两侧中压阱区内的第二导电类型重掺杂区分别定义为漏区和源区；
形成于第一深阱区表面内的第二导电类型重掺杂区；
分别位于第一导电类型衬底与第一深阱区表面之间、第一深阱区与中压阱区表面之间、以及所述第一导电类型的重掺杂区和第二导电类型的重掺杂区之间的浅沟道隔离区。
优选地，所述中压阱区内第二导电类型重掺杂区部分横向扩散至栅极结构下方。
优选地，所述栅极结构由栅极、栅介质层和侧墙构成。
优选地，所述第一导电类型为P型离子掺杂，掺杂的离子为硼；所述第二导电类型为N型离子掺杂，掺杂的离子为磷，形成的中压MOS器件为中压NMOS。
优选地，所述第一导电类型为N型离子掺杂，掺杂的离子为磷；所述第二导电类型为P型离子掺杂，掺杂的离子为硼，形成的中压MOS器件为中压PMOS。
优选地，所述第一深阱区的磷离子的注入能量范围为1～2.5Mkev，浓度范围为1E+13～2.5E+13/cm2，离子注入的角度范围为0～7度；所述第二深阱区的磷离子的注入能量范围为1.5～600Mkev，浓度范围为1E+12～1E+13/cm2，离子注入的角度范围为0～7度。
本发明还提供一种具有降低纵向寄生晶体管效应的器件的制作方法，所述制作方法至少包括：
采用离子注入工艺，在第一导电类型衬底中自下而上依次形成第二导电类型的第一深阱区、第二导电类型的第二深阱区和第一导电类型的中压阱区，其中，第二深阱区的掺杂浓度大于第一深阱区的掺杂浓度。
优选地，所述制作方法还包括步骤：
在所述中压阱区上形成栅极结构；
在所述栅极结构每一侧的中压阱区内分别形成第一导电类型的重掺杂区和第二导电类型重掺杂区，其中，所述栅极结构两侧中压阱区内的第二导电类型重掺杂区分别定义为漏区和源区；
在所述第一深阱区表面内制备第二导电类型的重掺杂区；
在所述第一导电类型衬底与第一深阱区表面之间、第一深阱区与中压阱区表面之间、以及所述中压阱区内第一导电类型的重掺杂区和第二导电类型的重掺杂区之间分别制备浅沟道隔离区进行隔离，获得中压MOS器件。
优选地，所述第一导电类型为P型离子掺杂，掺杂的离子为硼离子；所述第二导电类型为N型离子掺杂，掺杂的离子为磷离子，形成的中压MOS器件为中压NMOS。
优选地，所述第一导电类型为N型离子掺杂，掺杂的离子为磷离子；所述第二导电类型为P型离子掺杂，掺杂的离子为硼离子，形成的中压MOS器件为中压PMOS。
优选地，所述第一深阱区的磷离子的注入能量范围为1～2.5Mkev，浓度范围为1E+13～2.5E+13/cm2，离子注入的角度范围为0～7度；所述第二深阱区的磷离子的注入能量范围为1.5～600Mkev，浓度范围为1E+12～1E+13/cm2，离子注入的角度范围为0～7度。
如上所述，本发明的具有降低纵向寄生晶体管效应的器件结构及其制作方法，具有以下有益效果：通过在第二导电类型的第一深阱区和第一导电类型的中压阱区之间设置第二导电类型的第二深阱区，该高浓度的第二深阱区用来隔离低浓度的第一深阱区，抑制中压阱区/第一深阱区/衬底形成的纵向晶体管的寄生效应，降低衬底的噪音。
附图说明
图1显示为现有技术的LDPMOS器件的示意图。
图2显示为现有技术的MVNMOS器件的示意图。
图3显示为本发明的MVNMOS器件的示意图。
元件标号说明
1,1A P型衬底
2A 深N阱区
21 第一深N阱区
22 第二深N阱区
3,3A 中压P阱
3’A 中压N阱
4A P漂移区
5,5A 栅极结构
6,6A P+区
7,7A N+区
8,8A 浅沟道隔离区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种具有降低纵向寄生晶体管效应的器件的制作方法，所述制备方法至少包括：
采用离子注入工艺，在第一导电类型衬底中自下而上依次形成第二导电类型的第一深阱区、第二导电类型的第二深阱区和第一导电类型的中压阱区，其中，第二深阱区的掺杂浓度大于第一深阱区的掺杂浓度。
本实施例中，所述第一导电类型为P型离子掺杂，掺杂的离子为硼离子。优选地，所述第一导电类型衬底为硼掺杂的P型硅衬底。当然，在其他实施例中，所述第一导电类型衬底也可以是P型掺杂的SOI衬底。
所述第二导电类型是与第一导电类型相反的导电类型，所述第二导电类型为N型离子掺杂，掺杂的离子为磷离子。
如图3所示，采用离子注入工艺，在所述P型衬底1中形成第二导电类型的第一深阱区，即所述第二导电类型的第一深阱区为第一深N阱区21，采用离子注入的方式可以是单次或多次注入。在所述P型衬底1中掺杂形成第一深N阱区21后，还包括进行热处理的步骤，激活掺杂的N型磷离子，并恢复离子注入引起的所述P型衬底1内晶格的损伤。优选地，所述热处理的温度范围为600～1500℃。
采用离子注入工艺，在所述第一深N阱区21上形成第二导电类型的第二深阱区，即所述第二深阱区为第二深N阱区22，其中，第二深N阱区22的掺杂浓度要大于第一深N阱区的掺杂浓度。本实施例中，所述第一深N阱区21的磷离子的注入能量范围为1～2.5Mkev，注入的浓度范围为1E+13～2.5E+13/cm2，离子注入的角度为0～7度；所述第二深N阱区22的磷离子的注入能量范围为1.5～600Mkev，注入的浓度范围为1E+12～1E+13/cm2，离子注入的角度为0～7度。
在一具体实施例中，所述第一深N阱区21的磷离子的注入能量为2Mkev，第二深N阱区22的磷离子的注入能量为10Mkev。
在所述第二深N阱区22上形成第一导电类型的中压阱区，即形成中压P阱区3，形成中压P阱区3后，由P型衬底1-第一深N阱区21-中压P阱区3组成的纵向寄生PNP晶体管被高浓度的第二深N阱22所阻隔，抑制纵向寄生PNP晶体管的寄生效应，降低衬底的电噪音。
进一步地，所述器件结构为中压MOS器件，更进一步地，本实施例中，所述中压MOS器件为中压NMOS，该中压MOS器件的制作方法除上述的制作步骤外，还应包括步骤：
首先，在所述中压阱区上形成栅极结构5。
所述栅极结构包5括位于中压P阱上的栅介质层、位于所述栅介质层上的栅极及位于所述栅极两侧的侧墙。采用热氧化工艺在所述中压P阱区3上形成栅介质层，所述热氧化工艺可以再高温炉内执行，当然，也可以采用其他方式来生成栅介质层。采用沉积工艺在所述栅介质层上形成栅极，所述栅极为多晶硅材料，但并不限于此。本实施例中，所述侧墙优选为氧化硅-氧化硅-二氧化硅的多层堆叠结构。
然后，在所述栅极结构5每一侧的中压阱区内分别形成第一导电类型的重掺杂区和第二导电类型重掺杂区，其中，所述栅极结构两侧中压阱区内的第二导电类型重掺杂区分别定义为漏区和源区。
如图3所示，在中压P阱区3中的栅极结构5两侧分别形成第一导电类型的重掺杂区和第二导电类型重掺杂区，形成的第一导电类型的重掺杂区和第二导电类型重掺杂区分别记为P+区6和N+区7，其中，栅极结构5两侧的N+区7分别定义为器件的漏区和源区，而中压P阱区3中的P+区6则是中压P阱区3的体接触区。
接着，在所述第一深阱区中制备第二导电类型的重掺杂区。
形成的第二导电类型的重掺杂区记为第一深N阱的N+区，所述第一深N阱的N+区是第一深N阱区的体接触区。
最后，在所述第一导电类型衬底与第一深阱区表面之间、第一深阱区与中压阱区表面之间、以及所述中压阱区内第一导电类型的重掺杂区和第二导电类型的重掺杂区之间分别制备浅沟道隔离区8进行隔离。
本实施例中，在P型衬底1与第一深N阱区表21面之间、第一深N阱区21与中压P阱区3表面之间、以及所述中压P阱区3内的P+区6与N+区7之间分别制备浅沟道隔离区8进行隔离。所述浅沟道隔离区8的材料包括但并不限于二氧化硅。
本发明还提供一种具有降低纵向寄生晶体管效应的器件结构，如图3所示，该结构至少包括：
第一导电类型衬底；
所述第一导电类型衬底中离子注入有第二导电类型的第一深阱区；
所述第一深阱区上离子注入有第二导电类型的第二深阱区，其中，所述第二深阱区的掺杂浓度大于第一深阱区的掺杂浓度；
所述第二深阱区上离子注入有第一导电类型的中压阱区。
本实施例中，所述第一导电类型为P型离子掺杂，掺杂的离子为硼；所述第二导电类型为N型离子掺杂，掺杂的离子为磷。
进一步地，所述器件结构为中压MOS器件结构，更进一步地，形成的中压MOS器件为中压NMOS，该中压NMOS的结构还包括：
形成于所述中压阱区上的栅极结构；
形成于所述栅极结构每一侧的中压阱区内的第一导电类型的重掺杂区域和第二导电类型重掺杂区，其中，所述栅极结构两侧中压阱区内的第二导电类型重掺杂区分别定义为漏区和源区；
形成于第一深阱区表面内的第二导电类型重掺杂区；
分别位于第一导电类型衬底与第一深阱区表面之间、第一深阱区与中压阱区表面之间、以及所述第一导电类型的重掺杂区和第二导电类型的重掺杂区之间的浅沟道隔离区。
优选地，所述中压阱区内第二导电类型重掺杂区部分横向扩散至栅极结构下方，本实施例中，所述中压阱区为中压P阱区3，中压P阱区3内第二导电类型重掺杂区记为N+区7，中压P阱区3内的N+区7分别定义为器件的漏区和源区，如图3所示，两个N+区7横向扩散至栅极结构下方。
所述栅极结构5由栅极、栅介质层和侧墙构成。所述栅介质层位于中压P阱3上，所述栅极位于栅介质层，所述才侧墙则位于栅极的两侧。进一步地，所述栅极为多晶硅材料，但并不限于此，所述侧墙优选为氧化硅-氧化硅-二氧化硅的多层堆叠结构。
所述第一深阱区为第一深N阱区21，其磷离子的注入能量范围为1～2.5Mkev，浓度范围为1E+13～2.5E+13/cm2，离子注入的角度为0～7度。
所述第二深阱区为第二深N阱区22，其磷离子的注入能量范围为1.5～600Mkev，浓度范围为1E+12～1E+13/cm2，离子注入的角度为0～7度。
实施例二
本实施例与实施例一不同的是，本实施例中所述第一导电类型为N型离子掺杂，掺杂的离子为磷，所述第二导电类型为P型离子掺杂，掺杂的离子为硼，形成的中压MOS器件为中压PMOS（MVPMOS），针对的是在同一块芯片上集成的是LDNMOS和MVPMOS的情况，这种情况下，提供的MVPMOS结构中由N型衬底-第一深P阱区-中压N阱区组成的纵向寄生NPN晶体管被高浓度的第二深P阱区所阻隔（未予以图示），抑制了纵向寄生NPN晶体管的寄生效应，降低衬底的噪音。
需要说明的是，本发明提供的技术方案并不限于实施例一和实施例二中例举的MVNMOS和MVPMOS器件，而应包括任何具有纵向寄生晶体管且所述纵向寄生晶体管因中间基区（如：PNP中的N区或NPN中的P区）浓度降低而导致的寄生晶体管打开的器件。
综上所述，本发明提供一种具有降低纵向寄生晶体管效应的器件结构及其制作方法，通过在第二导电类型的第一深阱区和第一导电类型的中压阱区之间设置第二导电类型的第二深阱区，该高浓度的第二深阱区用来隔离低浓度的第一深阱区，抑制中压阱区/第一深阱区/衬底形成的纵向晶体管的寄生效应，降低衬底的噪音。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种具有降低纵向寄生晶体管效应的器件结构，其特征在于，所述器件结构至少包括：
第一导电类型衬底；
所述第一导电类型衬底中离子注入有第二导电类型的第一深阱区；
所述第一深阱区上离子注入有第二导电类型的第二深阱区，其中，所述第二深阱区的掺杂浓度大于第一深阱区的掺杂浓度；
所述第二深阱区上离子注入有第一导电类型的中压阱区。
2.根据权利要求1所述的具有降低纵向寄生晶体管效应的器件结构，其特征在于：所述器件结构为中压MOS器件结构，其至少还包括：
形成于所述中压阱区上的栅极结构；
形成于所述栅极结构每一侧的中压阱区内的第一导电类型的重掺杂区域和第二导电类型重掺杂区，其中，所述栅极结构两侧中压阱区内的第二导电类型重掺杂区分别定义为漏区和源区；
形成于第一深阱区表面内的第二导电类型重掺杂区；
分别位于第一导电类型衬底与第一深阱区表面之间、第一深阱区与中压阱区表面之间、以及所述第一导电类型的重掺杂区和第二导电类型的重掺杂区之间的浅沟道隔离区。
3.根据权利要求2所述的具有降低纵向寄生晶体管效应的器件结构，其特征在于：所述中压阱区内第二导电类型重掺杂区部分横向扩散至栅极结构下方。
4.根据权利要求2所述的具有降低纵向寄生晶体管效应的器件结构，其特征在于：所述栅极结构由栅极、栅介质层和侧墙构成。
5.根据权利要求2所述的具有降低纵向寄生晶体管效应的器件结构，其特征在于：所述第一导电类型为P型离子掺杂，掺杂的离子为硼；所述第二导电类型为N型离子掺杂，掺杂的离子为磷，形成的中压MOS器件为中压NMOS。
6.根据权利要求2所述的具有降低纵向寄生晶体管效应的器件结构，其特征在于：所述第一导电类型为N型离子掺杂，掺杂的离子为磷；所述第二导电类型为P型离子掺杂，掺杂的离子为硼，形成的中压MOS器件为中压PMOS。
7.根据权利要求5所述的具有降低纵向寄生晶体管效应的器件结构，其特征在于：所述第一深阱区的磷离子的注入能量范围为1～2.5Mkev，浓度范围为1E+13～2.5E+13/cm2，离子注入的角度范围为0～7度；所述第二深阱区的磷离子的注入能量范围为1.5～600Mkev，浓度范围为1E+12～1E+13/cm2，离子注入的角度范围为0～7度。
8.一种具有降低纵向寄生晶体管效应的器件的制作方法，其特征在于，所述制作方法至少包括：
采用离子注入工艺，在第一导电类型衬底中自下而上依次形成第二导电类型的第一深阱区、第二导电类型的第二深阱区和第一导电类型的中压阱区，其中，第二深阱区的掺杂浓度大于第一深阱区的掺杂浓度。
9.根据权利要求8所述的具有降低纵向寄生晶体管效应的器件的制作方法，所述制作方法还包括步骤：
在所述中压阱区上形成栅极结构；
在所述栅极结构每一侧的中压阱区内分别形成第一导电类型的重掺杂区和第二导电类型重掺杂区，其中，所述栅极结构两侧中压阱区内的第二导电类型重掺杂区分别定义为漏区和源区；
在所述第一深阱区表面内制备第二导电类型的重掺杂区；
在所述第一导电类型衬底与第一深阱区表面之间、第一深阱区与中压阱区表面之间、以及所述中压阱区内第一导电类型的重掺杂区和第二导电类型的重掺杂区之间分别制备浅沟道隔离区进行隔离，获得中压MOS器件。
10.根据权利要求9所述的具有降低纵向寄生晶体管效应的器件的制作方法，其特征在于：所述第一导电类型为P型离子掺杂，掺杂的离子为硼离子；所述第二导电类型为N型离子掺杂，掺杂的离子为磷离子，形成的中压MOS器件为中压NMOS。
11.根据权利要求9所述的具有降低纵向寄生晶体管效应的器件的制作方法，其特征在于：所述第一导电类型为N型离子掺杂，掺杂的离子为磷离子；所述第二导电类型为P型离子掺杂，掺杂的离子为硼离子，形成的中压MOS器件为中压PMOS。
12.根据权利要求10所述的具有降低纵向寄生晶体管效应的器件的制作方法，其特征在于：所述第一深阱区的磷离子的注入能量范围为1～2.5Mkev，浓度范围为1E+13～2.5E+13/cm2，离子注入的角度范围为0～7度；所述第二深阱区的磷离子的注入能量范围为1.5～600Mkev，浓度范围为1E+12～1E+13/cm2，离子注入的角度范围为0～7度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310113439.0A CN104103685B (zh) | 2013-04-02 | 2013-04-02 | 一种具有降低纵向寄生晶体管效应的器件结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310113439.0A CN104103685B (zh) | 2013-04-02 | 2013-04-02 | 一种具有降低纵向寄生晶体管效应的器件结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104103685A true CN104103685A (zh) | 2014-10-15 |
| CN104103685B CN104103685B (zh) | 2018-07-06 |
Family
ID=51671669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310113439.0A Active CN104103685B (zh) | 2013-04-02 | 2013-04-02 | 一种具有降低纵向寄生晶体管效应的器件结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104103685B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113851494A (zh) * | 2020-06-28 | 2021-12-28 | 无锡华润微电子有限公司 | Cmos光电二极管及集成外围电路的cmos光电二极管的制造方法 |
| CN116313758A (zh) * | 2023-05-15 | 2023-06-23 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
| WO2023130584A1 (zh) * | 2022-01-10 | 2023-07-13 | 长鑫存储技术有限公司 | 电容测试结构及其形成方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302534A (en) * | 1992-03-02 | 1994-04-12 | Motorola, Inc. | Forming a vertical PNP transistor |
| JPH08162473A (ja) * | 1994-12-09 | 1996-06-21 | Mitsubishi Electric Corp | バイポーラ半導体装置及びその製造方法 |
| US5859457A (en) * | 1997-04-24 | 1999-01-12 | Texas Instruments Incorporated | High-voltage isolated high output impedance NMOS |
| US6927460B1 (en) * | 2002-02-15 | 2005-08-09 | Fairchild Semiconductor Corporation | Method and structure for BiCMOS isolated NMOS transistor |
| CN1773726A (zh) * | 2004-10-21 | 2006-05-17 | 株式会社瑞萨科技 | 半导体集成电路和半导体器件 |
| US20060197149A1 (en) * | 2005-03-07 | 2006-09-07 | Keiji Fujimoto | Semiconductor device and fabrication process thereof, and application thereof |
| CN1964071A (zh) * | 2005-11-12 | 2007-05-16 | 台湾积体电路制造股份有限公司 | 高功率金属氧化物半导体元件 |
| US20070296046A1 (en) * | 2006-06-21 | 2007-12-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacture thereof |
| CN101803022A (zh) * | 2007-09-28 | 2010-08-11 | 三洋电机株式会社 | 静电破坏保护元件、静电破坏保护电路、半导体装置及制法 |
-
2013
- 2013-04-02 CN CN201310113439.0A patent/CN104103685B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302534A (en) * | 1992-03-02 | 1994-04-12 | Motorola, Inc. | Forming a vertical PNP transistor |
| JPH08162473A (ja) * | 1994-12-09 | 1996-06-21 | Mitsubishi Electric Corp | バイポーラ半導体装置及びその製造方法 |
| US5859457A (en) * | 1997-04-24 | 1999-01-12 | Texas Instruments Incorporated | High-voltage isolated high output impedance NMOS |
| US6927460B1 (en) * | 2002-02-15 | 2005-08-09 | Fairchild Semiconductor Corporation | Method and structure for BiCMOS isolated NMOS transistor |
| CN1773726A (zh) * | 2004-10-21 | 2006-05-17 | 株式会社瑞萨科技 | 半导体集成电路和半导体器件 |
| US20060197149A1 (en) * | 2005-03-07 | 2006-09-07 | Keiji Fujimoto | Semiconductor device and fabrication process thereof, and application thereof |
| CN1964071A (zh) * | 2005-11-12 | 2007-05-16 | 台湾积体电路制造股份有限公司 | 高功率金属氧化物半导体元件 |
| US20070296046A1 (en) * | 2006-06-21 | 2007-12-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacture thereof |
| CN101803022A (zh) * | 2007-09-28 | 2010-08-11 | 三洋电机株式会社 | 静电破坏保护元件、静电破坏保护电路、半导体装置及制法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113851494A (zh) * | 2020-06-28 | 2021-12-28 | 无锡华润微电子有限公司 | Cmos光电二极管及集成外围电路的cmos光电二极管的制造方法 |
| CN113851494B (zh) * | 2020-06-28 | 2024-08-06 | 无锡华润微电子有限公司 | Cmos光电二极管及集成外围电路的cmos光电二极管的制造方法 |
| WO2023130584A1 (zh) * | 2022-01-10 | 2023-07-13 | 长鑫存储技术有限公司 | 电容测试结构及其形成方法 |
| CN116313758A (zh) * | 2023-05-15 | 2023-06-23 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104103685B (zh) | 2018-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102751325B (zh) | 一种隧穿场效应晶体管及其制造方法 | |
| CN105428241B (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN103021848B (zh) | 一种锗硅异质结隧穿场效应晶体管及其制备方法 | |
| CN102163574A (zh) | 绝缘体上硅器件及其制造方法 | |
| CN109300789A (zh) | 半导体结构及其形成方法 | |
| CN112071758A (zh) | 填埋式三维金属-氧化物场效应晶体管及制备方法 | |
| CN104103685A (zh) | 一种具有降低纵向寄生晶体管效应的器件结构及其制作方法 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN106972047A (zh) | 一种ldmos器件 | |
| CN104576731B (zh) | 一种射频ldmos器件及其制造方法 | |
| CN103165652A (zh) | Mos器件及其制造方法 | |
| CN112071909A (zh) | 三维金属-氧化物场效应晶体管及制备方法 | |
| CN103531592A (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN103985635B (zh) | 一种mos晶体管的制备方法 | |
| CN106952953A (zh) | 一种抗总剂量效应的soi mos器件及其制作方法 | |
| CN103456784B (zh) | 高压p型ldmos器件及制造方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN107546276A (zh) | 带有注入式背栅的集成jfet结构 | |
| CN103887240B (zh) | 一种逆导型igbt器件的制备方法 | |
| CN103311099B (zh) | 降低激光峰值退火工艺缺陷的方法 | |
| CN103311293B (zh) | 高压晶体管 | |
| CN203721734U (zh) | 一种低vf的功率mosfet器件 | |
| CN202948931U (zh) | 一种改善扩散区域形貌的功率器件 | |
| CN100369264C (zh) | 三维多栅高压n型横向双扩散金属氧化物半导体管 | |
| CN102569084B (zh) | P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |