CN102569084B - P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺 - Google Patents
P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺 Download PDFInfo
- Publication number
- CN102569084B CN102569084B CN201010608139.6A CN201010608139A CN102569084B CN 102569084 B CN102569084 B CN 102569084B CN 201010608139 A CN201010608139 A CN 201010608139A CN 102569084 B CN102569084 B CN 102569084B
- Authority
- CN
- China
- Prior art keywords
- silicon
- type high
- concentration dopant
- channel mos
- definition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种P型高浓度掺杂硅及BCD产品P沟道MOS管制作工艺，用以解决现有技术中制作的P型高浓度掺杂硅由于晶格缺陷导致的漏电问题。该P型高浓度掺杂硅的工艺实现方法中，低压淀积氧化硅介质层，然后对衬底进行光刻，定义注入区域，在定义的注入区域内，注入硼离子，对注入的硼离子进行高温退火。由于在本发明实施例制作P型高浓度掺杂硅前，低压淀积氧化硅介质层，可以缓减硼离子注入对硅表面的撞击，在进行离子注入时，注入的为硼离子，由于硼离子的分子量比较小，因此注入的能量较小，对硅表层的撞击减小，而且注入的杂质不包含氟原子，避免了由氟原子导致的缺陷问题，从而减小了产生晶格缺陷的风险，也降低了出现漏电的可能性。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种P型高浓度掺杂硅及BCD产品P沟道MOS管制作工艺。
背景技术
不含杂质的硅称之为本征硅，在本征硅中掺入特定的杂质，即可形成显现导电特性的N型硅或P型硅，具体的向本征硅中掺入V族元素（比如磷、砷、锑）后可以形成N型硅，向本征硅中掺入III族元素（比如硼）后则形成P型硅。业内统一规定将高浓度掺杂的N型硅或P型硅用正号表示，将低浓度掺杂的N型硅或P型硅用负号表示。在未饱和的情况下，硅中的掺杂浓度越高，电阻率越低。通过合金法或扩散法将P型硅和N型硅压合在一起，则在两者交接面附近形成一个极薄的特殊区域，称为PN结。
PN结为构成集成电路的最基本的单元，无论是双极型晶体管、互补型金属氧化物半导体场效应晶体（CMOS）管还是双扩散型金属氧化物半导体场效应晶体（DMOS）管都是由PN结构成的。而双极型晶体管、CMOS以及DMOS又是构成BCD产品的必要部分：BCD产品是把双极型晶体管（Bipolar）、互补型金属氧化物半导体场效应晶体（CMOS）和双扩散型金属氧化物半导体场效应晶体管（DMOS）三种器件集成在一起的半导体芯片，“BCD”是这三种器件的英文单词的首先字母的组合。
图1为一种P沟道MOS管的组成结构示意图，该P沟道MOS管包括多晶硅栅区、源区、漏区和阱区，其中源区和漏区为P型高浓度掺杂的硅（P+），阱区为N型低浓度掺杂的硅（N-），P+源区和P+漏区都与N-阱区各构成一个PN结。图2为一个PNP三极管的结构示意图，其由发射区，基区和集电区组成，其中基区为N型低浓度掺杂的硅（N-），发射区为P型高浓度掺杂的硅（P+），集电区为P型衬底，P+发射区与N-基区构成一个PN结（P+/N-结），P型衬底与N-基区构成一个PN结（P-/N-结）。
为了减低芯片的功耗，提高电流能力及工作速度，需要提高BCD产品中P型高浓度掺杂区的掺杂浓度，而在BCD工艺技术中，在形成P型高浓度掺杂区时，采用离子注入工艺将二氟化硼注入硅表面，然后进行高温退火处理。但是在注入二氟化硼时，由于二氟化硼分子量很大，所以对硅表面产生非常大的撞击，以致损伤硅表面，形成晶格缺陷，虽然一部分晶格缺陷可以在后续的高温退火工艺中修复，但是也可能无法修复仍然存留在硅表层中成为永久的晶格缺陷。另外，二氟化硼分子中的硼原子和氟原子在撞击硅表面时发生分解，在进行高温退火处理时，其中一部分氟原子从硅表面挥发，另一部氟原子可能会与干法刻蚀和离子注入产生的硅表层损伤以及其它缺陷相结合甚至在损伤区成团状，形成永久的晶格缺陷。
以上两种机理形成的永久晶格缺陷将存留在P型高浓度掺杂硅中，导致由P+区与N型硅（N-或N+区）形成的PN结中存在漏电通道，并且单位面积的晶格缺陷密度越大、以及晶格缺陷在硅表层的深度越大，PN结的漏电流也就越大，当漏电流达到芯片不能容许的程度时，即出现芯片失效。
发明内容
有鉴于此，本发明实施例提供一种P型高浓度掺杂硅及BCD产品P沟道MOS管制作工艺，用以解决现有技术中制作的P型高浓度掺杂硅由于晶格缺陷导致的漏电问题。
本发明实施例提供的一种BCD产品中的P沟道MOS管的制作工艺，其中，所述BCD产品是把双极型晶体管、互补型金属氧化物半导体场效应晶体管和双扩散型金属氧化物半导体场效应晶体管三种器件集成在一起的半导体芯片，所述制作工艺包括：
对衬底进行光刻，定义注入区域，注入磷离子并扩散制作N型低浓度掺杂区；
低压淀积氮化硅介质层；
对衬底进行光刻，定义刻蚀区域，采用等离子体刻蚀氮化硅；
生长二氧化硅场区氧化层，剥离氮化硅；
高温氧化生成栅氧化层；
低压淀积多晶硅层；
对衬底进行光刻，定义刻蚀区域，采用等离子体刻蚀多晶硅层；
对衬底进行光刻，定义注入区域，注入磷离子或砷离子并进行高温退火制作N型高浓度掺杂区；
低压淀积氧化硅介质层；
对衬底进行光刻，定义注入区域，在定义的注入区域内，注入硼离子，对注入的硼离子进行高温退火制作P型高浓度掺杂区。
本发明实施例提供了一种P型高浓度掺杂硅及BCD产品中P沟道MOS管制作工艺，该P型高浓度掺杂硅的工艺实现方法中，首先低压淀积氧化硅介质层，然后对衬底进行光刻，定义注入区域，在定义的注入区域内，注入硼离子，对注入的硼离子进行高温退火。由于在本发明实施例制作P型高浓度掺杂硅前，低压淀积氧化硅介质层，因此可以大大缓减硼离子注入对硅表面的撞击，同时使得硼离子注入能量在可实现的设备和工艺能力范围内，另一方面，在进行离子注入时，注入的为硼离子，由于硼离子的分子量比较小，因此注入的能量较小，对硅表层的撞击减小，而且注入的杂质不包含氟原子，避免了由氟原子导致的缺陷问题，从而减小了产生晶格缺陷的风险，也降低了出现漏电的可能性。
附图说明
图1为一种P沟道MOS管的组成结构示意图；
图2为一个PNP三极管的结构示意图；
图3为本发明实施例提供的P型高浓度掺杂硅的工艺的实现过程；
图4为本发明实施例提供的P型高浓度掺杂硅的工艺的详细实现过程；
图5为本发明实施例提供的BCD产品中的P沟道MOS管制作工艺；
图6为本发明实施例提供的制作N型高浓度掺杂区后的结构示意图；
图7为本发明实施例提供的制作N型高浓度掺杂区后，再次低压淀积氧化硅介质层之后的结构示意图；
图8为本发明实施例提供的注入硼后的P型高浓度掺杂区的结构示意图；
图9为本发明实施例提供的对注入的硼离子进行高温退火后制作的P型高浓度掺杂区的结构示意图。
具体实施方式
本发明实施例为了有效的降低BCD产品中的漏电问题，提供了一种P型高浓度掺杂硅的工艺实现方法，在该制作工艺中，低压淀积氧化硅介质层，对衬底进行光刻，定义注入区域，在定义的注入区域内，注入硼离子，对注入的硼离子进行高温退火。由于在本发明实施例制作P型高浓度掺杂硅前，低压淀积氧化硅介质层，因此可以大大缓减硼离子注入对硅表面的撞击，同时使得硼离子注入能量在可实现的设备和工艺能力范围内，另一方面，在进行离子注入时，注入的为硼离子，由于硼离子的分子量比较小，因此注入的能量较小，对硅表层的撞击减小，而且注入的杂质不包含氟原子，避免了由氟原子导致的缺陷问题，从而减小了产生晶格缺陷的风险，也降低了出现漏电的可能性。
下面结合说明书附图，对本发明实施例进行详细说明。
图3为本发明实施例提供的P型高浓度掺杂硅的工艺实现过程，该过程包括以下步骤：
S301：低压淀积氧化硅介质层。
S302：对衬底进行光刻，定义注入区域。
S303：在定义的注入区域内，注入硼离子。
其中硼的分子量为11，因此注入到硅表面相同的深度时，较注入二氟化硼所需的注入能量要小，并且，由于硼在硅中比二氟化硼在硅中更容易被激活，相同的退火温度条件下，所需要的硼注入的剂量更小。
S304：对注入的硼离子进行高温退火。
由于在本发明实施例制作P型高浓度掺杂硅前，低压淀积氧化硅介质层，因此可以大大缓减硼离子注入对硅表面的撞击；另一方面，硼注入的能量、剂量和分子量都比二氟化硼要低很多，因此在注入过程中对硅表层的撞击很小，在硅表层产生的晶格缺陷很少，绝大部分的晶格缺陷在后续的高温退火工艺中被修复。从而可以降低采用该工艺制作的P型高浓度掺杂硅与N型硅形成的PN结存在的漏电问题。
另外，由于在P型高浓度掺杂硅制作的过程中，注入了硼离子，而不是二氟化硼，因此可以避免氟原子与干法刻蚀和离子注入产生的硅表层损伤以及其它缺陷相结合甚至成团状形成永久晶格缺陷的可能。从而进一步降低了采用该工艺制作的P型高浓度掺杂硅与N型硅形成的PN结存在的漏电问题。
具体的为了有效的降低采用该工艺制作的P型高浓度掺杂硅与N型硅形成的PN结存在的漏电问题，在本发明实施例中当将硼离子注入到硅表层20～60纳米深时，注入能量为25～35千电子伏。
由于在制作P型高浓度掺杂硅中注入的硼离子更容易被激活，因此其注入的剂量较二氟化硼少，同时为了有效的降低采用该工艺制作的P型高浓度掺杂硅与N型硅形成的PN结存在的漏电问题，在本发明实施例中硼离子的注入剂量为1×1015～3×1015原子/平方厘米。
另外，由于P型高浓度掺杂硅中注入的硼离子，更容易在高温环境下被激活成为有效的III族元素杂质，因此根据各具体器件的参数目标值设置合适的退火温度，一般比传统技术中的退火温度低0～50摄氏度，较佳的其高温退火的温度为800～1000摄氏度。
图4为本发明实施例提供的P型高浓度掺杂硅的工艺的详细实现过程，该过程包括以下步骤：
S401：低压淀积氧化硅介质层。
S402：对衬底进行光刻，定义注入区域。
S403：在定义的注入区域内，注入硼离子，所述硼离子的注入剂量为1×1015～3×1015原子/平方厘米，并且当所述硼离子注入到硅表层20～60纳米深时，注入能量为25～35千电子伏。
S404：对注入的硼离子进行高温退火，高温退火的温度为800～1000摄氏度。
在BCD产品中包括双极型晶体管、CMOS以及DMOS等多种包含PN结的器件，在此难以一一罗列，仅以BCD产品中的P沟道MOS管制作工艺为例进行说明。
图5为本发明实施例提供的BCD产品中的P沟道MOS管的制作工艺，该工艺包括：
S501：对衬底进行光刻，定义注入区域，注入磷离子并扩散制作N型低浓度掺杂区。
S502：低压淀积氮化硅介质层。
S503：对衬底进行光刻，定义刻蚀区域，采用等离子体刻蚀氮化硅。
S504：生长二氧化硅（场区氧化层），剥离氮化硅。
S505：高温氧化生成栅氧化层。
S506：低压淀积多晶硅层。
S507：对衬底进行光刻，定义刻蚀区域，采用等离子体刻蚀多晶硅层。
S508：对衬底进行光刻，定义注入区域，注入磷离子或砷离子并进行高温退火制作N型高浓度掺杂区。
S509：低压淀积氧化硅介质层。
S510：对衬底进行光刻，定义注入区域，在定义的注入区域内，注入硼离子，对注入的硼离子进行高温退火制作P型高浓度掺杂区。
另外，在本发明实施例中当制作特征尺寸小于或等于1.0微米的BCD产品是，在步骤S507和步骤S508之间，还包括：低压淀积氧化硅介质层，采用等离子体进行回刻制作侧墙。
当制作特征尺寸大于1.0微米的BCD产品时，则不需要制作侧墙。
具体的在制作P沟道MOS管时，N型低浓度掺杂区（N-区）的形成，场区的形成，多晶硅栅的形成，侧墙的制作，N型高浓度掺杂区的制作基本与现有技术相同，包括：对衬底进行光刻，定义注入区域，注入相应的杂质离子并扩散，低压淀积氮化硅介质层，对衬底进行光刻，定义刻蚀区域，采用等离子体刻蚀氮化硅，生长二氧化硅（场区氧化层），剥离氮化硅，高温氧化生成栅氧化层，低压淀积多晶硅层，对衬底进行光刻，定义刻蚀区域，采用等离子体刻蚀多晶硅层，低压淀积氧化硅介质层，采用等离子体进行回刻制作侧墙，对衬底进行光刻，定义注入区域，注入磷离子或砷离子并进行高温退火制作N型高浓度掺杂区。
图6为本发明实施例提供的在制作BCD产品中的P沟道MOS管时，制作了N型高浓度掺杂区后的结构示意图，在该图中已经通过在P型衬底上进行光刻、刻蚀、注入、扩散技术制作了N型低浓度掺杂区、场区、多晶硅栅以及N型高浓度掺杂区。
图7为本发明实施例提供的制作N型高浓度掺杂区后，再次低压淀积氧化硅介质层之后的结构示意图，低压淀积氧化硅介质层的厚度为20～60纳米。
图8为本发明实施例提供的注入硼后的P型高浓度掺杂区的结构示意图，在注入硼的过程中，需要对衬底进行光刻，定义注入区域，在定义的注入区域内，注入硼离子。
具体的在进行硼离子的注入时，为了有效的降低采用该工艺制作的P型高浓度掺杂硅与N型硅形成的PN结存在的漏电问题，在本发明实施例中当将硼离子注入到硅表层20～60纳米深时，注入能量为25～35千电子伏。
由于在制作P型高浓度掺杂硅中注入的硼离子更容易被激活，因此其注入的剂量较二氟化硼少，同时为了有效的降低采用该工艺制作的P型高浓度掺杂硅与N型硅形成的PN结存在的漏电问题，在本发明实施例中硼离子的注入剂量为1×1015～3×1015原子/平方厘米。
图9为本发明实施例提供的对注入的硼离子进行高温退火后制作的P型高浓度掺杂区的结构示意图，具体的在进行高温退火的过程中，由于P型高浓度掺杂硅中注入的硼离子，更容易在高温环境下被激活成为有效的III族元素杂质，因此根据各具体器件的参数目标值设置合适的退火温度，一般比传统技术中的退火温度低0～50摄氏度，较佳的其高温退火的温度为800～1000摄氏度。
上述过程是以BCD产品中P沟道MOS管制作工艺为例进行的说明，由于在BCD产品还包括很多包含PN结的产品，例如双极型晶体管、CMOS以及DMOS等。由于上述器件在进行PN结的制作时的制作工艺，基本与P沟道MOS管的制作工艺相同，因此相信本领域技术人员，可以根据上述BCD产品中P沟道MOS管制作工艺，显而易见的推知其他BCD产品中P型高浓度掺杂区的制作过程，在这里为了简便就不一一赘述。
本发明实施例提供了一种P型高浓度掺杂硅及BCD产品中P沟道MOS管制作工艺，该P型高浓度掺杂硅的工艺实现方法中，首先低压淀积氧化硅介质层，然后对衬底进行光刻，定义注入区域，在定义的注入区域内，注入硼离子，对注入的硼离子进行高温退火。由于在本发明实施例制作P型高浓度掺杂硅前，低压淀积氧化硅介质层，因此可以大大缓减硼离子注入对硅表面的撞击，同时使得硼离子注入能量在可实现的设备和工艺能力范围内，另一方面，在进行离子注入时，注入的为硼离子，由于硼离子的分子量比较小，因此注入的能量较小，对硅表层的撞击减小，而且注入的杂质不包含氟原子，避免了由氟原子导致的缺陷问题，从而减小了产生晶格缺陷的风险，也降低了出现漏电的可能性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种BCD产品中的P沟道MOS管的制作工艺，其中，所述BCD产品是把双极型晶体管、互补型金属氧化物半导体场效应晶体管和双扩散型金属氧化物半导体场效应晶体管三种器件集成在一起的半导体芯片，其特征在于，包括：
对衬底进行光刻，定义注入区域，注入磷离子并扩散制作N型低浓度掺杂区；
低压淀积氮化硅介质层；
对衬底进行光刻，定义刻蚀区域，采用等离子体刻蚀氮化硅；
生长二氧化硅场区氧化层，剥离氮化硅；
高温氧化生成栅氧化层；
低压淀积多晶硅层；
对衬底进行光刻，定义刻蚀区域，采用等离子体刻蚀多晶硅层；
对衬底进行光刻，定义注入区域，注入磷离子或砷离子并进行高温退火制作N型高浓度掺杂区；
低压淀积氧化硅介质层；
对衬底进行光刻，定义注入区域，在定义的注入区域内，注入硼离子，对注入的硼离子进行高温退火制作P型高浓度掺杂区。
2.如权利要求1所述的BCD产品中的P沟道MOS管的制作工艺，其特征在于，当制作特征尺寸小于或等于1.0微米的BCD产品时，在刻蚀多晶硅层后，制作N型高浓度掺杂区之前，所述制作工艺还包括：
低压淀积氧化硅介质层，采用等离子体进行回刻制作侧墙。
3.如权利要求1所述的BCD产品中的P沟道MOS管的制作工艺，其特征在于，在制作所述N型高浓度掺杂区之后，所述低压淀积氧化硅介质层的厚度为20～60纳米。
4.如权利要求1所述的BCD产品中的P沟道MOS管的制作工艺，其特征在于，在制作所述P型高浓度掺杂区时，所述硼离子的注入剂量为1×1015～3×1015原子/平方厘米。
5.如权利要求1所述的BCD产品中的P沟道MOS管的制作工艺，其特征在于，在制作所述P型高浓度掺杂区时，当所述硼离子注入到硅表层20～60纳米深时，注入能量为25～35千电子伏。
6.如权利要求1所述的BCD产品中的P沟道MOS管的制作工艺，其特征在于，在制作所述P型高浓度掺杂区时，高温退火在800～1000摄氏度的温度下进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010608139.6A CN102569084B (zh) | 2010-12-16 | 2010-12-16 | P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010608139.6A CN102569084B (zh) | 2010-12-16 | 2010-12-16 | P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102569084A CN102569084A (zh) | 2012-07-11 |
| CN102569084B true CN102569084B (zh) | 2014-04-16 |
Family
ID=46414191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010608139.6A Active CN102569084B (zh) | 2010-12-16 | 2010-12-16 | P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102569084B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915388B (zh) * | 2013-01-08 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1360343A (zh) * | 2000-12-19 | 2002-07-24 | 中国科学院微电子中心 | 锗预无定形注入结合低能注入形成超浅源漏延伸区的方法 |
| CN101599462A (zh) * | 2009-06-13 | 2009-12-09 | 无锡中微爱芯电子有限公司 | 基于薄外延的高低压器件生产方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI364800B (en) * | 2008-06-30 | 2012-05-21 | Vanguard Int Semiconduct Corp | Semiconductor device and method for fabricating the same, bipolar-cmos (complementary metal-oxide-semiconductor transistor)-dmos (double diffused metal-oxide-semiconductor transistor) and method for fabricating the same |
-
2010
- 2010-12-16 CN CN201010608139.6A patent/CN102569084B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1360343A (zh) * | 2000-12-19 | 2002-07-24 | 中国科学院微电子中心 | 锗预无定形注入结合低能注入形成超浅源漏延伸区的方法 |
| CN101599462A (zh) * | 2009-06-13 | 2009-12-09 | 无锡中微爱芯电子有限公司 | 基于薄外延的高低压器件生产方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102569084A (zh) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102664165B (zh) | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 | |
| CN102468334B (zh) | Vdmos器件及其制造方法 | |
| CN102983168B (zh) | 带双扩散的条形栅隧穿场效应晶体管及其制备方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN101299438B (zh) | 一种半导体结构 | |
| CN101958283B (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN100356527C (zh) | 一种源漏位于绝缘层上的mos晶体管的制作方法 | |
| CN101276788B (zh) | 一种改善绝缘体上硅电路静电放电防护性能的方法 | |
| CN102044438B (zh) | Mos晶体管及其制造方法 | |
| CN102569084B (zh) | P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺 | |
| US20130134562A1 (en) | Semiconductor device and method for fabricating semiconductor buried layer | |
| CN102194748A (zh) | 半导体器件及其制造方法 | |
| CN100358155C (zh) | 等离子体平板显示器寻址驱动芯片制备方法 | |
| CN102487084A (zh) | Mosfet及其制造方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN103165443B (zh) | 一种绝缘栅晶体管器件及其制造工艺方法 | |
| CN102290352B (zh) | 一种mos晶体管局部应力的引入技术 | |
| CN104103685B (zh) | 一种具有降低纵向寄生晶体管效应的器件结构及其制作方法 | |
| CN102403354A (zh) | Coo1MOS器件及其制造方法 | |
| CN106169506B (zh) | Ddd mos器件结构及其制造方法 | |
| CN103779416A (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN203721734U (zh) | 一种低vf的功率mosfet器件 | |
| CN102054698B (zh) | 提高半导体器件阈值电压的方法 | |
| CN102024701A (zh) | P沟道金属氧化物半导体晶体管源漏注入方法 | |
| CN103187295B (zh) | Ggnmos的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220720 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |