CN106169506B - Ddd mos器件结构及其制造方法 - Google Patents
Ddd mos器件结构及其制造方法 Download PDFInfo
- Publication number
- CN106169506B CN106169506B CN201610620548.5A CN201610620548A CN106169506B CN 106169506 B CN106169506 B CN 106169506B CN 201610620548 A CN201610620548 A CN 201610620548A CN 106169506 B CN106169506 B CN 106169506B
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- doped region
- drift region
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052796 boron Inorganic materials 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种DDD MOS器件结构,包括:P型衬底上方的N型埋层,N型埋层上方的N型外延,N型外延上部平列设置的N型漂移区和P阱,P阱上部平列设置N型重掺杂区和P型重掺杂区,栅氧化层位于N型漂移区和P阱上方,多晶硅栅位于栅氧化层上方,第二N型重掺杂区设置于N型漂移区上部远离多晶硅栅的一侧;其中,第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中具有硼杂质,以及多晶硅栅下方之外的N型漂移区和P阱中具有硼杂质。本发明还公开了一种所述DDD MOS器件结构的制造方法。本发明能在不降低器件导通击穿电压的情况下,提高器件关断击穿电压。
Description
技术领域
本发明涉及半导体领域,特别是涉及一种DDD MOS(Double Diffused DrainMOSFET,高压双扩散漏器件)器件结构。本发明还涉及一种DDD MOS器件结构的制造方法。
背景技术
DDD MOS(Double Diffused Drain MOSFET)高压双扩散漏器件广泛的应用于电路输出接口、LCD驱动电路等,其工作电压在10~20V左右。DDD MOS容易与传统COMS工艺兼容,工艺较LD MOS简单,制造成本更低。
现有DDD MOS结构,包括:P型衬底上方的N型埋层,N型埋层上方的N型外延,N型外延上部平列设置的N型漂移区和P阱,P阱上部平列设置N型重掺杂区和P型重掺杂区,栅氧化层位于N型漂移区和P阱上方,多晶硅栅位于栅氧化层上方,以及N型漂移区中的N型重掺杂区。现有DDD MOS结构的关断击穿电压较低,限制了DDD MOS器件的应用范围。
发明内容
本发明要解决的技术问题是提供一种在不降低器件导通击穿电压的情况下,提高器件关断击穿电压的DDD MOS器件结构。本发明还提供了一种DDD MOS器件结构的制造方法。
为解决上述技术问题,本发明提供的DDD MOS器件结构,包括:P型衬底上方的N型埋层,N型埋层上方的N型外延,N型外延上部平列设置的N型漂移区和P阱,P阱上部平列设置N型重掺杂区和P型重掺杂区,栅氧化层位于N型漂移区和P阱上方,多晶硅栅位于栅氧化层上方,第二N型重掺杂区设置于N型漂移区上部远离多晶硅栅的一侧;其中,第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中具有硼杂质,以及多晶硅栅下方之外的N型漂移区和P阱中具有硼杂质。
其中,靠近N型漂移区靠近器件表面位置硼杂质浓度高于N型漂移区其他位置的硼杂质浓度。
本发明提供的DDD MOS器件结构的制造方法,包括:
1)在P型衬底上通过N型离子注入形成N型埋层;
2)在N型埋层上生长N型外延;
3)在N型外延上光刻打开注入区域,注入N型离子形成N型漂移区,注入P型离子形成P阱;
4)通过热氧化生长栅氧化层,淀积多晶硅层;
5)刻蚀去除部分多晶硅层和栅氧化层,形成多晶硅栅;
6)通过离子注入在P阱中分别形成N型重掺杂区和P型重掺杂区;
7)在第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中注入硼杂质,以及多晶硅栅下方之外的N型漂移区和P阱中注入硼离子。
其中,实施步骤7)时,注入角度垂直于器件表面,注入能量为10kev到50kev,注入剂量为1e12cm-2到1e13cm-2。
本发明的N型重掺杂区和P型重掺杂区中具有硼杂质,以及多晶硅栅下方之外的N型漂移区和P阱中具有硼杂质。而多晶硅栅的下方区域是不具有硼杂质的,硼只存在于器件多晶硅栅的下方区域以外的区域。N型漂移区的硼使N型漂移区净N型掺杂浓度降低,有助于漂移区耗尽,提高关断击穿电压(offBV);同时,多晶硅下方的漂移区N型掺杂浓度没有降低,保证器件的导通击穿电压(onBV)不会降低。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是本发明DDD MOS器件的结构示意图。
图2是本发明DDD MOS器件制造方法示意图一。
图3是本发明DDD MOS器件制造方法示意图二。
图4是本发明DDD MOS器件制造方法示意图三。
图5是本发明DDD MOS器件制造方法示意图四。
图6是本发明DDD MOS器件制造方法示意图五。
图7是N型漂移区硼杂质分布示意图。
附图标记说明
1是P型衬底
2是N型埋层
3是N型外延
4是N型漂移区
5是P阱
6是栅氧化层
7是多晶硅栅
8是N型重掺杂区
9是P型重掺杂区,
具体实施方式
如图1所示,本发明提供的DDD MOS器件结构,包括:P型衬底上方的N型埋层,N型埋层上方的N型外延,N型外延上部平列设置的N型漂移区和P阱,P阱上部平列设置N型重掺杂区和P型重掺杂区,栅氧化层位于N型漂移区和P阱上方,多晶硅栅位于栅氧化层上方,第二N型重掺杂区设置于N型漂移区上部远离多晶硅栅的一侧;其中,第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中具有硼杂质,以及多晶硅栅下方之外的N型漂移区和P阱中具有硼杂质。参考图7所示,在靠近N型漂移区靠近器件表面位置硼杂质浓度高于N型漂移区其他位置的硼杂质浓度。更具体的是,器件表面位置硼杂质浓度先达到某一浓度后快速升高到的硼杂质浓度峰值,然后硼杂质浓度向器件体内方向逐渐降低直至等于未增加硼离子注入前的硼杂质浓度重合。
本发明提供的DDD MOS器件结构的制造方法,包括:
1)如图2所示,在P型衬底上通过N型离子注入形成N型埋层;
2)如图3所示,在N型埋层上生长N型外延;
3)如图4所示,在N型外延上光刻打开注入区域,注入N型离子形成N型漂移区,注入P型离子形成P阱;
4)如图5所示,通过热氧化生长栅氧化层,淀积多晶硅层;
5)刻蚀去除部分多晶硅层和栅氧化层,形成多晶硅栅;
6)通过离子注入在P阱中分别形成N型重掺杂区和P型重掺杂区;
7)如图6所示,在第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中注入硼杂质,以及多晶硅栅下方之外的N型漂移区和P阱中垂直方向注入硼离子;硼离子注入角度垂直于器件表面,注入能量为10kev到50kev,注入剂量为1e12cm-2到1e13cm-2。硼离子注入采用普注方式。
以上通过具体实施方式和实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (2)
1. 一种DDD MOS器件结构,包括:P型衬底上方的N型埋层,N型埋层上方的N型外延,N型外延上部平列设置的N型漂移区和P阱,P阱上部平列设置第一N型重掺杂区和P型重掺杂区,栅氧化层位于N型漂移区和P阱上方,多晶硅栅位于栅氧化层上方,第二N型重掺杂区设置于N型漂移区上部远离多晶硅栅的一侧;其特征在于:第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中具有硼杂质,以及多晶硅栅下方之外的N型漂移区和P阱中具有硼杂质,靠近N型漂移区靠近器件表面位置硼杂质浓度高于N型漂移区其他位置的硼杂质浓度。
2.一种DDD MOS器件结构的制造方法,包括:
1)在P型衬底上通过N型离子注入形成N型埋层;
2)在N型埋层上生长N型外延;
3)在N型外延上光刻打开注入区域,注入N型离子形成N型漂移区,注入P型离子形成P阱;
4)通过热氧化生长栅氧化层,淀积多晶硅层;
5)刻蚀去除部分多晶硅层和栅氧化层,形成多晶硅栅;
6)通过离子注入在P阱中分别形成N型重掺杂区和P型重掺杂区;
其特征在于,还包括:
7)在第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中注入硼杂质,以及多晶硅栅下方之外的N型漂移区和P阱中注入硼离子,注入角度垂直于器件表面,注入能量为10kev到50kev,注入剂量为1e12cm-2到1e13cm-2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610620548.5A CN106169506B (zh) | 2016-08-01 | 2016-08-01 | Ddd mos器件结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610620548.5A CN106169506B (zh) | 2016-08-01 | 2016-08-01 | Ddd mos器件结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106169506A CN106169506A (zh) | 2016-11-30 |
CN106169506B true CN106169506B (zh) | 2019-04-09 |
Family
ID=58065715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610620548.5A Active CN106169506B (zh) | 2016-08-01 | 2016-08-01 | Ddd mos器件结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106169506B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106229337A (zh) * | 2016-08-16 | 2016-12-14 | 上海华虹宏力半导体制造有限公司 | Dddmos器件及其制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102576728A (zh) * | 2009-10-14 | 2012-07-11 | 三菱电机株式会社 | 功率用半导体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602037B2 (en) * | 2007-03-28 | 2009-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage semiconductor devices and methods for fabricating the same |
US9006819B2 (en) * | 2010-04-06 | 2015-04-14 | Mitsubishi Electric Corporation | Power semiconductor device and method for manufacturing same |
JP5662108B2 (ja) * | 2010-11-05 | 2015-01-28 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
-
2016
- 2016-08-01 CN CN201610620548.5A patent/CN106169506B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102576728A (zh) * | 2009-10-14 | 2012-07-11 | 三菱电机株式会社 | 功率用半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN106169506A (zh) | 2016-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105304696B (zh) | 半导体器件的横向变掺杂结终端结构及其制造方法 | |
CN102044563A (zh) | Ldmos器件及其制造方法 | |
CN105448916B (zh) | 晶体管及其形成方法 | |
CN103280462B (zh) | 一种高鲁棒性的p型对称横向双扩散场效应晶体管 | |
CN103178087B (zh) | 超高压ldmos器件结构及制备方法 | |
CN106898638A (zh) | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 | |
CN102412162B (zh) | 提高nldmos击穿电压的方法 | |
CN102412126A (zh) | 超高压ldmos的工艺制作方法 | |
CN112397567A (zh) | 一种具有p型横向变掺杂区的高压resurf ldmos器件 | |
CN100394616C (zh) | 可集成的高压vdmos晶体管结构及其制备方法 | |
CN106169506B (zh) | Ddd mos器件结构及其制造方法 | |
CN102709190A (zh) | Ldmos场效应晶体管及其制作方法 | |
CN106409675A (zh) | 耗尽型功率晶体管的制造方法 | |
CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
CN102569068A (zh) | 改善杂质注入型多晶硅发射极杂质浓度分布的方法 | |
CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
CN103199107B (zh) | 半导体器件及制造方法 | |
CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
CN109148589A (zh) | 高压ldmos器件制作工艺方法及高压ldmos器件 | |
CN102130163B (zh) | Esd高压dmos器件及其制造方法 | |
CN104517853A (zh) | 超级结半导体器件制造方法 | |
CN109994550A (zh) | 一种低压槽栅超结mos器件 | |
CN106920846A (zh) | 功率晶体管及其制造方法 | |
CN104900695B (zh) | 功率结型场效应管及其制造方法 | |
CN208904025U (zh) | 半导体器件和集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |