CN1360343A - 锗预无定形注入结合低能注入形成超浅源漏延伸区的方法 - Google Patents

锗预无定形注入结合低能注入形成超浅源漏延伸区的方法 Download PDF

Info

Publication number
CN1360343A
CN1360343A CN 00135751 CN00135751A CN1360343A CN 1360343 A CN1360343 A CN 1360343A CN 00135751 CN00135751 CN 00135751 CN 00135751 A CN00135751 A CN 00135751A CN 1360343 A CN1360343 A CN 1360343A
Authority
CN
China
Prior art keywords
injection
low energy
germanium
junction
injected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 00135751
Other languages
English (en)
Other versions
CN1134051C (zh
Inventor
徐秋霞
殷华湘
钱鹤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Institute of Microelectronics of CAS
Original Assignee
MICROELECTRONIC CT CHINESE ACA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MICROELECTRONIC CT CHINESE ACA filed Critical MICROELECTRONIC CT CHINESE ACA
Priority to CNB001357514A priority Critical patent/CN1134051C/zh
Publication of CN1360343A publication Critical patent/CN1360343A/zh
Application granted granted Critical
Publication of CN1134051C publication Critical patent/CN1134051C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种锗预无定形注入结合低能注入形成超浅源漏延伸区的方法,在硅表面上用元素锗的预无定形注入,进行快速热退火,形成超浅的PN结与NP结,消除注入损伤带来的结漏电,步骤为:(1)在原始硅片上形成低掺杂的阱;(2)一次光刻,局部场氧化隔离,形成有源区;(3)锗重离子预无定形注入;(4)通过两次光刻分别进行二氟化硼和砷的低能注入各形成PN结与NP结;(5)低温侧墙氧化淀积,光刻和RIE刻蚀深源漏区;(6)深源漏区注入;(7)快速热退火。

Description

锗预无定形注入结合低能注入形成 超浅源漏延伸区的方法
本发明属于半导体技术领域,特别是指一种锗预无定形注入结合低能注入形成超浅源漏延伸区的方法。
本发明是一种制备深亚微米互补型金属氧化物半导体(CMOS)器件源漏延伸(S/D Extension)区的方法,其基本特征在于:在硅表面上,用元素锗(Ge73+,73代表元素的原子量)的预无定形注入分别结合二氟化硼(BF2 49+)和砷(As75+)的低能注入,再进行快速热退火(RTA,Rapid Thermal Annealing),形成超浅的PN结与NP结,并选择特定的工艺参数消除注入损伤带来的结漏电。
深亚微米金属氧化物半导体器件中源/漏区特别是源漏延伸区的结深要求随着栅长的缩减而不断减小以抑制逐渐增强的短沟道效应,同时相应的表面浓度随之增加以减小源/漏区串联电阻来提高电路速度。各代深亚微米金属氧化物半导体器件的典型工艺参数要求如表1所示。这是国际半导体协会(SIA)的超大规模集成电路发展要求书(Roadmap)中所确定的。
表1为各代深亚微米MOS器件中的特征工艺参数
技术水准(nm)     350    250   180    150   130     100
    特征尺寸(nm)阈值电压(V)电源电压(V)栅氧化层等效厚度(nm)源漏延伸区结深(nm)源漏延伸区峰值浓度(cm-3)深源漏区结深(nm)     2500.5-0.552.5-3.57-870-1001e18100-160    2000.4-0.451.8-2.55-660-905e18100-150   1400.3-0.41.5-1.84-550-701e19100-140    1200.3-0.41.2-1.53-440-501e19100-120   1000.2-0.31.2-1.53-430-501e19100-120    700.2-0.30.9-1.23-3.530-401e20100-120
表1为各代深亚微米MOS器件中的特征工艺参数,包括对源漏延伸区的结深和峰值浓度都作了具体的规定,若达不到规定值,则相应的金属氧化物半导体器件不能正常工作。其中规定0.13μm金属氧化物半导体器件中源漏延伸区的结深小于50nm,峰值浓度大于1E19cm-3
引入较低掺杂源漏延伸区的目的在于分担漏端的高电场,降低由此产生的沟道热载流子效应。源漏延伸区和沟道区直接相邻,因而它的工艺参数(结深、表面方阻)对抑制短沟道效应和提高电路速度有着重要关系。研究表明,与沟道相邻的源漏延伸区的结深减小时,器件的短沟效应(SCE)受到明显削弱;合适的掺杂浓度能减少源漏延伸区的串联电阻,提高电路速度。如表1所示,随着特征栅长的减小,对源漏延伸区的工艺参数要求更加严格。但是,当器件栅长小于0.25/0.35μm(250nm/350nm)时,如何制备结深很浅的源漏延伸区成为深亚微米MOS器件工艺技术中的一个重要问题。
利用传统的离子注入技术很难形成结深小于0.1μm,并且表面是高掺杂的浅结,特别是PMOS中的源漏延伸区由硼(B)或二氟化硼(BF2)注入形成,B离子的质量数较小,注入时存在严重的沟道效应,其次杂质B在硅中扩散系数较大,退火之后能扩散到衬底中很深的位置,因而PN浅结的制备是超大规模集成电路工艺中的巨大挑战。
目前低能离子注入,需要昂贵的专用设备才能实现,该设备不仅价格昂贵,而且购到不易,而传统的离子注入方法根本不可能完成低能离子注入实现超浅结,同时还有工艺复杂和成本高的缺点。
本发明的目的在于提供一种锗预无定形注入结合低能注入形成超浅源漏延伸区的方法,该方法不需大型的昂贵的专用设备,具有高可靠性、重复性和稳定性的优点,同时还有成本低和工艺简单的优点。
本发明一种锗预无定形注入结合低能注入形成超浅源漏延伸区的方法,在硅表面上,用元素锗的预无定形注入分别结合二氟化硼和砷的低能注入,再进行快速热退火,形成超浅的PN结与NP结,并选择特定的工艺参数消除注入损伤带来的结漏电,该方法的具体步骤为:
(1)在原始硅片上形成低掺杂的阱;
(2)一次光刻,局部场氧化隔离,形成有源区;
(3)锗重离子预无定形注入;
(4)通过两次光刻分别进行二氟化硼和砷的低能注入各形成PN结与NP结;
(5)低温侧墙氧化淀积,光刻和RIE刻蚀深源漏区;
(6)深源漏区注入;
(7)快速热退火。
其中锗预无定形注入的注入能量为20Kev,剂量5E14 cm-2
其中二氟化硼和砷低能注入的注入能量分别为7Kev和5Kev。
其中快速热退火的温度1000℃,时间4秒。
为进一步说明本发明的特征和其所能达成的功效,以下对本发明作一详细描述,其中:
图1是现有的注入机实现低能注入的电路改造示意图;
图2、图3是注入掺杂在硅中的纵向SIMS分析曲线图;
图4、图5、图6是源漏延伸区二极管的反向漏电流和各种工艺条件的关系图。
本发明一种锗预无定形注入结合低能注入形成超浅源漏延伸区的方法,在硅表面上,用元素锗的预无定形注入分别结合二氟化硼和砷的低能注入,再进行快速热退火,形成超浅的PN结与NP结,并选择特定的工艺参数消除注入损伤带来的结漏电,该方法的具体步骤为:
(1)在原始硅片上形成低掺杂的阱;
(2)一次光刻,局部场氧化隔离,形成有源区;
(3)锗重离子预无定形注入;
(4)通过两次光刻分别进行二氟化硼和砷的低能注入各形成PN结与NP结;
(5)低温侧墙氧化淀积,光刻和RIE刻蚀深源漏区;
(6)深源漏区注入;
(7)快速热退火。
其中锗预无定形注入的注入能量为20Kev,剂量5E14cm-2;其中二氟化硼和砷低能注入的注入能量分别为7Kev和5Kev;其中快速热退火的温度1000℃,时间4秒。
我们首先对现有的离子注入机(ULVAC IM-200M)按图1所示的原理进行改造,使得它的注入能量范围由25~200kev扩展到5~200kev。实现了小于25kev的低能注入。
仅仅利用低能注入技术还不能形成适用于0.13μm技术水准及其以下CMOS中源漏延伸区要求的超浅结,如表2所示。目前有一些新技术正在开发研究中:超低能注入(ULEI,离子注入能量小于5Kev),调整注入角度的“晕圈”/“口袋”(Halo/Pocket)注入,利用固体重掺杂物进行的固态源扩散掺杂(SPDD),掺杂离子/气体的浸润等,其具体的技术特点如表2所示。
表2  形成源漏延伸区的方法对比
表中对各种方法的技术特点、优势、劣势以及所形成结的一般参数范围作了对比。
采用锗预无定形注入结合低能注入形成超浅源漏延伸区的方法,提供一种有效的制备超浅且表面掺杂浓度较高的深亚微米CMOS器件源漏延伸区的技术。所形成的PN结结深很浅,表面浓度较高,达到了深亚微米CMOS器件对源漏延伸区的要求。相比其它的新方法,同时继承传统离子注入方法的高可控性,重复性和稳定性的特点;相比超低能离子注入方法,成本低廉,可在常规的离子注入机上完成,同时热退火后,杂质激活率更高,降低CMOS器件的源漏串联电阻;使所形成的超浅结能达到CMOS电路的实用要求。
本方法的物理原理在于:
在进行预无定形注入时是利用元素质量数较大的重离子轰击硅表面,可使之从原来的单晶态转变成无定形态。在随后的掺杂离子注入时可有效削弱严重影响结深的注入沟道效应。这对由轻离子硼注入形成的PN浅结显得尤为必要。
更重的预无定形注入元素、更大的注入能量可以使硅表面的无定形程度加重,从而形成更厚预无定形层,导致更小的结深。但是无定形层的厚度与结的位置关系可以严重影响结的漏电。当低能注入的掺杂曲线交于预无定形曲线上的射程Rp至Rp+nΔRp区域内,即结耗尽区在预无定形层尾端时,结存在严重的反向漏电。预无定形层尾端是无定形层/硅单晶的交界处,存在大量的点缺陷(高温退火也不能完全消除),当它们分布耗尽区时,会引起较大的复合/产生电流。调整预无定形与低能注入的工艺条件,才能有效的减小漏电流。
具体的方法步骤与工艺参数如下:
(1)原始硅片:P型,晶向<100>,电阻率为30~35Ω·cm;
(2)形成低掺杂的阱:最终阱浓度为1E17cm-3
P阱注入:注入元素硼,注入能量150kev,剂量1E13cm-2
N阱注入:注入元素磷,注入能量150kev,剂量1.2E13cm-2
阱推进:1180℃,氮气∶氧气=2∶1,120分钟;
(3)局部场氧化隔离,形成有源区;
淀积缓冲氧化层(15nm)和氮化硅(130nm);
有源区光刻与刻蚀;
场氧化:1100℃,氮气∶氧气∶氢气=2∶1∶1,65分钟,厚度650nm;
去除氮化硅和缓冲氧化层;
(以下两步形成源漏延伸区)
(4)锗等重离子预无定形注入:注入能量20kev,剂量5E14cm-2,注入机器型号为:IM-200M;
(5)通过两次光刻分别进行二氟化硼(BF2 49+)和砷(As75+)的低能注入各形成PN结与NP结:
P型区光刻;
二氟化硼注入,注入能量7kev,剂量2.5E14cm-2
N型区光刻;
砷注入条件:注入能量5kev,剂量1.5E14cm-2
(6)低温侧墙氧化淀积(TEOS):720℃,厚度250nm;
(7)光刻和RIE深源漏区;
刻蚀条件:功率400W,孔隙1.2cm,氩气300sccm,CF415sccm,CHF335sccm,过刻30%,终点触发控制;
(8)深源漏区注入:
PN结:注入元素为二氟化硼,注入能量25kev,剂量3E15cm-2
NP结:注入元素为砷,注入能量45kev,剂量4E15cm-2
(9)快速热退火:温度1000℃,时间4秒,升温速率20℃/秒,设备为RHT6000。
我们运用二次离子质谱(SIMS)分析获得注入掺杂的纵向分布曲线,由此可得出结深(Xj)和表面浓度(Ns)参数。强磁场下的霍尔测试可得到硅表面载流子的有效浓度和迁移率,并可验证从四探针测试得到的表面方阻值。反向电流-电压特性在HP4145A半导体参数测试仪上得到。
所获得的技术结果分析:
我们实验了多种预无定形注入和低能注入的工艺条件,包括元素种类,能量和剂量,以获得更浅的结和在随后的二极管测试中得到好的反向漏电行为。并对具有代表意义的样品进行SIMS分析,对所有样品进行Hall与四探针测试。进行预无定形注入的离子有锗(Ge73+)、铟(In115+)和锑(Sb123+)。Ge73+在CMOS工艺中能一次完成对源漏延伸区的无定形注入,而注Sb123+和In115+要分别进行以实现对PN结和NP结的无定形化。
图2和图3是注入掺杂在硅中的纵向SIMS分析曲线。
图2是进行了锗预无定形注入与未进行锗预无定形注入的低能注入二氟化硼的二次离子质谱分析曲线对比;图3是进行了锗预无定形注入与未进行锗预无定形注入的低能注入砷的二次离子质谱分析曲线对比。显然,预无定形后所获得的掺杂曲线更靠近硅表面,并且表面浓度峰值更高。以1E18cm-3为衬底浓度,则二氟化硼和锗+二氟化硼所形成结深分别为58nm和42nm;而As和Ge+As所形成结深分别为61nm和58nm。
二次离子质谱分析的表面浓度和四探针测试的表面方阻值都表明预无定形注入结合低能注入形成结的表面浓度要高于相同低能注入条件下形成的结(具体见表3)。
表3是进行了预无定形注入与未进行预无定形注入后的低能注入所成PN结的掺杂激活参数对比。对比参数包括表面浓度、方阻和激活率。显然前者的激活率高于后者,这是因为无定形层中的杂质激活能低于硅中的,在同样的退火条件下,电激活的杂质更多。
表3进行了预无定形注入与未进行预无定形注入后的低能注所成PN结的掺杂激活参数对比退火条件:RTA1000℃4秒
Figure A0013575100111
图4、图5和图6是源漏延伸区二极管的反向漏电流和各种工艺条件的关系图:
图4表明在相同的低能注入条件下,进行了预无定形注入的二极管拥有高出几个数量级的二极管反向漏电流(Ir)。我们详细对比了不同注入和退火条件下二极管反向漏电行为:图4列出了在相同低能注入和RTA条件下,Ir随预无定形注入能量变化的关系。显然,当预无定形的注入剂量一定时,注入能量(E)越高,Ir越大。当E小于某个临界值E0时,Ir会突然减小,降至许可的范围之内,另外在临界处的Ir分布表现出更大的临界分散性;图5列出了固定PAI的条件,Ir随低能注入能量变化的关系,规律同上;图6列出了在相同预无定形注入和低能注入条件下,Ir与RTA时间,温度的关系。
经上述分析表明:注入能量为20Kev的锗预无定形注入和7KevBF2 49+和5Kev As75+低能注入及RTA温度1000℃,时间4秒,这种工艺条件可形成较好的超浅结。该技术应用于亚0.10微米的CMOS器件制作中,所获得器件源漏漏电流较小,且跨导比未作锗预无定形注入的大12%。

Claims (4)

1、一种锗预无定形注入结合低能注入形成超浅源漏延伸区的方法,在硅表面上,用元素锗的预无定形注入分别结合二氟化硼和砷的低能注入,再进行快速热退火,形成超浅的PN结与NP结,并选择特定的工艺参数消除注入损伤带来的结漏电,其特征在于,该方法的具体步骤为:
(1)在原始硅片上形成低掺杂的阱;
(2)一次光刻,局部场氧化隔离,形成有源区;
(3)锗重离子预无定形注入;
(4)通过两次光刻分别进行二氟化硼和砷的低能注入各形成PN结与NP结;
(5)低温侧墙氧化淀积,光刻和RIE刻蚀深源漏区;
(6)深源漏区注入;
(7)快速热退火。
2、根据权利要求1所述的锗预无定形注入结合低能注入形成超浅源漏延伸区的方法,其特征在于,其中锗预无定形注入的注入能量为20Kev,剂量5E14cm-2
3、根据权利要求1所述的锗预无定形注入结合低能注入形成超浅源漏延伸区的方法,其特征在于,其中二氟化硼和砷低能注入的注入能量分别为7Kev和5Kev。
4、根据权利要求1所述的锗预无定形注入结合低能注入形成超浅源漏延伸区的方法,其特征在于,其中快速热退火的温度1000℃,时间4秒。
CNB001357514A 2000-12-19 2000-12-19 锗预无定形注入结合低能注入形成超浅源漏延伸区的方法 Expired - Lifetime CN1134051C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB001357514A CN1134051C (zh) 2000-12-19 2000-12-19 锗预无定形注入结合低能注入形成超浅源漏延伸区的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB001357514A CN1134051C (zh) 2000-12-19 2000-12-19 锗预无定形注入结合低能注入形成超浅源漏延伸区的方法

Publications (2)

Publication Number Publication Date
CN1360343A true CN1360343A (zh) 2002-07-24
CN1134051C CN1134051C (zh) 2004-01-07

Family

ID=4596845

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001357514A Expired - Lifetime CN1134051C (zh) 2000-12-19 2000-12-19 锗预无定形注入结合低能注入形成超浅源漏延伸区的方法

Country Status (1)

Country Link
CN (1) CN1134051C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365769C (zh) * 2002-12-19 2008-01-30 株式会社瑞萨科技 半导体器件及其制作方法
CN101593683B (zh) * 2008-05-29 2011-03-23 中芯国际集成电路制造(北京)有限公司 栅极及其形成方法
CN102569084A (zh) * 2010-12-16 2012-07-11 北大方正集团有限公司 P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺
CN101423929B (zh) * 2007-10-31 2012-11-07 高级技术材料公司 无定形Ge/Te的沉积方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365769C (zh) * 2002-12-19 2008-01-30 株式会社瑞萨科技 半导体器件及其制作方法
CN101423929B (zh) * 2007-10-31 2012-11-07 高级技术材料公司 无定形Ge/Te的沉积方法
CN101593683B (zh) * 2008-05-29 2011-03-23 中芯国际集成电路制造(北京)有限公司 栅极及其形成方法
CN102569084A (zh) * 2010-12-16 2012-07-11 北大方正集团有限公司 P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺
CN102569084B (zh) * 2010-12-16 2014-04-16 北大方正集团有限公司 P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺

Also Published As

Publication number Publication date
CN1134051C (zh) 2004-01-07

Similar Documents

Publication Publication Date Title
Stolk et al. Carbon incorporation in silicon for suppressing interstitial‐enhanced boron diffusion
CN1237592C (zh) 半导体器件中晶体管的形成方法
CN101055838B (zh) 一种制造一半导体器件的方法
Tsukamoto et al. High-energy ion implantation for ULSI
US20030096490A1 (en) Method of forming ultra shallow junctions
US6852610B2 (en) Semiconductor device and method for manufacturing the same
CN1218276A (zh) 超浅半导体结的制作
Eguchi et al. Comparison of arsenic and phosphorus diffusion behavior in silicon–germanium alloys
US20040185633A1 (en) Complementary junction-narrowing implants for ultra-shallow junctions
US7105427B1 (en) Method for shallow dopant distribution
JPH0642465B2 (ja) 浅い接合の形成方法
CN1134051C (zh) 锗预无定形注入结合低能注入形成超浅源漏延伸区的方法
Lunnon et al. Furnace and Rapid Thermal Annealing of P+/n Junctions in BF 2+‐Implanted Silicon
US20110097868A1 (en) Method for fabricating p-channel field-effect transistor (fet)
Zhang et al. Effects of oxygen-inserted layers on diffusion of boron, phosphorus, and arsenic in silicon for ultra-shallow junction formation
CN105206516B (zh) 一种在半导体器件中形成场截止层的方法
Hori et al. A new MOSFET with large-tilt-angle implanted drain (LATID) structure
CN102446769B (zh) 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法
Krüger et al. Diffusion and segregation of shallow As and Sb junctions in silicon
Lee Dopant activation by microwave anneal
Miura et al. Junction capacitance reduction due to self-aligned pocket implantation in elevated source/drain NMOSFETs
Kuroi et al. Highly reliable 0.15/spl mu/m MOSFETs with Surface Proximity Gettering (SPG) and nitrided oxide spacer using nitrogen implantation
Mikoshiba et al. Junction depth versus sheet resistivity in BF 2+-implanted rapid-thermal-annealed silicon
Drobny et al. Activation behavior of BF 2+ implants in RTP annealed silicon
Erzgräber et al. Properties of the TiSi2/p+ n structures formed by ion implantation through silicide and rapid thermal annealing

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130327

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INST OF MICROELECTRONICS, C. A. S

Free format text: FORMER NAME: MICROELECTRONIC CENTER, CHINESE ACADEMY OF SCIENCES

CP01 Change in the name or title of a patent holder

Address after: Beijing City, Qi Jia Huo Zi 100029

Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences

Address before: Beijing City, Qi Jia Huo Zi 100029

Patentee before: Insitute of microelectronics of the chinese academy of sciences

TR01 Transfer of patent right

Effective date of registration: 20130327

Address after: Beijing City, Qi Jia Huo Zi 100029

Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Address before: Beijing City, Qi Jia Huo Zi 100029

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

C56 Change in the name or address of the patentee

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Free format text: FORMER NAME: INST OF MICROELECTRONICS, C. A. S

CP03 Change of name, title or address

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences

Address before: Beijing City, Qi Jia Huo Zi 100029

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

CX01 Expiry of patent term

Granted publication date: 20040107

CX01 Expiry of patent term