CN103021848B - 一种锗硅异质结隧穿场效应晶体管及其制备方法 - Google Patents
一种锗硅异质结隧穿场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN103021848B CN103021848B CN201110279693.9A CN201110279693A CN103021848B CN 103021848 B CN103021848 B CN 103021848B CN 201110279693 A CN201110279693 A CN 201110279693A CN 103021848 B CN103021848 B CN 103021848B
- Authority
- CN
- China
- Prior art keywords
- layer
- sige
- silicon
- district
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 36
- 230000005641 tunneling Effects 0.000 title claims abstract description 32
- 230000005669 field effect Effects 0.000 title claims abstract description 30
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title abstract 4
- 238000002353 field-effect transistor method Methods 0.000 title description 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 76
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 76
- 239000010703 silicon Substances 0.000 claims description 74
- 238000000137 annealing Methods 0.000 claims description 23
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 18
- 230000001590 oxidative effect Effects 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 230000035755 proliferation Effects 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000012141 concentrate Substances 0.000 claims description 3
- 238000010303 mechanochemical reaction Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 abstract description 24
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 20
- 230000008569 process Effects 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000009776 industrial production Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract 2
- 230000000295 complement effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 238000011982 device technology Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002290 germanium Chemical class 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种锗硅异质结隧穿场效应晶体管及其制备方法，在SiGe或Ge区制作器件的源区，Si区制作器件的漏区，获得高ON电流的同时保证了低OFF电流，采用局部锗氧化浓缩技术实现局部高锗组份的SGOI或GOI，在局部高锗组份的SGOI或GOI中，锗组份从50%~100%可控，并且，薄膜厚度可控制在5~20nm，易于器件工艺实现。SiGe或Ge与Si在氧化浓缩过程中，它们之间形成了一个锗组份渐变的锗硅异质结结构，消除缺陷的产生。本发明的制备方法工艺简单，与CMOS工艺兼容，适用于大规模的工业生产。
Description
技术领域
本发明涉及一种晶体管及其制备方法，特别是涉及一种锗硅异质结隧穿场效应晶体管及其制备方法。
背景技术
近年来，以硅集成电路为核心的微电子技术得到了迅速的发展，集成电路芯片的发展基本上遵循摩尔定律，即半导体芯片集成度以每18个月翻一番的速度增长。在过去一段时间里，微电子技术的进步是以不断优化材料、工艺和流程的成本效益为基础的。然而，随着微电子技术的发展，常规的硅基CMOS晶体管按比例缩小已变得越来越困难。而且，现今利用MOSFET制造的大多数电子产品，出现以下主要问题：第一，由于MOSFET沟道缩短导致漏电变大，即使关机或待机中也会不断消耗电力。IBM引用欧盟的报告指出，10％的家庭和办公室电力都是浪费在电子产品的待机状态。第二，传统MOSFET受物理机制的限制，其亚阈值摆幅较高。
解决以上问题的方案之一就是采用隧穿场效应晶体管(Tunnel FET：TFET)结构，与传统的MOSFET相比，由于工作原理不同，可进一步缩小电路的尺寸，具有低漏电流、低亚阀值摆幅、低功耗等优异特性，但硅基隧穿场效应晶体管的ON电流偏小，虽然采用窄禁带材料(如Ge，SiGe等)可提高ON电流，但会导致OFF电流增加。
采用锗硅异质结隧穿场效应晶体管，在增加ON电流的同时保持小的OFF电流。但锗硅异质结的主要是通过外延技术制备，在高锗组份情况下，由于Ge和Si之间4.2％的晶格失配的限制，材料生长超过其临界厚度时就会产生大量的缺陷，导致器件漏电增加。而且，器件对薄膜厚度也有一定要求，太薄了器件工艺很难实现。因此，需要一种可行的办法实现高质量锗硅异质结结构、又具有一定薄膜厚度的方法，以实现高性能的锗硅异质结TFET。
发明内容
鉴于以上所述现状和现有技术的缺点，本发明的目的在于提供一种锗硅异质结隧穿场效应晶体管及其制备方法，以克服现有技术中锗硅异质结的缺陷及厚度等问题，达到能实现高性能TFET的目的。
为实现上述目的及其他相关目的，本发明提供一种锗硅异质结隧穿场效应晶体管的制备方法，所述方法至少包括以下步骤：步骤一，提供一具有顶层硅、埋氧层和背衬底的SOI衬底，在所述顶层硅上依次形成SiGe层及表面硅层，然后依据预设宽度刻蚀掉所述SiGe层及表面硅层的周侧部分，以在所述顶层硅表面形成由所述SiGe层及表面硅层堆叠的凸台结构；步骤二，在所述凸台结构的整个表面形成SiO2层，然后在所述SiO2层的表面形成Si3N4层，最后刻蚀以去除所述凸台结构顶部的Si3N4；步骤三，对所述凸台结构进行氧化退火，以氧化所述表面硅层并逐渐氧化所述SiGe层及所述顶层硅，使所述SiGe层的Ge向所述顶层硅纵向扩散并逐渐浓缩，并在所述顶层硅内横向扩散形成Ge组分渐变的Ge/Si异质结结构，以制备出SiGe或Ge区；步骤四，去除所述Si3N4层与SiO2层并对所述顶层硅与所述SiGe或Ge区表面进行抛光，然后在预定的位置制作隔离槽，以形成制备器件所用的SiGe或Ge区及Si区；步骤五，制作栅极、采用自对准工艺源区及漏区，其中，所述源区位于所述SiGe或Ge区，所述漏区位于所述Si区，所述栅极下同时包括部分SiGe或Ge区及部分Si区。
在本发明的的制备方法中，优先地采用化学气相沉积法制作所述SiGe层及表面硅层。
在本发明的的制备方法中，所述顶层硅的厚度为20～30nm，所述表面硅层的厚度为20～30nm。
在本发明的的制备方法中，所述SiGe层的厚度为20～50nm。
在本发明的的制备方法中，所述SiGe层的Ge组份为10％～25％。
在本发明的的制备方法中，所述步骤三中在O2气氛中进行氧化和N2气氛中进行退火。
在本发明的的制备方法中，所述步骤三中所述凸台结构层先进行第一氧化退火阶段，至所述顶层硅中Ge组份达50％时，再接着进行第二氧化退火阶段。
在本发明的的制备方法中，所述第一氧化退火阶段在1005～1100℃中氧化和退火若干次，每次氧化和退火时间为0.5～1小时，所述第二氧化退火阶段在900～950℃中氧化和退火若干次，每次氧化和退火时间为0.5～1小时。
在本发明的的制备方法中，所述步骤四中，采用热磷酸刻蚀以去除所述Si3N4层，采用HF刻蚀以去除所述SiO2层，采用机械化学法进行抛光。
在本发明的的制备方法中，所述步骤五还包括在栅极周侧制作侧墙结构的步骤。
此外，本发明还提供了一种锗硅异质结隧穿场效应晶体管，其至少包括：SOI衬底，具有顶层硅、埋氧层和背衬底；栅极，凸设于所述顶层硅的上表面；有源区，位于所述栅电极下方并形成于所述顶层硅中，所述有源区包括具有源区的SiGe或Ge区，以及具有漏区的Si区，且所述SiGe或Ge区与Si区相接部形成一Ge组分渐变的Ge/Si异质结结构；以及隔离槽，位于所述有源区的周侧用以将所述有源区隔离。
在本发明的晶体管中，所述栅极包括结合在所述顶层硅上的栅绝缘层、结合在所述栅绝缘层上的栅电极及设置于所述栅绝缘层与栅电极周侧的侧墙结构。
在本发明的晶体管中，所述源区为P型掺杂区，所述漏区为N型掺杂区。
在本发明的晶体管中，所述源区为N型掺杂区，所述漏区为P型掺杂区。
如以上两晶体管所述，所述P型掺杂区的掺杂元素为B或BF2，所述N型掺杂区的掺杂元素为P、As或Sb。
在本发明的晶体管中，所述SiGe或Ge区Ge的组份为50％～100％。
在本发明的晶体管中，所述SiGe或Ge区的厚度为5～20nm。
如上所述，本发明实现了一种平面型锗硅异质结结构隧穿场效应晶体管，在SiGe(或Ge)区制作器件的源区，Si区制作器件的漏区，获得高ON电流的同时保证了低OFF电流。采用局部锗氧化浓缩技术实现局部高锗组份的SGOI或GOI，在局部高锗组份的SGOI或GOI中，锗组份从50％～100％可控，并且，薄膜厚度可控制在5～20nm，易于器件工艺实现。SiGe(或Ge)与Si在氧化浓缩过程中，它们之间形成了一个锗组份渐变的锗硅异质结结构，消除缺陷的产生。本发明的制备方法工艺简单，与CMOS工艺兼容，适用于大规模的工业生产。
附图说明
图1a～图5显示为本发明制备方法各步骤所呈现的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在不背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1a～图5所示，本发明提供一种锗硅异质结隧穿场效应晶体管的制备方法，其至少包括以下步骤：
请参阅图1a～图1b，如图所示，首先进行步骤一，提供一具有顶层硅13、埋氧层12和背衬底11的SOI衬底1，具体地，可提供一具有顶层硅、SiO2埋氧层和硅基底的SOI衬底1，在所述顶层硅上采用化学气相沉积法依次生长SiGe层28及表面硅层29，当然，也可采用分子束外延依次形成SiGe层28及表面硅层29，然后依据预设宽度刻蚀掉所述SiGe层28及表面硅层29的周侧部分，具体地，可采用干法或者湿法刻蚀法刻蚀掉所述SiGe层28及表面硅层29的周侧部分，以在所述顶层硅表面形成由所述SiGe层28及表面硅层29堆叠的凸台结构。
作为本发明实施例的一个优选方案，所述顶层硅13的厚度可选20～30nm，所述表面硅层29的厚度可选20～30nm，所述SiGe层28的厚度可选20～50nm，所述SiGe层28中Ge组份为10％～25％。
请参阅图2，如图所示，接着进行步骤二，在所述凸台结构的整个表面形成SiO2层26，然后在所述SiO2层26的表面形成Si3N4层27，在具体的实施过程中，采用氧化或者化学气相沉积的方式以形成所述SiO2层26，采用化学气相沉积法形成所述Si3N4层27，最后刻蚀以去除所述凸台结构顶部的Si3N4。
请参阅图3，如图所示，然后进行步骤三，对所述凸台结构进行氧化退火，以氧化所述表面硅层29并逐渐氧化所述SiGe层28及所述顶层硅13，使所述SiGe层28的Ge向所述顶层硅13纵向扩散并逐渐浓缩，并在所述顶层硅内13横向扩散形成Ge组分渐变的Ge/Si异质结结构23，以制备出SiGe或Ge区21；
作为本实施例的一个优选方案为，将所述凸台结构置于O2气氛中进行氧化和N2气氛中首先进行第一氧化退火阶段，具体地，在1005～1100℃中氧化和退火若干次，每次氧化和退火时间为0.5～1小时，直到所述顶层硅13中Ge组份达50％，然后进行第二氧化退火阶段，在900～950℃中氧化和退火若干次，每次氧化和退火时间为0.5～1小时，以使Ge浓度在所述底层硅13中逐渐升高，并与所述顶层硅13横向相互扩散以形成Ge组份渐变的Ge/Si异质结结构23。具体的过程为，在氧化退火过程中，所述表面硅层26被氧化成SiO2，并且所述SiGe层28中的Si也被逐渐氧化为SiO2，所述SiGe层28由于被氧化使得Ge浓度逐渐升高并向所述顶层硅13纵向扩散，同时，所述顶层硅13也向SiGe层28扩散而逐渐被氧化也使得所述Ge在所述顶层硅13中的浓度逐渐提高，并横向扩散形成Ge组份渐变的Ge/Si异质结结构23。
请参阅图4a～图4b，如图所示，进行步骤四，去除所述Si3N4层27与SiO2层26并对所述顶层硅13与所述SiGe或Ge区21表面进行抛光，然后在预定的位置制作隔离槽3，以形成SiGe或Ge区21及Si区22作为器件的有源区。
在具体的实施过程中，采用热磷酸刻蚀以去除所述Si3N4层27，采用HF刻蚀以去除所述SiO2层26，当然，也可以采用反应离子刻蚀法等对所述Si3N4层27及SiO2层26进行刻蚀，采用机械化学法对所述顶层硅13与所述SiGe或Ge区21表面进行抛光。
需要说明的是，所述隔离槽3优选STI隔离槽，其制作方法为，利用干法或湿法刻蚀法于所述顶层硅13中刻蚀出两个沟槽，然后于所述沟槽内采用化学气相沉积法等沉积SiO2作为隔离填充介质以完成所述STI隔离槽的制备。
步骤五，制作栅极4、采用自对准工艺制作源区24及漏区25，其中，所述源区24位于所述SiGe或Ge区21，所述漏区25位于所述Si区22，所述栅极4下同时包括部分SiGe或Ge区21及部分Si区22。
具体的实施过程为，于所述顶层硅13、SiGe或Ge区21、Si区22及隔离槽3表面形成栅绝缘层41和栅电极层42，根据预设栅极4的位置和大小刻蚀制备所述栅极4，并在栅极4周侧制作侧墙结构43，所述侧墙结构43可为SiO2、Si3N4等然后采用自对准工艺对所述源区24与漏区25进行离子注入，在一优选实施方案中，对所述源区24采用B或BF2进行P型掺杂，对所述漏区25采用P、As或Sb进行N型掺杂，当然，也可对所述源区24采用P、As或Sb进行N型掺杂，对所述漏区25采用B或BF2进行P型掺杂，最后制作源区、漏区和栅极的电极引出，以完成所述锗硅异质结隧穿场效应晶体管的制备。
如图5所示，本发明还提供了一种锗硅异质结隧穿场效应晶体管，所述晶体管至少包括：SOI衬底1，具有顶层硅11、埋氧层12和背衬底13，具体地，所述埋氧层材质为SiO2，所述背衬底的材质为Si；栅极4，凸设于所述顶层硅13和SiGe或Ge区21的上表面，具体地，所述栅极包括结合在所述顶层硅13和SiGe或Ge区21上的栅绝缘层41、结合在所述栅绝缘层41上的栅电极42及设置于所述栅绝缘层41与栅金属电极42周侧的侧墙结构43，所述栅绝缘层41为SiO2层或HfO2、Al2O3、SiON等H-K绝缘介质层，所述栅电极42的材质可为NiSi、TaN、TiN等，所述侧墙结构43为SiO2层，也可为Si3N4层等；有源区2，位于所述栅极4下方并形成于所述顶层硅13中，所述有源区2包括具有源区24的SiGe或Ge区21，以及具有漏区25的Si区22，且所述SiGe或Ge区21与Si区22相接部形成一Ge组分渐变的Ge/Si异质结结构23；以及隔离槽3，位于所述有源区2的周侧用以将所述有源区2隔开，以实现器件间的隔离，优选地，所述隔离槽3为STI隔离槽，并采用SiO2作为所述STI隔离槽的隔离填充介质。
在本发明的实施例中，一个实施方案为，所述源区24为P型掺杂区，则所述漏区25为N型掺杂区，可采用的另一各实施方案为，所述源区24为N型掺杂区，所述漏区25为P型掺杂区。对此两实施方案，需要说明的是，所述P型掺杂区的掺杂元素为B或BF2，所述N型掺杂区的掺杂元素为P、As或Sb，其中，N型和P型掺杂均通过离子注入并快速人退火或激光退火实现。
作为被实施例的一个优选方案，所述SiGe或Ge区21中Ge的含量为50％～100％，所述SiGe或Ge区21的厚度为5～20nm。
综上所述，本发明实现了一种平面型锗硅异质结结构隧穿场效应晶体管，在SiGe(或Ge)区制作器件的源区，Si区制作器件的漏区，获得高ON电流的同时保证了低OFF电流。采用局部锗氧化浓缩技术实现局部高锗组份的SGOI或GOI，在局部高锗组份的SGOI或GOI中，锗组份从50％～100％可控，并且，薄膜厚度可控制在5～20nm，易于器件工艺实现。SiGe(或Ge)与Si在氧化浓缩过程中，它们之间形成了一个锗组份渐变的锗硅异质结结构，消除缺陷的产生。本发明的制备方法工艺简单，与CMOS工艺兼容，适用于大规模的工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (17)
1.一种锗硅异质结隧穿场效应晶体管的制备方法，其特征在于，至少包括以下步骤：
步骤一，提供一具有顶层硅、埋氧层和背衬底的SOI衬底，在所述顶层硅上依次形成SiGe层及表面硅层，然后依据预设宽度刻蚀掉所述SiGe层及表面硅层的周侧部分，以在所述顶层硅表面形成由所述SiGe层及表面硅层堆叠的凸台结构；
步骤二，在所述凸台结构的整个表面形成SiO2层，然后在所述SiO2层的表面形成Si3N4层，最后刻蚀以去除所述凸台结构顶部的Si3N4；
步骤三，对所述凸台结构进行氧化退火，以氧化所述表面硅层并逐渐氧化所述SiGe层及所述顶层硅，使所述SiGe层的Ge向所述顶层硅纵向扩散并逐渐浓缩，并在所述顶层硅内横向扩散形成Ge组分渐变的Ge/Si异质结结构，以制备出SiGe或Ge区；
步骤四，去除所述Si3N4层与SiO2层并对所述顶层硅与所述SiGe或Ge区表面进行抛光，然后在预定的位置制作隔离槽，以形成制备器件所用的SiGe或Ge区及Si区；
步骤五，制作栅极、采用自对准工艺制作源区及漏区，其中，所述源区位于所述SiGe或Ge区，所述漏区位于所述Si区，所述栅极下同时包括部分SiGe或Ge区及部分Si区。
2.根据权利要求1所述的锗硅异质结隧穿场效应晶体管的制备方法，其特征在于：采用化学气相沉积法外延生长所述SiGe层及表面硅层。
3.根据权利要求1所述的锗硅异质结隧穿场效应晶体管的制备方法，其特征在于：所述顶层硅的厚度为20～30nm，所述表面硅层的厚度为20～30nm。
4.根据权利要求1所述的锗硅异质结隧穿场效应晶体管的制备方法，其特征在于：所述SiGe层的厚度为20～50nm。
5.根据权利要求1所述的锗硅异质结隧穿场效应晶体管的制备方法，其特征在于：所述SiGe层的Ge组份为10％～25％。
6.根据权利要求1所述的锗硅异质结隧穿场效应晶体管的制备方法，其特征在于：所述步骤三中在O2气氛中进行氧化和N2气氛中进行退火。
7.根据权利要求1所述的锗硅异质结隧穿场效应晶体管的制备方法，其特征在于：所述步骤三中所述凸台结构层先进行第一氧化退火阶段，至所述顶层硅中Ge组份达50％时，再接着进行第二氧化退火阶段。
8.根据权利要求7所述的锗硅异质结隧穿场效应晶体管的制备方法，其特征在于：所述第一氧化退火阶段在1005～1100℃中氧化和退火若干次，每次氧化和退火时间为0.5～1小时，所述第二氧化退火阶段在900～950℃中氧化和退火若干次，每次氧化和退火时间为0.5～1小时。
9.根据权利要求1所述的锗硅异质结隧穿场效应晶体管的制备方法，其特征在于：所述步骤四中，采用热磷酸刻蚀以去除所述Si3N4层，采用HF刻蚀以去除所述SiO2层，采用机械化学法进行抛光。
10.根据权利要求1所述的锗硅异质结隧穿场效应晶体管的制备方法，其特征在于：所述步骤五还包括在栅极周侧制作侧墙结构的步骤。
11.一种锗硅异质结隧穿场效应晶体管，其特征在于，所述晶体管至少包括：
SOI衬底，具有顶层硅、埋氧层和背衬底；
栅极，凸设于所述顶层硅的上表面；
有源区，位于所述栅极下方并形成于所述顶层硅中，所述有源区包括具有源区的SiGe或Ge区，以及具有漏区的Si区，且所述SiGe或Ge区与Si区相接部形成一Ge组分渐变的Ge/Si异质结结构；以及
隔离槽，位于所述有源区的周侧用以将所述有源区隔离。
12.根据权利要求11所述的锗硅异质结隧穿场效应晶体管，其特征在于：所述栅极包括结合在所述顶层硅上的栅绝缘层、结合在所述栅绝缘层上的栅电极及设置于所述栅绝缘层与栅电极周侧的侧墙结构。
13.根据权利要求11所述的锗硅异质结隧穿场效应晶体管，其特征在于：所述源区为P型掺杂区，所述漏区为N型掺杂区。
14.根据权利要求11所述的锗硅异质结隧穿场效应晶体管，其特征在于：所述源区为N型掺杂区，所述漏区为P型掺杂区。
15.根据权利要求13或14所述的锗硅异质结隧穿场效应晶体管，其特征在于：所述P型掺杂区的掺杂元素为B或BF2，所述N型掺杂区的掺杂元素为P、As或Sb。
16.根据权利要求11所述的锗硅异质结隧穿场效应晶体管，其特征在于：所述SiGe或Ge区Ge的组份为50％～100％。
17.根据权利要求11所述的锗硅异质结隧穿场效应晶体管，其特征在于：所述SiGe或Ge区的厚度为5～20nm。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110279693.9A CN103021848B (zh) | 2011-09-20 | 2011-09-20 | 一种锗硅异质结隧穿场效应晶体管及其制备方法 |
| PCT/CN2012/081589 WO2013041019A1 (zh) | 2011-09-20 | 2012-09-19 | 一种锗硅异质结隧穿场效应晶体管及其制备方法 |
| US13/811,268 US8828812B2 (en) | 2011-09-20 | 2012-09-19 | Silicon-germanium heterojunction tunnel field effect transistor and preparation method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110279693.9A CN103021848B (zh) | 2011-09-20 | 2011-09-20 | 一种锗硅异质结隧穿场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103021848A CN103021848A (zh) | 2013-04-03 |
| CN103021848B true CN103021848B (zh) | 2015-06-24 |
Family
ID=47913883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110279693.9A Expired - Fee Related CN103021848B (zh) | 2011-09-20 | 2011-09-20 | 一种锗硅异质结隧穿场效应晶体管及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8828812B2 (zh) |
| CN (1) | CN103021848B (zh) |
| WO (1) | WO2013041019A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103985745B (zh) * | 2014-04-24 | 2016-08-24 | 北京大学 | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 |
| US9728639B2 (en) * | 2015-01-02 | 2017-08-08 | Samsung Electronics Co., Ltd. | Tunnel field effect transistors having low turn-on voltage |
| CN104730111A (zh) * | 2015-03-27 | 2015-06-24 | 中国科学院上海微系统与信息技术研究所 | 基于Si/SiGe/Si量子阱MOSFET的生物传感器及其制备方法 |
| KR101682420B1 (ko) * | 2015-06-23 | 2016-12-06 | 서강대학교산학협력단 | 선택적 게르마늄 응축과 측벽공정을 이용한 자기정렬된 이종접합 터널링 전계효과 트랜지스터의 제조방법 |
| US9818761B2 (en) | 2015-06-25 | 2017-11-14 | International Business Machines Corporation | Selective oxidation for making relaxed silicon germanium on insulator structures |
| US10361219B2 (en) | 2015-06-30 | 2019-07-23 | International Business Machines Corporation | Implementing a hybrid finFET device and nanowire device utilizing selective SGOI |
| US10276663B2 (en) * | 2016-07-18 | 2019-04-30 | United Microelectronics Corp. | Tunneling transistor and method of fabricating the same |
| FR3078437B1 (fr) * | 2018-02-23 | 2022-02-04 | St Microelectronics Crolles 2 Sas | Jonction pn |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010037736A1 (de) * | 2009-12-17 | 2011-06-22 | Indian Institute Of Technology, Bombay | Tunnel-Feldeffekttransistoren |
| CN102169897A (zh) * | 2010-02-26 | 2011-08-31 | 株式会社东芝 | 半导体装置及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8368127B2 (en) * | 2009-10-08 | 2013-02-05 | Globalfoundries Singapore Pte., Ltd. | Method of fabricating a silicon tunneling field effect transistor (TFET) with high drive current |
| CN101771050A (zh) * | 2009-12-24 | 2010-07-07 | 复旦大学 | 一种互补隧穿晶体管结构及其制备方法 |
-
2011
- 2011-09-20 CN CN201110279693.9A patent/CN103021848B/zh not_active Expired - Fee Related
-
2012
- 2012-09-19 WO PCT/CN2012/081589 patent/WO2013041019A1/zh active Application Filing
- 2012-09-19 US US13/811,268 patent/US8828812B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010037736A1 (de) * | 2009-12-17 | 2011-06-22 | Indian Institute Of Technology, Bombay | Tunnel-Feldeffekttransistoren |
| CN102169897A (zh) * | 2010-02-26 | 2011-08-31 | 株式会社东芝 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140199825A1 (en) | 2014-07-17 |
| US8828812B2 (en) | 2014-09-09 |
| WO2013041019A1 (zh) | 2013-03-28 |
| CN103021848A (zh) | 2013-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103021848B (zh) | 一种锗硅异质结隧穿场效应晶体管及其制备方法 | |
| US8748983B2 (en) | Embedded source/drain MOS transistor | |
| CN103915345A (zh) | 半导体器件及其制造方法 | |
| CN102790004B (zh) | 一种全隔离混合晶向soi的制备方法 | |
| US9287264B1 (en) | Epitaxially grown silicon germanium channel FinFET with silicon underlayer | |
| CN102194884B (zh) | 一种混合导通机制的场效应晶体管 | |
| CN103325787B (zh) | Cmos器件及其制造方法 | |
| CN106328505B (zh) | 半导体结构的形成方法 | |
| CN103794501B (zh) | 晶体管及其形成方法 | |
| CN105244375B (zh) | 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法 | |
| CN102738161B (zh) | 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法 | |
| CN104465377B (zh) | Pmos晶体管及其形成方法 | |
| CN102738160B (zh) | 一种基于回型沟道工艺的混合晶面SOI BiCMOS集成器件及制备方法 | |
| CN103426766B (zh) | Pmos晶体管及其形成方法 | |
| CN105206584A (zh) | 异质沟道槽型栅cmos集成器件及其制备方法 | |
| CN106558489A (zh) | 一种纳米线结构、围栅纳米线器件及其制造方法 | |
| CN105390531B (zh) | 一种隧穿场效应晶体管的制备方法 | |
| CN103165509B (zh) | 准绝缘体上硅场效应晶体管的制备方法 | |
| CN102723341B (zh) | 一种混合晶面应变Si垂直沟道BiCMOS集成器件及制备方法 | |
| CN102916015B (zh) | 一种基于SOI SiGe HBT的应变Si BiCMOS集成器件及制备方法 | |
| CN106409678A (zh) | 晶体管及其形成方法 | |
| CN102751282B (zh) | 一种基于晶面选择的应变BiCMOS集成器件及制备方法 | |
| CN102738174B (zh) | 一种三应变全平面SOI BiCMOS集成器件及制备方法 | |
| CN102723330B (zh) | 一种应变Si BiCMOS集成器件及制备方法 | |
| CN102738175B (zh) | 一种基于SOI衬底的BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150624 Termination date: 20190920 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |