CN101771050A - 一种互补隧穿晶体管结构及其制备方法 - Google Patents

一种互补隧穿晶体管结构及其制备方法 Download PDF

Info

Publication number
CN101771050A
CN101771050A CN200910200625A CN200910200625A CN101771050A CN 101771050 A CN101771050 A CN 101771050A CN 200910200625 A CN200910200625 A CN 200910200625A CN 200910200625 A CN200910200625 A CN 200910200625A CN 101771050 A CN101771050 A CN 101771050A
Authority
CN
China
Prior art keywords
tunneling transistor
low energy
gap width
energy gap
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910200625A
Other languages
English (en)
Inventor
王鹏飞
孙清清
丁士进
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN200910200625A priority Critical patent/CN101771050A/zh
Publication of CN101771050A publication Critical patent/CN101771050A/zh
Priority to PCT/CN2010/002151 priority patent/WO2011075955A1/zh
Priority to US13/378,114 priority patent/US20120261744A1/en
Pending legal-status Critical Current

Links

Images

Abstract

本发明属于微电子技术领域，具体公开了一种源极为窄禁带宽度的互补隧穿晶体管(CTFET)结构及其制备方法。该互补隧穿晶体管由源极为窄禁带宽度的U形N型隧穿晶体管(NTFET)和U形P型隧穿晶体管(PTFET)组成。对于N型隧穿晶体管，使用SiGe、Ge等材料，对于P型隧穿晶体管，使用AsGa、InAsGa等材料。由于该CTFET采用了窄禁带宽度材料，其驱动电流得到提升，同时，由于该CTFET采用了U形沟道结构，其漏电流也得到了抑制。本发明提出的CTFET具有低漏电流、高驱动电流、低功耗、集成度高等优点。

Description

一种互补隧穿晶体管结构及其制备方法
技术领域
本发明属于微电子技术领域。涉及一种晶体管，特别涉及一种互补隧穿晶体管结构，本发明还涉及一种互补隧穿晶体管结构的制备方法。
背景技术
近年来，以硅集成电路为核心的微电子技术得到了迅速的发展，集成电路芯片的发展基本上遵循摩尔定律，即半导体芯片的集成度以每18个月翻一番的速度增长。可是随着半导体芯片集成度的不断增加，MOS晶体管的沟道长度也在不断的缩短，当MOS晶体管的沟道长度变得非常短时，短沟道效应会使半导体芯片性能劣化，甚至无法正常工作。
如今的集成电路器件技术已经处于45nm左右，MOS管源极和漏极间的漏电流随沟道长度的缩小迅速上升。在30nm以下，有必要使用新的器件以获得较小的漏电流，降低芯片功耗。解决上述问题的方案之一就是采用隧穿晶体管结构。隧穿晶体管是一种漏电流非常小的晶体管，可以进一步缩小电路的尺寸、降低电压，大大降低芯片的功耗。可是尽管隧穿晶体管可以缩小到20纳米，但是其漏电流也在随器件的缩小而不断上升。普通隧穿晶体管的驱动电流较MOS晶体管的驱动电流低3-4个数量级，因此需要提高其驱动电流，以提高集成隧穿晶体管的芯片的性能。目前面临的问题是在提高隧穿晶体管驱动电流的同时往往会导致隧穿晶体管的漏电流上升，这样就会影响半导体器件的性能。
发明内容
本发明的目的在于提出一种隧穿晶体管结构，该隧穿晶体管的驱动电流得到提升的同时其漏电流也可以得到减小。
为达到本发明的上述目的，本发明提出一种互补隧穿晶体管(CTFET)结构，其特征是，该互补隧穿晶体管由源极为窄禁带宽度的N型隧穿晶体管(NTFET)和P型隧穿晶体管(PTFET)组成。所述N型隧穿晶体管的窄禁带宽度材料为SiGe或者Ge；所述P型隧穿晶体管的窄禁带宽度材料为AsGa或者InAsGa。所述的N型隧穿晶体管和所述的P型隧穿晶体管都采用U形沟道结构。
本发明提供的一种互补隧穿晶体管结构的制造方法，包括下列步骤：
提供一个半导体集成电路衬底；在所述衬底上注入离子进行第一种掺杂；在所述衬底上注入离子进行第二种掺杂；利用光刻技术和刻蚀技术形成器件的U形沟道结构；依次淀积形成氧化物介质层、高K(高介电常数)材料介质层、导电层和硬掩膜层，然后对氧化物介质层、高K材料介质层、导电层和硬掩膜层进行刻蚀形成器件的栅极结构；淀积第一种绝缘介质，再对所述的第一种绝缘介质进行刻蚀形成侧墙结构；第一次选择性刻蚀半导体集成电路衬底；选择性外延生长第一种窄禁带宽度材料形成掺杂的区域；第二次选择性刻蚀半导体集成电路衬底；选择性外延生长第二种窄禁带宽度材料形成掺杂的区域；形成接触与互连布线。
所述的半导体衬底为已经形成浅槽隔离的单晶硅或绝缘体上的硅(SOI)；所述第一种掺杂为n型，所述第二种掺杂为p型，或者，所述第一种掺杂为p型，所述第二种掺杂为n型；所述的导电层为多晶硅、无定形硅、钨金属、氮化钛或者氮化钽；所述的硬掩膜层可以是金属层、介质层、半导体层或者它们的组合组成，主要用来在后续的刻蚀过程中保护用作栅电极的导电层；所述第一种绝缘介质为SiO2、Si3N4或者它们之间相混合的绝缘材料；所述的第一种窄禁带宽度材料为SiGe或者Ge，所述的第二种窄禁带宽度材料为AsGa或者InAsGa，或者，所述的第一种窄禁带宽度材料为AsGa或者InAsGa，所述的第二种窄禁带宽度材料为SiGe或者Ge。所述的氧化物介质层为氧化硅介质层。
本发明的互补隧穿晶体管由于采用了窄禁带宽度材料，其驱动电流得到了提升，同时，由于该互补隧穿晶体管采用U形沟道结构，其漏电流也得到了抑制。因此，本发明提出的CTFET在驱动电流得到提高的同时漏电流也得到了减小。而且，该互补隧穿晶体管使用不同材料作为U形沟道的NTFET和PTFET的源极，可以制成类似CMOS的CTFET集成电路。
本发明还提供一种集成电路芯片，该芯片上至少有一个半导体为上述的互补隧穿晶体管。
附图说明
图1为本发明实例中的一个半导体集成电路衬底的截面图。
图2为继图1后在提供的衬底上进行第一种离子注入形成掺杂区域后的截面图。
图3为继图2后进行第二种离子注入形成掺杂区域后的截面图。
图4为继图3后淀积形成介质层和光阻层，并刻蚀形成器件的U形沟道结构后的截面图。
图5为继图4后去除介质层和光阻层，再依次淀积形成栅氧化物介质层、高k介质层、导电层、硬掩膜层和光阻层后的截面图。
图6为继图5后形成器件的栅结构后的截面图。
图7为继图6后形成一层氧化物介质层并对其进行刻蚀后的截面图。
图8为继图8后形成器件的侧墙结构后的截面图。
图9为继图8后对半导体衬底进行第一次选择性刻蚀后的截面图。
图10为继图9后选择性外延生长第一种窄禁带宽度材料形成掺杂区域后的截面图。
图11为继图10后对半导体衬底进行第二次选择性刻蚀后的截面图。
图12为继图11后选择性外延生长第二种窄禁带宽度材料形成掺杂区域后的截面图。
图13为继图12后进行金属布线后的截面图。
具体实施方式
下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语晶片和衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。
请参照图1，提供一个半导体集成电路衬底，所示10为硅衬底中轻掺杂的n型或p型离子区域；11为硅衬底中轻掺杂的p型或n型离子区域，或者为氧化物；12为硅衬底中轻掺杂的n阱或p阱，或者为氧化物；100为硅衬底中的隔离槽介质层。
如图2，在提供的集成电路衬底上淀积一层薄膜101比如光阻层，然后刻蚀部分薄膜101，再进行n+离子注入，102为n+离子注入后形成的掺杂区域。
如图3，去除掉薄膜101后淀积形成薄膜103比如光阻层，然后刻蚀部分薄膜103，再进行p+离子注入，104为p+离子注入后形成的掺杂区域。
如图4，去除薄膜104后，淀积形成薄膜105和薄膜106，然后刻蚀出器件的U形沟道结构201和202。薄膜105比如为Si3N4，薄膜106为光阻层。
如图5，去除薄膜105和薄膜106，然后依次淀积形成薄膜107、薄膜108、薄膜109、薄膜110、薄膜111和薄膜112，薄膜107比如为SiO2，薄膜108为高k介质层，薄膜109比如为TiN或者TaN，薄膜110比如为多晶硅，薄膜111比如为Si3N4，薄膜112为光阻层。
如图6，对薄膜107、薄膜108、薄膜109、薄膜110、薄膜111和薄膜112进行刻蚀形成器件的栅极结构。
如图7，去除薄膜112，然后淀积一层薄膜113和光阻层，然后对光阻层和薄膜113进行刻蚀，再除光阻层，薄膜113比如为SiO2。
如图8，淀积一层薄膜114和光阻层，再对光阻层和薄膜114进行刻蚀形成侧墙结构，然后去除光阻层，薄膜114比如为Si3N4。
如图9，淀积一层薄膜115比如为光阻层，然后对薄膜115和半导体衬底进行第一次有选择性的刻蚀。
如图10，去除薄膜115，然后对半导体衬底进行第一次选择性外延生长窄禁带宽度材料比如为SiGe或者Ge，116为第一次选择性外延生长后形成的掺杂区域。
如图11，淀积一层薄膜117比如为光阻层，然后对薄膜117和半导体衬底进行第二次有选择性的刻蚀。
如图12，去除薄膜117，然后对半导体衬底进行第二次选择性外延生长窄禁带宽度材料比如为AsGa或者InAsGa，118为第二次选择性外延生长后形成的掺杂区域。
如图13，将器件进行互连，薄膜119为TiN、Ti、Ta、或者TaN，金属导线120、121、122、123、124和125为铜或者钨。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。
本发明提出的互补隧穿晶体管具有低漏电流、高驱动电流、低功耗、集成度高等优点，它可以取代CMOS技术，特别适用于低功耗芯片的制造。

Claims (11)

1.一种互补隧穿晶体管结构，其特征在于，该互补隧穿晶体管由源极为窄禁带宽度的N型隧穿晶体管和P型隧穿晶体管组成。
2.根据权利要求1所述的结构，其特征在于所述N型隧穿晶体管的窄禁带宽度材料为SiGe或者Ge；所述P型隧穿晶体管的窄禁带宽度材料为AsGa或者InAsGa。
3.根据权利要求1所述的结构，其特征在于所述的N型隧穿晶体管和P型隧穿晶体管采用U形沟道结构。
4.一种互补隧穿晶体管结构的制造方法，其特征在于，该方法包括下列步骤：
提供一个半导体集成电路衬底；
在所述衬底上注入离子形成第一种掺杂的区域；
在所述衬底上注入离子形成第二种掺杂的区域；
利用光刻技术和刻蚀技术形成器件的沟道结构；
依次淀积形成氧化硅介质层、高K材料介质层、导电层和硬掩膜层；
对氧化硅介质层、高K材料介质层、导电层和硬掩膜层进行刻蚀形成器件的栅极结构；
淀积第一种绝缘介质，再对所述的第一种绝缘介质进行刻蚀形成侧墙结构；
第一次选择性刻蚀半导体集成电路衬底；
选择性外延生长第一种窄禁带宽度材料形成掺杂的区域；
第二次选择性刻蚀半导体集成电路衬底；
选择性外延生长第二种窄禁带宽度材料形成掺杂的区域；
形成接触与互连布线。
5.根据权利要求4所述的方法，其特征在于，所述第一种掺杂为n型，所述第二种掺杂为p型；或者，所述第一种掺杂为p型，所述第二种掺杂为n型。
6.根据权利要求4所述的方法，其特征在于，所述器件的沟道结构为U形沟道结构。
7.根据权利要求4所述的方法，其特征在于，所述的导电层为多晶硅、无定形硅、钨金属、氮化钛或者氮化钽。
8.根据权利要求4所述的方法，其特征在于，所述的硬掩膜层是金属层、介质层、半导体层或者它们的组合组成。
9.根据权利要求4所述的方法，其特征在于，所述第一种绝缘介质为SiO2、Si3N4或者它们之间相混合的绝缘材料。
10.根据权利要求4所述的方法，其特征在于，所述的第一种窄禁带宽度材料为SiGe或者Ge，所述的第二种窄禁带宽度材料为AsGa或者InAsGa；或者，所述的第一种窄禁带宽度材料为AsGa或者InAsGa，所述的第二种窄禁带宽度材料为SiGe或者Ge。
11.一种集成电路芯片，其特征在于，该芯片上至少有一个半导体器件为权利要求1所述的互补隧穿晶体管结构。
CN200910200625A 2009-12-24 2009-12-24 一种互补隧穿晶体管结构及其制备方法 Pending CN101771050A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200910200625A CN101771050A (zh) 2009-12-24 2009-12-24 一种互补隧穿晶体管结构及其制备方法
PCT/CN2010/002151 WO2011075955A1 (zh) 2009-12-24 2010-12-24 一种微电子器件结构及其制造方法
US13/378,114 US20120261744A1 (en) 2009-12-24 2010-12-24 Microelectronic device structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910200625A CN101771050A (zh) 2009-12-24 2009-12-24 一种互补隧穿晶体管结构及其制备方法

Publications (1)

Publication Number Publication Date
CN101771050A true CN101771050A (zh) 2010-07-07

Family

ID=42503793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910200625A Pending CN101771050A (zh) 2009-12-24 2009-12-24 一种互补隧穿晶体管结构及其制备方法

Country Status (1)

Country Link
CN (1) CN101771050A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011075955A1 (zh) * 2009-12-24 2011-06-30 复旦大学 一种微电子器件结构及其制造方法
CN102184955A (zh) * 2011-04-07 2011-09-14 清华大学 互补隧道穿透场效应晶体管及其形成方法
CN102339753A (zh) * 2010-07-16 2012-02-01 中国科学院微电子研究所 一种隧穿晶体管结构及其制造方法
WO2013041019A1 (zh) * 2011-09-20 2013-03-28 中国科学院上海微系统与信息技术研究所 一种锗硅异质结隧穿场效应晶体管及其制备方法
WO2013170517A1 (zh) * 2012-05-18 2013-11-21 北京大学 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法
CN104201198A (zh) * 2014-08-01 2014-12-10 华为技术有限公司 隧穿晶体管结构及其制造方法
CN105470300A (zh) * 2014-09-10 2016-04-06 中国科学院微电子研究所 一种FinFET结构及其制造方法
WO2017113418A1 (zh) * 2015-12-31 2017-07-06 华为技术有限公司 半导体器件及半导体器件的制备方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011075955A1 (zh) * 2009-12-24 2011-06-30 复旦大学 一种微电子器件结构及其制造方法
CN102339753B (zh) * 2010-07-16 2014-03-19 中国科学院微电子研究所 一种隧穿晶体管结构及其制造方法
CN102339753A (zh) * 2010-07-16 2012-02-01 中国科学院微电子研究所 一种隧穿晶体管结构及其制造方法
CN102184955B (zh) * 2011-04-07 2012-12-19 清华大学 互补隧道穿透场效应晶体管及其形成方法
CN102184955A (zh) * 2011-04-07 2011-09-14 清华大学 互补隧道穿透场效应晶体管及其形成方法
WO2012136066A1 (en) * 2011-04-07 2012-10-11 Tsinghua University Complementary tunneling field effect transistor and method for forming the same
US8653504B2 (en) 2011-04-07 2014-02-18 Tsinghua University Complementary tunneling field effect transistor and method for forming the same
WO2013041019A1 (zh) * 2011-09-20 2013-03-28 中国科学院上海微系统与信息技术研究所 一种锗硅异质结隧穿场效应晶体管及其制备方法
US8921174B2 (en) 2012-05-18 2014-12-30 Peking University Method for fabricating complementary tunneling field effect transistor based on standard CMOS IC process
WO2013170517A1 (zh) * 2012-05-18 2013-11-21 北京大学 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法
CN104201198A (zh) * 2014-08-01 2014-12-10 华为技术有限公司 隧穿晶体管结构及其制造方法
WO2016015501A1 (zh) * 2014-08-01 2016-02-04 华为技术有限公司 隧穿晶体管结构及其制造方法
CN104201198B (zh) * 2014-08-01 2017-04-05 华为技术有限公司 隧穿晶体管结构及其制造方法
CN105470300A (zh) * 2014-09-10 2016-04-06 中国科学院微电子研究所 一种FinFET结构及其制造方法
CN105470300B (zh) * 2014-09-10 2019-02-22 中国科学院微电子研究所 一种FinFET结构及其制造方法
WO2017113418A1 (zh) * 2015-12-31 2017-07-06 华为技术有限公司 半导体器件及半导体器件的制备方法
CN108369946A (zh) * 2015-12-31 2018-08-03 华为技术有限公司 半导体器件及半导体器件的制备方法
US10483381B2 (en) 2015-12-31 2019-11-19 Huawei Technologies Co., Ltd. Semiconductor device and method for fabricating semiconductor device
CN108369946B (zh) * 2015-12-31 2021-01-29 华为技术有限公司 半导体器件及半导体器件的制备方法

Similar Documents

Publication Publication Date Title
US7396713B2 (en) Structure and method for forming asymmetrical overlap capacitance in field effect transistors
US7235822B2 (en) Transistor with silicon and carbon layer in the channel region
KR101391417B1 (ko) 프로세스 톨러런트 구성의 기판 다이오드 구비 ｓｏｉ 디바이스 및 상기 ｓｏｉ 디바이스를 형성하는 방법
CN101771050A (zh) 一种互补隧穿晶体管结构及其制备方法
US7544999B2 (en) SOI semiconductor device having enhanced, self-aligned dielectric regions in the bulk silicon substrate
CN101771079A (zh) 一种源极为肖特基结的隧穿晶体管结构及其制造方法
US7678635B2 (en) Method of producing a transistor
JPH11330454A (ja) 半導体デバイス及びその製造方法
US8829576B2 (en) Semiconductor structure and method of manufacturing the same
US8981421B2 (en) Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof
US20060273391A1 (en) CMOS devices for low power integrated circuits
US20120261744A1 (en) Microelectronic device structure and manufacturing method thereof
CN101719517B (zh) 一种肖特基隧穿晶体管的制备方法
CN102437060B (zh) 一种u型沟道的隧穿场效应晶体管的制造方法
CN103956338A (zh) 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法
KR100574172B1 (ko) 반도체 소자의 제조방법
US9401425B2 (en) Semiconductor structure and method for manufacturing the same
US8188871B2 (en) Drive current adjustment for transistors by local gate engineering
CN103762177A (zh) 具有嵌入式硅锗源漏区域的场效应晶体管中邻近效应的减少
US6281086B1 (en) Semiconductor device having a low resistance gate conductor and method of fabrication the same
CN101764156A (zh) 使用窄禁带宽度材料源极的隧穿晶体管及其制造方法
US6380038B1 (en) Transistor with electrically induced source/drain extensions
CN104282754A (zh) 高性能高集成度l形栅控肖特基势垒隧穿晶体管
KR100464535B1 (ko) 반도체소자의 트랜지스터 형성 방법
CN102856375B (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100707