CN102184955B - 互补隧道穿透场效应晶体管及其形成方法 - Google Patents
互补隧道穿透场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN102184955B CN102184955B CN2011100866161A CN201110086616A CN102184955B CN 102184955 B CN102184955 B CN 102184955B CN 2011100866161 A CN2011100866161 A CN 2011100866161A CN 201110086616 A CN201110086616 A CN 201110086616A CN 102184955 B CN102184955 B CN 102184955B
- Authority
- CN
- China
- Prior art keywords
- type
- vertical stratification
- tfet
- doped region
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 50
- 230000000295 complement effect Effects 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 16
- 230000005641 tunneling Effects 0.000 title abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000013517 stratification Methods 0.000 claims description 90
- 239000010410 layer Substances 0.000 claims description 73
- 230000035515 penetration Effects 0.000 claims description 48
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- 229910045601 alloy Inorganic materials 0.000 claims description 13
- 239000000956 alloy Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 13
- 125000004432 carbon atom Chemical group C* 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims 2
- 230000010354 integration Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Abstract
本发明提出一种互补隧道穿透场效应晶体管，包括：衬底；形成在所述衬底之上的绝缘层；形成在所述绝缘层之上的第一半导体层，其中，第一半导体层包括第一掺杂区和第二掺杂区；形成在第一掺杂区的第一部分之上的第一型TFET垂直结构和形成在第二掺杂区的第一部分之上的第二型TFET垂直结构，第一掺杂区的第二部分与第二掺杂区的第二部分相连以作为互补隧道穿透场效应晶体管的漏极输出端；和形成在第一型TFET垂直结构和第二型TFET垂直结构之间的U型凹槽栅结构。本发明互补隧道穿透场效应晶体管具有U形凹槽结构，NTFET和PTFET分别位于U形凹槽结构的两侧，共用一个栅电极，使得晶体管的集成度显著提升，泄漏电流得到抑制。
Description
技术领域
本发明涉及半导体设计及制造技术领域，特别涉及一种具有U形凹槽结构的互补隧道穿透场效应晶体管及其形成方法。
背景技术
长期以来，为了获得更高的芯片密度、更快的工作速度以及更低的功耗，金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸不断按比例缩小，当前已经进入到了超深亚微米和纳米尺度的范围。然而，随之而来的一个严重的挑战是出现了短沟道效应，例如亚阈值电压下跌(Vt roll-off)、漏极引起势垒降低(DIBL)、源漏穿通(punch through)等效应，使得MOSFET器件的亚阈值斜率变差、关态泄漏电流显著增大等现象，从而导致性能发生恶化。
TFET(Tunneling Field Effect Transistor，隧道穿透场效应晶体管)是一种基于载流子的隧道穿透效应的量子力学器件，相对于传统的MOS晶体管而言，它具有较弱的短沟道效应和更小的泄漏电流。TFET晶体管的结构是基于金属-氧化物-半导体栅控的P-I-N二极管，如图1所示给出了一个典型的N型沟道TFET。具体地，N型沟道TFET包含一个P型掺杂的源区1000’和一个N型掺杂的漏区2000’，源区1000’和漏区2000’之间被一个沟道区3000’所隔离开，沟道区3000’可以为本征、弱P或弱N型掺杂，其中沟道区优选弱N型掺杂，即N型TFET优选形成P+/N-/N+结构，栅堆叠4000’包含一个位于沟道区上方的栅介质层和一个栅极导电层。
在TFET器件的关闭状态，即没有施加栅压时，源区1000’和漏区2000’之间形成的结为反向偏置的二极管，而由反向偏置二极管建立的势垒大于通常互补型MOSFET所建立的势垒，因此，这就导致了即使沟道长度非常短的时候TFET器件的亚阈值泄漏电流和直接隧穿电流大大降低。当对TFET的栅极施加电压时，在场效应的作用下器件的沟道区3000’产生一个电子的通道，一旦沟道中的电子浓度发生简并，那么在源区1000’和沟道区3000’之间就会形成一个隧穿结，隧穿产生的隧穿电流通过这个隧穿结。从能带的角度来看，这种基于栅控P-I-N二极管结构的隧穿场效应晶体管是通过控制栅极电压来调节源区1000’和沟道区3000’之间所形成的PN结的隧道长度。由此可见，隧道穿透晶体管是一种泄漏电流非常低的晶体管，工作时电源电压可以降到0.5伏特甚至0.1伏特，很适用于面向低功耗的电路芯片应用。然而，由于受到带到带隧穿几率的限制，通常意义上的隧道穿透晶体管的驱动电流比传统MOSFET器件的驱动电流低2至4个数量级。因此，为了提高集成有隧道穿透晶体管的集成电路芯片的性能，必须提高隧道穿透晶体管本身的驱动电流以及降低亚阈值斜率。目前面临的问题是：一方面，为了降低亚阈值斜率，需要使得源区和沟道区形成的PN结界面处的杂质掺杂浓度更加陡峭，但是，传统的隧道穿透晶体管具有平面结构却限制了这一要求，大大地增加了工艺步骤的难度和成本；另一方面，在提高隧道穿透晶体管驱动电流的同时往往会造成器件处于关态时泄漏电流的增加，使晶体管的性能发生恶化。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一。
为达到上述目的，本发明一方面提出了互补隧道穿透场效应晶体管，包括：衬底；形成在所述衬底之上的绝缘层；形成在所述绝缘层之上的第一半导体层，其中，所述第一半导体层包括第一掺杂区和第二掺杂区；形成在所述第一掺杂区的第一部分之上的第一型TFET垂直结构和形成在所述第二掺杂区的第一部分之上的第二型TFET垂直结构，所述第一掺杂区的第二部分与所述第二掺杂区的第二部分相连以作为所述互补隧道穿透场效应晶体管的漏极输出端；和形成在所述第一型TFET垂直结构和第二型TFET垂直结构之间的U型凹槽栅结构。
在本发明的一个实施例中，所述第一型TFET垂直结构为N型TFET垂直结构，所述第二型TFET垂直结构为P型TFET垂直结构，且所述第一掺杂区为N型掺杂区，所述第二掺杂区为P型掺杂区。
在本发明的一个实施例中，所述N型TFET垂直结构的源极为SiGe合金或者纯Ge，所述P型TFET垂直结构的源极为Si和C原子的合金(Si1-xCx)，且C原子的原子比例x为0.1％至7.5％。
在本发明的一个实施例中，所述N型TFET垂直结构的源极与地相连，所述P型TFET垂直结构的源极与电源相连，所述U型凹槽栅结构的栅极输入端作为所述N型TFET垂直结构和P型TFET垂直结构的共同栅极，并且与输入端相连。
在本发明的一个实施例中，所述U型凹槽栅结构包括：U型栅介质层；形成在所述U型栅介质层之上的U型金属栅电极层；和填充在所述U型金属栅电极层之中的多晶硅。
本发明另一方面还提出了一种互补隧道穿透场效应晶体管的形成方法，包括以下步骤：提供衬底；在所述衬底之上形成绝缘层；在所述绝缘层之上形成第一半导体层，并对所述第一半导体层进行掺杂以形成第一掺杂区和第二掺杂区；在所述第一半导体层之上形成第二半导体层；刻蚀所述第二半导体层和所述第一半导体层的一部分以形成U型凹槽；在所述U型凹槽之中形成U型凹槽栅结构；在所述U型凹槽栅结构两侧分别形成第一型TFET垂直结构和第二型TFET垂直结构；刻蚀所述第二半导体层以暴露所述第一掺杂区的第二部分和所述第二掺杂区的第二部分，其中，所述第一掺杂区的第二部分与所述第二掺杂区的第二部分相连以作为所述互补隧道穿透场效应晶体管的漏极输出端；和形成所述第一型TFET垂直结构和所述第二型TFET垂直结构的源极。
在本发明的一个实施例中，所述第一型TFET垂直结构为N型TFET垂直结构，所述第二型TFET垂直结构为P型TFET垂直结构，且所述第一掺杂区为N型掺杂区，所述第二掺杂区为P型掺杂区。
在本发明的一个实施例中，所述形成所述N型TFET垂直结构的源极包括：刻蚀所述N型TFET垂直结构的源区以形成源区凹槽；和在所述源区凹槽之中形成SiGe合金或者纯Ge源区。
在本发明的一个实施例中，所述形成所述P型TFET垂直结构的源极包括：刻蚀所述P型TFET垂直结构的源区以形成源区凹槽；和在所述源区凹槽之中形成Si和C原子的合金(Si1-xCx)，且C原子的原子比例x为0.1％至7.5％。
在本发明的一个实施例中，还包括：在所述U型凹槽栅结构、所述第一型TFET垂直结构和第二型TFET垂直结构，以及所述第一掺杂区的第二部分和所述第二掺杂区的第二部分之上形成层间介质层；刻蚀所述层间介质层并形成所述U型凹槽栅结构、所述第一型TFET垂直结构的源极和第二型TFET垂直结构的源极的连接线，以及所述漏极输出端的连接线。
在本发明的一个实施例中，其中，所述N型TFET垂直结构的源极与地相连，所述P型TFET垂直结构的源极与电源相连，所述U型凹槽栅结构的栅极输入端作为所述N型TFET垂直结构和P型TFET垂直结构的共同栅极，并且与输入端相连。
在本发明的一个实施例中，所述U型凹槽栅结构包括：U型栅介质层；形成在所述U型栅介质层之上的U型金属栅电极层；和填充在所述U型金属栅电极层之中的多晶硅。
本发明互补隧道穿透场效应晶体管具有U形凹槽结构，NTFET和PTFET分别位于U形凹槽结构的两侧，共用一个栅电极，使得晶体管的集成度显著提升，泄漏电流得到抑制；同时，由于该互补隧道穿透场效应晶体管采用了源区为窄禁带宽度(相对于沟道区半导体的禁带宽度而言)半导体材料，源区可以通过具有原位掺杂的外延或者沉积方法形成，使得源区与沟道区形成的PN结的界面附近浓度梯度非常陡峭，从而导致驱动电流获得增强，亚阈值斜率得到进一步减小，功耗减低。本发明提出的具有U形凹槽结构的互补隧道穿透场效应晶体管具有高集成度、大驱动电流、低功耗、低泄漏电流等优点。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为一个典型的n型沟道TFET；
图2为本发明实施例的互补隧道穿透场效应晶体管示意图；
图3为本发明实施例的互补隧道穿透场效应晶体管俯视图；
图4为本发明实施例的互补隧道穿透场效应晶体管的等效电路图；
图5为本发明实施例的互补隧道穿透场效应晶体管U型凹槽栅结构部分的剖面图；
图6-21为本发明实施例的互补隧道穿透场效应晶体管的形成方法中间步骤示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
如图2所示，为本发明实施例的互补隧道穿透场效应晶体管示意图。如图3所示，为本发明实施例的互补隧道穿透场效应晶体管俯视图。如图4所示，为本发明实施例的互补隧道穿透场效应晶体管的等效电路图。该互补隧道穿透场效应晶体管包括衬底1100；形成在衬底1100之上的绝缘层1200，以及形成在绝缘层1200之上的第一半导体层1300。在本发明的一个实施例中，衬底1100可为Si衬底，绝缘层1200可为SiO2，第一半导体层1300可为Si、SiGe合金或纯Ge等。其中，第一半导体层1300包括第一掺杂区和第二掺杂区。该互补隧道穿透场效应晶体管还包括形成在第一掺杂区的第一部分之上的第一型TFET垂直结构1400和形成在第二掺杂区的第一部分之上的第二型TFET垂直结构1500，和形成在第一型TFET垂直结构1400和第二型TFET垂直结构1500之间的U型凹槽栅结构1600。其中，第一掺杂区的第二部分与第二掺杂区的第二部分相连以作为互补隧道穿透场效应晶体管的漏极输出端。具体地，在本发明的实施例中，如图所示，第一型TFET垂直结构1400为N型TFET垂直结构，第二型TFET垂直结构1500为P型TFET垂直结构，且第一掺杂区为N型掺杂区(N+)，第二掺杂区为P型掺杂区(P+)。
在本发明的一个实施例中，N型TFET垂直结构1400的源极(P+)可为SiGe合金或纯Ge，P型TFET垂直结构1500的源极(N+)可为Si和C原子的合金(Si1-xCx)，并且可以采用进行原位掺杂的技术例如化学气相沉积(CVD)或者分子束外延(MBE)等方法形成，不仅使得源区的掺杂浓度可以高达1021cm-3量级，而且使得源区与沟道区形成的PN结的界面附近浓度梯度非常陡峭，从而能够显著提高器件性能。优选地，参照图2至图4，N型TFET垂直结构1400的源极(P+)与地相连，P型TFET垂直结构1500的源极(N+)与电源相连。
如图5所示，为本发明实施例的互补隧道穿透场效应晶体管U型凹槽栅结构部分的剖面图。U型凹槽栅结构1600包括U型栅介质层1610、形成在U型栅介质层1610之上的U型金属栅电极层1620、和填充在U型金属栅电极层1620之中的多晶硅1630。
如图6-21所示，为本发明实施例的互补隧道穿透场效应晶体管的形成方法中间步骤示意图。该方法包括以下步骤：
步骤S101，提供衬底1100，该衬底100例如可为Si衬底。
步骤S102，在衬底1100之上形成绝缘层1200。
步骤S103，在绝缘层1200之上形成第一半导体层1300，如图6所示，该第一半导体层可为Si、SiGe合金或纯Ge等。
步骤S104，并对第一半导体层1300进行重掺杂以形成第一掺杂区(N+)和第二掺杂区(P+)，如图7所示。
步骤S105，在第一半导体层1300之上形成第二半导体层2100，例如Si、SiGe合金或纯Ge等，并将其作为晶体管的沟道区I层，该I层可以是弱N型、弱P型掺杂、甚至可以是本征半导体，如图8所示。
步骤S106，在第二半导体层2100之上形成掩膜层2200和光刻层2300，并刻蚀第二半导体层2100和第一半导体层1300的一部分以形成U型凹槽3000，如图9和10所示。
步骤S107，分别淀积栅介质层1610、金属栅电极层1620和多晶硅层1630，并刻蚀以形成U型凹槽栅结构，如图11和12所示。
在以下步骤中将在U型凹槽栅结构两侧分别形成第一型TFET垂直结构和第二型TFET垂直结构，具体包括：
步骤S108，淀积硬掩膜层2600和光刻胶层2700，如图13所示。
步骤S109，刻蚀N型TFET垂直结构(第一型TFET垂直结构，图14中左侧部分)的源区以形成源区凹槽4100，如图14所示。
步骤S110，去除硬掩膜层2600和光刻胶2700，并通过选择性外延在源区凹槽4100之中形成SiGe合金或者纯Ge源区5100，如图15所示。
步骤S111，再次淀积硬掩膜层2910和光刻胶层2920，如图16所示。
步骤S112，刻蚀P型TFET垂直结构(第二型TFET垂直结构，图17中左侧部分)的源区以形成源区凹槽4200，如图17所示。
步骤S113，去除硬掩膜层2910和光刻胶层2920，并通过选择性外延在源区凹槽4200之中形成Si和C原子的合金(Si1-xCx)源区5200，而且碳原子的原子比例x为0.1％至7.5％，如图18所示。
步骤S114，利用光刻结合刻蚀技术，将图19所示中的AA’至BB’部分去掉，以暴露第一掺杂区(N+)的第二部分和第二掺杂区(P+)的第二部分，其中，第一掺杂区(N+)的第二部分与第二掺杂区(P+)的第二部分相连以作为互补隧道穿透场效应晶体管的漏极输出端。刻蚀完成后，将得到如图20所所示的结构。
步骤S115，去除原有的硬掩膜层2910，重新淀积层间介质层5000，并完成平坦化，如图21所示。
步骤S116，刻蚀层间介质层5000并形成U型凹槽栅结构的栅极输入端、N型TFET垂直结构的源极和P型TFET垂直结构的源极的连接线，以及漏极输出端的连接线。注意到，漏极输出端的接触孔比源极和栅极输入端的接触孔位置低，因此，它们可以分别各自形成。其中，所述N型TFET垂直结构的源极与地相连，所述P型TFET垂直结构的源极与电源相连，U型凹槽栅结构的栅极输入端作为N型TFET和P型TFET的共同栅极，并且与输入端相连。
本发明互补隧道穿透场效应晶体管具有U形凹槽结构，NTFET和PTFET分别位于U形凹槽结构的两侧，共用一个栅电极，使得晶体管的集成度显著提升，泄漏电流得到抑制；同时，由于该互补隧道穿透场效应晶体管采用了源区为窄禁带宽度(相对于沟道区半导体的禁带宽度而言)半导体材料，源区可以通过具有原位掺杂的外延或者沉积方法形成，使得源区与沟道区形成的PN结的界面附近浓度梯度非常陡峭，从而导致驱动电流获得增强，亚阈值斜率得到进一步减小，功耗减低。本发明提出的具有U形凹槽结构的互补隧道穿透场效应晶体管具有高集成度、大驱动电流、低功耗、低泄漏电流等优点。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
Claims (12)
1.一种互补隧道穿透场效应晶体管，其特征在于，包括：
衬底；
形成在所述衬底之上的绝缘层；
形成在所述绝缘层之上的第一半导体层，其中，所述第一半导体层包括第一掺杂区和第二掺杂区；
形成在所述第一掺杂区的第一部分之上的第一型TFET垂直结构和形成在所述第二掺杂区的第一部分之上的第二型TFET垂直结构，所述第一掺杂区的第二部分与所述第二掺杂区的第二部分相连以作为所述互补隧道穿透场效应晶体管的漏极输出端；和
形成在所述第一型TFET垂直结构和第二型TFET垂直结构之间的U型凹槽栅结构。
2.如权利要求1所述的互补隧道穿透场效应晶体管，其特征在于，所述第一型TFET垂直结构为N型TFET垂直结构，所述第二型TFET垂直结构为P型TFET垂直结构，且所述第一掺杂区为N型掺杂区，所述第二掺杂区为P型掺杂区。
3.如权利要求2所述的互补隧道穿透场效应晶体管，其特征在于，所述N型TFET垂直结构的源极为SiGe合金或者纯Ge，所述P型TFET垂直结构的源极为Si和C原子的化合物Si1-xCx，且C原子的原子比例x为0.1%至7.5%。
4.如权利要求2所述的互补隧道穿透场效应晶体管，其特征在于，所述N型TFET垂直结构的源极与地相连，所述P型TFET垂直结构的源极与电源相连，所述U型凹槽栅结构的栅极输入端作为所述N型TFET垂直结构和P型TFET垂直结构的共同栅极，并且与输入端相连。
5.如权利要求1所述的互补隧道穿透场效应晶体管，其特征在于，所述U型凹槽栅结构包括：
U型栅介质层；
形成在所述U型栅介质层之上的U型金属栅电极层；和
填充在所述U型金属栅电极层之中的多晶硅。
6.一种互补隧道穿透场效应晶体管的形成方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底之上形成绝缘层；
在所述绝缘层之上形成第一半导体层，并对所述第一半导体层进行掺杂以形成第一掺杂区和第二掺杂区；
在所述第一半导体层之上形成第二半导体层；
刻蚀所述第二半导体层和所述第一半导体层的一部分以形成U型凹槽；
在所述U型凹槽之中形成U型凹槽栅结构；
在所述U型凹槽栅结构两侧分别形成第一型TFET垂直结构和第二型TFET垂直结构；
刻蚀所述第二半导体层和所述第一半导体层的一部分以暴露所述第一掺杂区的第二部分和所述第二掺杂区的第二部分，其中，所述第一掺杂区的第二部分与所述第二掺杂区的第二部分相连以作为所述互补隧道穿透场效应晶体管的漏极输出端；和
形成所述第一型TFET垂直结构和所述第二型TFET垂直结构的源极。
7.如权利要求6所述的互补隧道穿透场效应晶体管的形成方法，其特征在于，所述第一型TFET垂直结构为N型TFET垂直结构，所述第二型TFET垂直结构为P型TFET垂直结构，且所述第一掺杂区为N型掺杂区，所述第二掺杂区为P型掺杂区。
8.如权利要求7所述的互补隧道穿透场效应晶体管的形成方法，其特征在于，所述形成所述N型TFET垂直结构的源极包括：
刻蚀所述N型TFET垂直结构的源区以形成源区凹槽；和
在所述源区凹槽之中形成SiGe合金或者纯Ge源区。
9.如权利要求7所述的互补隧道穿透场效应晶体管的形成方法，其特征在于，所述形成所述P型TFET垂直结构的源极包括：
刻蚀所述P型TFET垂直结构的源区以形成源区凹槽；和
在所述源区凹槽之中形成Si和C原子的化合物Si1-xCx源区，且C原子的原子比例x为0.1%至7.5%。
10.如权利要求7所述的互补隧道穿透场效应晶体管的形成方法，其特征在于，还包括：
在所述U型凹槽栅结构、所述第一型TFET垂直结构和第二型TFET垂直结构，以及所述第一掺杂区的第二部分和所述第二掺杂区的第二部分之上形成层间介质层；
刻蚀所述层间介质层并形成所述U型凹槽栅结构、所述第一型TFET垂直结构的源极和第二型TFET垂直结构的源极的连接线，以及所述漏极输出端的连接线。
11.如权利要求10所述的互补隧道穿透场效应晶体管的形成方法，其特征在于，其中，所述N型TFET垂直结构的源极与地相连，所述P型TFET垂直结构的源极与电源相连，所述U型凹槽栅结构的栅极输入端作为所述N型TFET垂直结构和P型TFET垂直结构的共同栅极，并且与输入端相连。
12.如权利要求7所述的互补隧道穿透场效应晶体管的形成方法，其特征在于，所述U型凹槽栅结构包括：
U型栅介质层；
形成在所述U型栅介质层之上的U型金属栅电极层；和
填充在所述U型金属栅电极层之中的多晶硅。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100866161A CN102184955B (zh) | 2011-04-07 | 2011-04-07 | 互补隧道穿透场效应晶体管及其形成方法 |
| PCT/CN2011/083069 WO2012136066A1 (en) | 2011-04-07 | 2011-11-28 | Complementary tunneling field effect transistor and method for forming the same |
| US13/386,581 US8653504B2 (en) | 2011-04-07 | 2011-11-28 | Complementary tunneling field effect transistor and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100866161A CN102184955B (zh) | 2011-04-07 | 2011-04-07 | 互补隧道穿透场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102184955A CN102184955A (zh) | 2011-09-14 |
| CN102184955B true CN102184955B (zh) | 2012-12-19 |
Family
ID=44571095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100866161A Expired - Fee Related CN102184955B (zh) | 2011-04-07 | 2011-04-07 | 互补隧道穿透场效应晶体管及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8653504B2 (zh) |
| CN (1) | CN102184955B (zh) |
| WO (1) | WO2012136066A1 (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184955B (zh) * | 2011-04-07 | 2012-12-19 | 清华大学 | 互补隧道穿透场效应晶体管及其形成方法 |
| KR101858545B1 (ko) * | 2011-12-14 | 2018-05-17 | 퀄컴 인코포레이티드 | 감소된 트랜지스터 누설 전류를 위한 게이트 라운딩 |
| CN102664165B (zh) * | 2012-05-18 | 2014-06-04 | 北京大学 | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 |
| CN103413829B (zh) * | 2013-08-06 | 2018-04-27 | 复旦大学 | 一种u型围栅隧穿晶体管器件及其制造方法 |
| CN104425388B (zh) * | 2013-09-06 | 2017-04-05 | 苏州东微半导体有限公司 | 一种半浮栅器件的制造方法及器件 |
| US9425296B2 (en) | 2013-09-09 | 2016-08-23 | Qualcomm Incorporated | Vertical tunnel field effect transistor |
| CN103594376B (zh) * | 2013-11-08 | 2016-02-17 | 北京大学 | 一种结调制型隧穿场效应晶体管及其制备方法 |
| JP6331375B2 (ja) * | 2013-12-17 | 2018-05-30 | 富士通株式会社 | 電界効果型半導体装置 |
| CN104576719B (zh) * | 2014-12-03 | 2017-11-24 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| CN105990428B (zh) | 2015-02-17 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| US9508597B1 (en) | 2015-09-18 | 2016-11-29 | Globalfoundries Inc. | 3D fin tunneling field effect transistor |
| WO2017111810A1 (en) * | 2015-12-24 | 2017-06-29 | Intel Corporation | Low schottky barrier contact structure for ge nmos |
| CN106571391B (zh) * | 2016-03-22 | 2020-06-30 | 廖慧仪 | 坚固的功率半导体场效应晶体管结构 |
| CN106847700B (zh) * | 2017-03-07 | 2022-03-15 | 中山汉臣电子科技有限公司 | 一种高压vdmos结构及其制备方法 |
| CN107171649B (zh) * | 2017-05-27 | 2020-07-31 | 中国电子科技集团公司第四十一研究所 | 一种新型fet管及由新型fet管组成的分布式放大器 |
| WO2019033393A1 (zh) * | 2017-08-18 | 2019-02-21 | 华为技术有限公司 | 异质结遂穿场效应晶体管及其制备方法 |
| CN107611170B (zh) * | 2017-08-25 | 2021-01-29 | 电子科技大学 | 开态电流增强的纵向隧穿场效应晶体管 |
| WO2019056379A1 (zh) * | 2017-09-25 | 2019-03-28 | 华为技术有限公司 | 一种电子元器件、验证电路及电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771050A (zh) * | 2009-12-24 | 2010-07-07 | 复旦大学 | 一种互补隧穿晶体管结构及其制备方法 |
| CN101771079A (zh) * | 2009-12-30 | 2010-07-07 | 复旦大学 | 一种源极为肖特基结的隧穿晶体管结构及其制造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4445353B2 (ja) * | 2004-09-02 | 2010-04-07 | 富士通株式会社 | 直接トンネル型半導体記憶装置の製造方法 |
| EP2122687A1 (en) * | 2006-12-15 | 2009-11-25 | Nxp B.V. | Transistor device and method of manufacturing such a transistor device |
| JP2008252086A (ja) * | 2007-03-12 | 2008-10-16 | Interuniv Micro Electronica Centrum Vzw | ゲートトンネル障壁を持つトンネル電界効果トランジスタ |
| US8148718B2 (en) * | 2007-05-31 | 2012-04-03 | The Regents Of The University Of California | Low voltage transistors |
| US7700466B2 (en) * | 2007-07-26 | 2010-04-20 | International Business Machines Corporation | Tunneling effect transistor with self-aligned gate |
| US7560358B1 (en) * | 2007-12-31 | 2009-07-14 | Intel Corporation | Method of preparing active silicon regions for CMOS or other devices |
| US8674434B2 (en) * | 2008-03-24 | 2014-03-18 | Micron Technology, Inc. | Impact ionization devices |
| US8044459B2 (en) * | 2008-11-10 | 2011-10-25 | Infineon Technologies Austria Ag | Semiconductor device with trench field plate including first and second semiconductor materials |
| WO2011034814A1 (en) * | 2009-09-17 | 2011-03-24 | The Ohio State University | Tunneling field effect transistors and transistor circuitry employing same |
| US20120261744A1 (en) * | 2009-12-24 | 2012-10-18 | Fudan University | Microelectronic device structure and manufacturing method thereof |
| JP2011198806A (ja) * | 2010-03-17 | 2011-10-06 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| EP2378557B1 (en) * | 2010-04-19 | 2015-12-23 | Imec | Method of manufacturing a vertical TFET |
| US8815690B2 (en) * | 2011-03-01 | 2014-08-26 | Tsinghua University | Tunneling device and method for forming the same |
| CN102184955B (zh) | 2011-04-07 | 2012-12-19 | 清华大学 | 互补隧道穿透场效应晶体管及其形成方法 |
-
2011
- 2011-04-07 CN CN2011100866161A patent/CN102184955B/zh not_active Expired - Fee Related
- 2011-11-28 WO PCT/CN2011/083069 patent/WO2012136066A1/en active Application Filing
- 2011-11-28 US US13/386,581 patent/US8653504B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771050A (zh) * | 2009-12-24 | 2010-07-07 | 复旦大学 | 一种互补隧穿晶体管结构及其制备方法 |
| CN101771079A (zh) * | 2009-12-30 | 2010-07-07 | 复旦大学 | 一种源极为肖特基结的隧穿晶体管结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012136066A1 (en) | 2012-10-11 |
| CN102184955A (zh) | 2011-09-14 |
| US8653504B2 (en) | 2014-02-18 |
| US20120267609A1 (en) | 2012-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102184955B (zh) | 互补隧道穿透场效应晶体管及其形成方法 | |
| CN101667595B (zh) | 半导体装置 | |
| CN102169901B (zh) | 具有异质栅极功函数的隧穿场效应晶体管及其形成方法 | |
| CN102142461B (zh) | 栅控肖特基结隧穿场效应晶体管及其形成方法 | |
| US8860140B2 (en) | Tunneling field effect transistor and method for forming the same | |
| CN102054870A (zh) | 一种半导体结构及其形成方法 | |
| CN102983168B (zh) | 带双扩散的条形栅隧穿场效应晶体管及其制备方法 | |
| CN103094338B (zh) | 半导体器件及其制造方法 | |
| CN103985745B (zh) | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 | |
| CN102664192B (zh) | 一种自适应复合机制隧穿场效应晶体管及其制备方法 | |
| CN102945861B (zh) | 条形栅调制型隧穿场效应晶体管及其制备方法 | |
| CN102983171A (zh) | 垂直无结环栅mosfet器件的结构及其制造方法 | |
| CN109273524B (zh) | 隧穿场效应晶体管及其形成方法 | |
| CN103474464B (zh) | 一种复合机制的条形栅隧穿场效应晶体管及其制备方法 | |
| CN104241374A (zh) | 一种深能级杂质隧穿场效应晶体管及其制备方法 | |
| CN104810405B (zh) | 一种隧穿场效应晶体管及制备方法 | |
| CN102364690B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN106098765A (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| CN102354708B (zh) | 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 | |
| CN102569405B (zh) | 具有准同轴电缆结构的隧穿晶体管及其形成方法 | |
| CN106898642B (zh) | 超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法 | |
| CN105390531B (zh) | 一种隧穿场效应晶体管的制备方法 | |
| CN103996713A (zh) | 垂直沟道双机制导通纳米线隧穿晶体管及制备方法 | |
| CN104241373B (zh) | 一种反错层型异质结共振隧穿场效应晶体管及其制备方法 | |
| CN103531636A (zh) | 源栅漏共控单掺杂型隧穿晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121219 |