CN106898642B - 超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法 - Google Patents
超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN106898642B CN106898642B CN201710145102.6A CN201710145102A CN106898642B CN 106898642 B CN106898642 B CN 106898642B CN 201710145102 A CN201710145102 A CN 201710145102A CN 106898642 B CN106898642 B CN 106898642B
- Authority
- CN
- China
- Prior art keywords
- internal layer
- layer
- outer layer
- exit
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 30
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 238000002353 field-effect transistor method Methods 0.000 title description 4
- 230000005669 field effect Effects 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 58
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000004528 spin coating Methods 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000010276 construction Methods 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 239000012190 activator Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910006990 Si1-xGex Inorganic materials 0.000 description 1
- 229910007020 Si1−xGex Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法。本发明的隧穿场效应晶体管包括：衬底、源区内层、源区外层、栅叠层、漏区和沟道区内层和沟道区外层；本发明的超陡平均亚阈值摆幅鳍式隧穿场效应晶体管通过器件结构显著改善了器件转移特性，有效降低了器件的平均亚阈斜率，同时保持了陡直的最小亚阈斜率；本发明制备工艺简单，制备方法完全基于标准的CMOS IC工艺，能有效地在CMOS集成电路中集成TFET器件，还可以利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低了生产成本，简化了工艺流程。
Description
技术领域
本发明涉及场效应晶体管逻辑器件，具体涉及一种超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法。
背景技术
在过去五十年以来，半导体行业的不断发展使得集成电路芯片的性能不断提升，但是随着器件尺寸的不断变小，系统的功耗逐渐增大，这一问题已经成为减缓器件尺寸进一步缩小的主要原因。由于亚阈值斜率在室温条件下存在60mV/dec的理论极限值，使得传统MOSFET器件难以通过持续降低工作电压VDD来降低功耗。为了适应集成电路的未来发展趋势，新型超低功耗器件的研究开发引起广泛关注。隧穿场效应晶体管(TFET，TunnelingField-Effect Transistor)采用栅控源区与沟道之间的带带隧穿宽度，以此控制源端价带电子隧穿到沟道导带(或沟道价带电子隧穿到源端导带)形成隧穿电流。不同于MOSFET器件的扩散漂流的导通机制，这种新型的电流导通机制可以实现陡峭的亚阈值斜率，在室温条件下理论上可以实现低于60mV/dec的亚阈值斜率，使其成为一种非常有发展潜力的新型低功耗器件。
但是不同于MOSFET，TFET器件的转特曲线的亚阈斜率存在退化现象，导致TFET器件难以实现较低的平均亚阈值斜率SSavg，这使得器件低于60mV/dec的区域较小。对于超低功耗电路的电路应用，除了较小的亚阈斜率SSmin，器件的平均亚阈值斜率SSavg也是一种非常重要的性能指标。因此，对于TFET器件，如何抑制亚阈值斜率退化，成为需要迫切解决的问题。
发明内容
针对以上现有技术中存在的问题，本发明提出了一种超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及制备方法；本发明的隧穿场效应晶体管可以有效改善常规隧穿场效应晶体管转移特性中亚阈特性退化的问题，使得器件在工作时可以实现较小的亚阈值斜率，并且同时保持较小的平均亚阈值斜率。
本发明的一个目的在于提出一种超陡平均亚阈值摆幅鳍式隧穿场效应晶体管。
本发明的超陡平均亚阈值摆幅鳍式隧穿场效应晶体管包括：衬底、源区内层、源区外层、栅叠层、漏区和沟道区内层和沟道区外层；其中，衬底包括绝缘层以及绝缘层上的第一半导体材料；刻蚀第一半导体材料在绝缘层上形成鳍式结构内层以及分别形成在鳍式结构内层两端的第一引出端内层和第二引出端内层；对第一引出端内层以及与第一引出端内层相连接的鳍式结构内层的一部分进行第一次源区离子注入，形成源区内层，源区内层包括第一引出端内层以及延伸至与第一引出端内层相连接的鳍式结构内层的一部分；在鳍式结构内层及两端的引出端上外延生长第二半导体材料，在鳍式结构内层上形成覆盖鳍式结构内层的鳍式结构外层，以及分别覆盖在第一和第二引出端内层上的第一和第二引出端外层；在鳍式结构外层的表面形成栅叠层，栅叠层不覆盖鳍式结构外层的两端边缘；对第一引出端外层以及与第一引出端外层相连接的鳍式结构外层的边缘进行第二次源区离子注入，形成源区外层，源区外层包括第一引出端外层以及与第一引出端外层相连接的鳍式结构外层的边缘，源区内层和源区外层共同构成源区；源区内层沿沟道方向的长度大于源区外层沿沟道方向的长度为L1；对第二引出端外层和内层以及与第二引出端外层相连接的鳍式结构外层和内层的边缘进行离子注入，在第二引出端外层和内层以及与第二引出端外层和内层相连接的鳍式结构外层和内层的边缘形成漏区；位于源区内层和漏区之间的鳍式结构内层形成沟道区内层，以及位于源区外层和漏区之间的鳍式结构外层形成沟道区外层，沟道区内层沿沟道方向的长度小于沟道区外层沿沟道方向的长度为L1；第二半导体材料的禁带宽度大于第一半导体材料的禁带宽度。
第一半导体材料为轻掺杂(1×1013cm-3～1×1015cm-3)或未掺杂的半导体材料。鳍式结构内层为中性掺杂的第一半导体材料。
对于N型器件，源区为P型重掺杂，其掺杂浓度为1×1018cm-3～1×1020cm-3，漏区为N型重掺杂，其掺杂浓度为1×1018cm-3～1×1019cm-3；而对于P型器件来说，源区为N型重掺杂，其掺杂浓度为1×1018cm-3～1×1020cm-3，漏区为P型重掺杂，其掺杂浓度为1×1018cm-3～1×1019cm-3。
对于本发明的隧穿场效应晶体管，第二半导体材料的禁带宽度比第一半导体材料的禁带宽度大0.3eV～0.7eV。
第一半导体材料和第二半导体材料采用II-VI、III-V和IV-IV族之一的二元或三元化合物半导体材料，如SiGe半导体材料。
沟道区内层沿沟道方向的长度小于沟道区外层沿沟道方向的长度L1≥5nm，且小于沟道区外层沿沟道方向的长度。
本发明的另一个目的在于提供一种超陡平均亚阈值摆幅鳍式隧穿场效应晶体管的制备方法。
本发明的超陡平均亚阈值摆幅鳍式隧穿场效应晶体管的制备方法，包括以下步骤：
1)提供衬底，衬底包括下层的绝缘层以及绝缘层上的第一半导体材料；
2)在衬底上刻蚀第一半导体材料形成鳍式结构(Fin条)内层以及分别形成在鳍式结构内层两端的第一引出端内层和第二引出端内层，刻蚀停止在绝缘层的上表面；
3)旋涂一层光刻胶，光刻暴露出第一引出端内层以及与第一引出端内层相连接的鳍式结构内层的一部分，以光刻胶为掩膜，进行第一次源区离子注入，形成源区内层，源区内层包括第一引出端内层以及延伸至与第一引出端内层相连接的鳍式结构内层的一部分；
4)在鳍式结构内层及两端的引出端上外延生长第二半导体材料，在鳍式结构内层上形成覆盖鳍式结构内层的鳍式结构外层，以及分别覆盖在第一和第二引出端内层上的第一和第二引出端外层；
5)淀积栅介质材料，并淀积栅电极材料，旋涂一层光刻胶，进行光刻和刻蚀，在鳍式结构外层的表面形成栅叠层，栅叠层不覆盖鳍式结构外层的两端边缘；
6)旋涂一层光刻胶，光刻暴露出第一引出端外层以及与第一引出端外层相连接的鳍式结构内层的边缘，以光刻胶和栅叠层为掩膜，进行第二次源区离子注入，形成源区外层，源区外层包括第一引出端外层以及延伸至与第一引出端外层相连接的鳍式结构外层的边缘；
7)旋涂一层光刻胶，光刻暴露出第二引出端外层和内层以及与第二引出端外层相连接的鳍式结构外层和内层的边缘，以光刻胶和栅叠层为掩膜，进行离子注入，在第二引出端外层和内层以及与第二引出端外层和内层相连接的鳍式结构外层和内层的边缘形成漏区；
8)快速高温退火激活杂质；
9)最后进入同互补金属氧化物半导体CMOS一致的后道工序，包括淀积钝化层、开接
触孔以及金属化，得到超陡平均亚阈值摆幅鳍式隧穿场效应晶体管。
其中，在步骤1)中，第一半导体材料为轻掺杂(1×1013cm-3～1×1015cm-3)或未掺杂的半导体材料。第一半导体材料采用绝缘体上的硅(SOI)、绝缘体上的锗(GOI)、或者II-VI、III-V和IV-IV族之一的二元或三元化合物半导体，如Si或Ge。
在步骤3)中，第一次源区离子注入浓度为1×1018cm-3～1×1020cm-3。
在步骤4)中，第二半导体材料的禁带宽度大于第一半导体材料的禁带宽度。第二半导体材料采用I-VI，III-V和IV-IV族的二元或三元化合物半导体，如SiGe。
在步骤5)中，栅介质材料采用SiO2、Si3N4或高K栅介质材料；生长栅介质材料的方法采用常规热氧化、掺氮热氧化、化学气相淀积或物理气相淀积。栅材料采用掺杂多晶硅、金属或金属硅化物，如金属钴或镍。
在步骤6)中，第二次源区离子注入的浓度为1×1018cm-3～1×1020cm-3。
在步骤7)中，漏区离子注入的浓度为1×1018cm-3～1×1019cm-3。
本发明的优点：
本发明的超陡平均亚阈值摆幅鳍式隧穿场效应晶体管通过器件结构显著改善了器件转移特性，有效降低了器件的平均亚阈斜率，同时保持了陡直的最小亚阈斜率；本发明制备工艺简单，制备方法完全基于标准的CMOS IC工艺，能有效地在CMOS集成电路中集成TFET器件，还可以利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低了生产成本，简化了工艺流程。
附图说明
图1为本发明的超陡平均亚阈值摆幅鳍式隧穿场效应晶体管的一个实施例的示意图；其中，(a)为立体图，(b)为沿图(a)中A-A’线的剖面图，(c)为沿图(a)中B-B’线的剖面图；图2～图7为本发明的超陡平均亚阈值摆幅鳍式隧穿场效应晶体管的制备方法的一个实施例的流程图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
如图1所示，本实施例的超陡平均亚阈值摆幅鳍式隧穿场效应晶体管包括：衬底、源区内层4、源区外层1、栅叠层6、漏区3、沟道区外层2和沟道区内层5；其中，衬底包括下层的绝缘层以及绝缘层上的第一半导体材料；刻蚀第一半导体材料在绝缘层上形成凸起的鳍式结构内层以及分别形成在鳍式结构内层两端的第一引出端内层和第二引出端内层；对第一引出端内层以及与第一引出端内层相连接的鳍式结构内层的一部分进行第一次源区离子注入，形成源区内层4，源区内层4包括第一引出端内层以及延伸至与第一引出端内层相连接的鳍式结构内层的一部分；在鳍式结构内层及两端的引出端上外延生长第二半导体材料，在鳍式结构内层上形成覆盖鳍式结构内层的鳍式结构外层，以及分别覆盖在在第一和第二引出端内层上的第一和第二引出端外层；在鳍式结构外层的表面形成栅叠层6，栅叠层6不覆盖鳍式结构外层的两端边缘；对第一引出端外层以及与第一引出端外层相连接的鳍式结构内层的边缘进行第二次源区离子注入，形成源区外层1，源区外层1包括第一引出端外层以及延伸至与第一引出端外层相连接的鳍式结构外层的边缘，源区内层4和源区外层1共同构成源区；对第二引出端外层和内层以及与第二引出端外层和内层相连接的鳍式结构外层和内层的边缘进行离子注入，在第二引出端外层和内层以及与第二引出端外层和内层相连接的鳍式结构外层和内层的边缘形成漏区3；位于源区和漏区3之间的鳍式结构内层和鳍式结构外层分别形成沟道区内层5和沟道区外层2；第二半导体材料的禁带宽度大于第一半导体材料的禁带宽度。源区内层沿沟道方向的长度大于源区外层沿沟道方向的长度为L1，也就是源区内层伸入沟道区外层下方的长度，换句话说是沟道区内层沿沟道方向的长度小于沟道区外层沿沟道方向的长度为L1。本实施例中，鳍式结构内层为矩形。
以N型器件为例，本实施例中，衬底的绝缘层采用SiO2，绝缘层上的第一半导体材料采用未掺杂的晶向为<001>的Ge；第二半导体材料采用Si1-xGex(0<x<1)，x为Ge在材料中所占组分。
本实施例的超陡平均亚阈值摆幅鳍式隧穿场效应晶体管的制备方法，包括以下步骤：
1)提供衬底，衬底包括下层的绝缘层SiO2以及绝缘层上的第一半导体材料未掺杂的晶向为<001>的Ge；
2)在衬底上刻蚀第一半导体材料形成鳍式结构内层以及分别形成在鳍式结构内层两端的第一引出端内层和第二引出端内层，刻蚀停止在绝缘层的上表面，鳍式结构内层的宽度为5nm～10nm，如图2所示；
3)旋涂一层光刻胶，光刻暴露出第一引出端内层以及与第一引出端内层相连接的鳍式结构内层的一部分，以光刻胶为掩膜，进行第一次源区离子注入，杂质浓度1E20cm-3，形成源区内层4，源区内层4包括第一引出端内层以及延伸至与第一引出端内层相连接的鳍式结构内层的一部分，如图3所示；
4)在鳍式结构内层及两端的引出端上外延生长第二半导体材料Si1-xGex，在鳍式结构内层上形成覆盖鳍式结构内层的鳍式结构外层，以及覆盖在第一和第二引出端内层上的第一和第二引出端外层，如图4所示；
5)淀积栅介质材料，并淀积栅电极材料，旋涂一层光刻胶，进行光刻和刻蚀，在鳍式结构外层的表面形成栅叠层6，栅叠层6包括栅介质和栅，栅叠层6不覆盖鳍式结构外层的两端边缘，如图5所示；
6)旋涂一层光刻胶，光刻暴露出第一引出端外层以及与第一引出端外层相连接的鳍式结构内层的边缘，以光刻胶和栅叠层6为掩膜，进行第二次源区离子注入，杂质浓度1E20cm-3，形成源区外层1，源区外层1包括第一引出端外层以及延伸至与第一引出端外层相连接的鳍式结构外层的边缘，如图6所示；
7)旋涂一层光刻胶，光刻暴露出第二引出端外层和内层以及与第二引出端外层和内层相连接的鳍式结构外层和内层的边缘，以光刻胶和栅叠层6为掩膜，进行离子注入，杂质浓度1E18cm-3，在第二引出端外层和内层以及与第二引出端外层和内层相连接的鳍式结构外层和内层的边缘形成漏区3，同时位于源区和漏区3之间的鳍式结构内层和鳍式结构外层分别形成沟道区内层5和沟道区外层2，如图7所示；
8)快速高温退火，在温度1050℃下-10s激活杂质；
9)最后进入同CMOS一致的后道工序，包括淀积钝化层、开接触孔以及金属化，得到超陡平均亚阈值摆幅鳍式隧穿场效应晶体管。
以本实施例说明本发明的有益效果：
1、器件的隧穿源区由内层和外层组成，外层为禁带宽度较大的半导体材料，在距离沟道表面一定距离的内层为禁带宽度较窄的半导体材料。
2、栅电极加正电压，沟道能带下拉，在栅压较小时，首先在靠近表面的源区外层1与沟道区外层2之间的隧穿结处发生带带隧穿，隧穿类型为点隧穿，此时器件开启。因为沟道表面处材料具有较宽禁带宽度的，所以可以获得较陡直的最小亚阈值摆幅，并且有效避免了窄禁带材料会导致的关态电流增大。
3、随着栅压增大，源区内层4与沟道区外层2之间的隧穿结部分发生带带隧穿。且对于此处带带隧穿来说，第一、源区内层4为窄禁带材料，相较于沟道表面处的隧穿，此处的隧穿具有更大的隧穿几率，在相同栅电压增量条件下可以获得更大的带带隧穿电流增量；第二、由于源区内层4深入沟道区外层2下方，使该处隧穿方向与栅电场方向相同，发生的隧穿类型为线隧穿，相较于点隧穿具有更大的隧穿几率，有助于进一步提升带带隧穿电流增量。综合以上两点，该器件可以获得更陡直的平均亚阈斜率，有效抑制了器件亚阈斜率随栅电压增大而退化的现象。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
Claims (10)
1.一种超陡平均亚阈值摆幅鳍式隧穿场效应晶体管，其特征在于，所述隧穿场效应晶体管包括：衬底、源区内层、源区外层、栅叠层、漏区和沟道区内层和沟道区外层；其中，所述衬底包括绝缘层以及绝缘层上的第一半导体材料；刻蚀第一半导体材料在绝缘层上形成鳍式结构内层以及分别形成在鳍式结构内层两端的第一引出端内层和第二引出端内层；对第一引出端内层以及与第一引出端内层相连接的鳍式结构内层的一部分进行第一次源区离子注入，形成源区内层，所述源区内层包括第一引出端内层以及延伸至与第一引出端内层相连接的鳍式结构内层的一部分；在鳍式结构内层及两端的引出端上外延生长第二半导体材料，在鳍式结构内层上形成覆盖鳍式结构内层的鳍式结构外层，以及分别覆盖在第一和第二引出端内层上的第一和第二引出端外层；在鳍式结构外层的表面形成栅叠层，栅叠层不覆盖鳍式结构外层的两端边缘；对第一引出端外层以及与第一引出端外层相连接的鳍式结构外层的边缘进行第二次源区离子注入，形成源区外层，所述源区外层包括第一引出端外层以及与第一引出端外层相连接的鳍式结构外层的边缘，源区内层和源区外层共同构成源区；所述源区内层沿沟道方向的长度大于源区外层沿沟道方向的长度为L1；对第二引出端外层和内层以及与第二引出端外层相连接的鳍式结构外层和内层的边缘进行离子注入，在第二引出端外层和内层以及与第二引出端外层和内层相连接的鳍式结构外层和内层的边缘形成漏区；位于源区内层和漏区之间的鳍式结构内层形成沟道区内层，以及位于源区外层和漏区之间的鳍式结构外层形成沟道区外层，沟道区内层沿沟道方向的长度小于沟道区外层沿沟道方向的长度为L1；所述第二半导体材料的禁带宽度大于第一半导体材料的禁带宽度。
2.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第一半导体材料为轻掺杂或未掺杂的半导体材料，轻掺杂浓度为1×1013cm-3~1×1015cm-3。
3.如权利要求1所述的隧穿场效应晶体管，其特征在于，对于N型器件，所述源区为P型重掺杂，掺杂浓度为1×1018cm-3~1×1020cm-3，所述漏区为N型重掺杂，掺杂浓度为1×1018cm-3~1×1019cm-3；对于P型器件来说，所述源区为N型重掺杂，掺杂浓度为1×1018cm-3~1×1020cm-3，所述漏区为P型重掺杂，掺杂浓度为1×1018cm-3~1×1019cm-3。
4.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第二半导体材料的禁带宽度比第一半导体材料的禁带宽度大0.3eV~0.7eV。
5.一种超陡平均亚阈值摆幅鳍式隧穿场效应晶体管的制备方法，其特征在于，所述制备方法包括以下步骤：
提供衬底，衬底包括下层的绝缘层以及绝缘层上的第一半导体材料；
在衬底上刻蚀第一半导体材料形成鳍式结构内层以及分别形成在鳍式结构内层两端的第一引出端内层和第二引出端内层，刻蚀停止在绝缘层的上表面；
旋涂一层光刻胶，光刻暴露出第一引出端内层以及与第一引出端内层相连接的鳍式结构内层的一部分，以光刻胶为掩膜，进行第一次源区离子注入，形成源区内层，源区内层包括第一引出端内层以及延伸至与第一引出端内层相连接的鳍式结构内层的一部分；
在鳍式结构内层及两端的引出端上外延生长第二半导体材料，在鳍式结构内层上形成覆盖鳍式结构内层的鳍式结构外层，以及覆盖在第一和第二引出端内层上的第一和第二引出端外层；
淀积栅介质材料，并淀积栅电极材料，旋涂一层光刻胶，进行光刻和刻蚀，在鳍式结构外层的表面形成栅叠层，栅叠层不覆盖鳍式结构外层的两端边缘；
旋涂一层光刻胶，光刻暴露出第一引出端外层以及与第一引出端外层相连接的鳍式结构内层的边缘，以光刻胶和栅叠层为掩膜，进行第二次源区离子注入，形成源区外层，源区外层包括第一引出端外层以及延伸至与第一引出端外层相连接的鳍式结构外层的边缘，源区内层沿沟道方向的长度大于源区外层沿沟道方向的长度为L1；
旋涂一层光刻胶，光刻暴露出第二引出端外层和内层以及与第二引出端外层相连接的鳍式结构外层和内层的边缘，以光刻胶和栅叠层为掩膜，进行离子注入，在第二引出端外层和内层以及与第二引出端外层和内层相连接的鳍式结构外层和内层的边缘形成漏区；
快速高温退火激活杂质；
最后进入同CMOS一致的后道工序，包括淀积钝化层、开接触孔以及金属化，得到超陡平均亚阈值摆幅鳍式隧穿场效应晶体管。
6.如权利要求5所述的制备方法，其特征在于，在步骤1）中，第一半导体材料为轻掺杂或未掺杂的半导体材料；第一半导体材料采用绝缘体上的硅SOI、绝缘体上的锗GOI、或者II-VI、III-V和IV-IV族之一的二元或三元化合物半导体。
7.如权利要求5所述的制备方法，其特征在于，在步骤3）中，第一次源区离子注入浓度为1×1018cm-3~1×1020cm-3。
8.如权利要求5所述的制备方法，其特征在于，在步骤4）中，第二半导体材料的禁带宽度大于第一半导体材料的禁带宽度；第二半导体材料采用I-VI、III-V和IV-IV族之一的二元或三元化合物半导体。
9.如权利要求5所述的制备方法，其特征在于，在步骤6）中，第二次源区离子注入的浓度为1×1018cm-3~1×1020cm-3。
10.如权利要求5所述的制备方法，其特征在于，在步骤7）中，漏区离子注入的浓度为1×1018cm-3~1×1019cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710145102.6A CN106898642B (zh) | 2017-03-13 | 2017-03-13 | 超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710145102.6A CN106898642B (zh) | 2017-03-13 | 2017-03-13 | 超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106898642A CN106898642A (zh) | 2017-06-27 |
| CN106898642B true CN106898642B (zh) | 2019-06-07 |
Family
ID=59192334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710145102.6A Active CN106898642B (zh) | 2017-03-13 | 2017-03-13 | 超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106898642B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230162387A (ko) * | 2022-05-20 | 2023-11-28 | 한양대학교 산학협력단 | 핀 형태의 반도체 패턴 및 가운데가 오목한 드레인 영역을 갖는 터널링 전계 효과 트랜지스터 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7602006B2 (en) * | 2005-04-20 | 2009-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor flash device |
| US8067803B2 (en) * | 2008-10-16 | 2011-11-29 | Micron Technology, Inc. | Memory devices, transistor devices and related methods |
| KR101430415B1 (ko) * | 2012-06-09 | 2014-08-14 | 서울대학교산학협력단 | 게이트 다이오드 구조를 갖는 메모리 셀 스트링 및 이를 이용한 메모리 어레이 |
| CN104835840B (zh) * | 2015-03-24 | 2017-09-19 | 北京大学 | 超陡平均亚阈摆幅纳米线隧穿场效应晶体管及制备方法 |
-
2017
- 2017-03-13 CN CN201710145102.6A patent/CN106898642B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106898642A (zh) | 2017-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101375398B (zh) | 纳米线隧穿晶体管 | |
| CN102184955B (zh) | 互补隧道穿透场效应晶体管及其形成方法 | |
| CN102983168B (zh) | 带双扩散的条形栅隧穿场效应晶体管及其制备方法 | |
| CN103985745B (zh) | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 | |
| CN103579324B (zh) | 一种三面源隧穿场效应晶体管及其制备方法 | |
| CN104835840B (zh) | 超陡平均亚阈摆幅纳米线隧穿场效应晶体管及制备方法 | |
| CN102945861B (zh) | 条形栅调制型隧穿场效应晶体管及其制备方法 | |
| CN102664192B (zh) | 一种自适应复合机制隧穿场效应晶体管及其制备方法 | |
| US7709311B1 (en) | JFET device with improved off-state leakage current and method of fabrication | |
| CN103594376B (zh) | 一种结调制型隧穿场效应晶体管及其制备方法 | |
| CN104269439B (zh) | 一种嵌入层异质结隧穿场效应晶体管及其制备方法 | |
| TW201622159A (zh) | 穿隧式場效電晶體及製造此種電晶體之方法 | |
| CN104617137A (zh) | 一种场效应器件及其制备方法 | |
| CN104347692B (zh) | 抑制输出非线性开启的隧穿场效应晶体管及其制备方法 | |
| CN104810405B (zh) | 一种隧穿场效应晶体管及制备方法 | |
| CN103474464B (zh) | 一种复合机制的条形栅隧穿场效应晶体管及其制备方法 | |
| CN102364690B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| JP2010093051A (ja) | 電界効果型半導体装置 | |
| CN106898642B (zh) | 超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法 | |
| CN102117833B (zh) | 一种梳状栅复合源mos晶体管及其制作方法 | |
| CN106158641B (zh) | finFET器件及其制作方法 | |
| CN104425606B (zh) | 隧穿场效应晶体管及其形成方法 | |
| CN109478562A (zh) | 隧穿场效应晶体管及其制造方法 | |
| CN105390531B (zh) | 一种隧穿场效应晶体管的制备方法 | |
| CN103996713A (zh) | 垂直沟道双机制导通纳米线隧穿晶体管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |