CN104810405B - 一种隧穿场效应晶体管及制备方法 - Google Patents
一种隧穿场效应晶体管及制备方法 Download PDFInfo
- Publication number
- CN104810405B CN104810405B CN201510173189.9A CN201510173189A CN104810405B CN 104810405 B CN104810405 B CN 104810405B CN 201510173189 A CN201510173189 A CN 201510173189A CN 104810405 B CN104810405 B CN 104810405B
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- tunneling field
- layer
- region
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000002353 field-effect transistor method Methods 0.000 title abstract description 4
- 239000000463 material Substances 0.000 claims abstract description 46
- 230000005669 field effect Effects 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 239000012190 activator Substances 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000012546 transfer Methods 0.000 abstract description 5
- 230000001629 suppression Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 238000011161 development Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Abstract
本发明公开一种隧穿场效应晶体管及制备方法，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该隧穿场效应晶体管的隧穿源区及沟道区沿器件垂直方向为异质结构，其中上层采用具有较宽禁带宽度半导体材料，中间层为具有较窄禁带宽度半导体材料，下层为较宽禁带宽度半导体衬底。与现有技术相比，本发明可以有效抑制器件转移特性中亚阈斜率退化现象，同时显著降低隧穿场效应晶体管的平均亚阈斜率，并保持了较陡直的最小亚阈斜率。
Description
技术领域
本发明属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域，具体涉及一种垂直沟道方向异质结构隧穿场效应晶体管及其制备方法。
背景技术
自集成电路诞生以来，微电子集成技术一直按照“摩尔定律”不断发展，半导体器件尺寸不断缩小。随着半导体器件进入深亚微米范围，传统MOSFET器件由于受到自身扩散漂流的导通机制所限，亚阈值斜率受到热电势kT/q的限制而无法随着器件尺寸的缩小而同步减小。这就导致MOSFET器件泄漏电流缩小无法达到器件尺寸缩小的要求，整个芯片的能耗不断上升，芯片功耗密度急剧增大，严重阻碍了芯片系统集成的发展。为了适应集成电路的发展趋势，新型超低功耗器件的开发和研究工作就显得特别重要。隧穿场效应晶体管(TFET，Tunneling Field-Effect Transistor)采用带带隧穿(BTBT)新导通机制，是一种非常有发展潜力的适于系统集成应用发展的新型低功耗器件。TFET通过栅电极控制源端与沟道交界面处隧穿结的隧穿宽度，使得源端价带电子隧穿到沟道导带(或沟道价带电子隧穿到源端导带)形成隧穿电流。这种新型导通机制突破传统MOSFET亚阈值斜率理论极限中热电势kT/q的限制，可以实现低于60mV/dec的具有超陡亚阈值斜率，降低器件静态漏泄电流进而降低器件静态功耗。
但是，与传统MOSFET不同的是，TFET转移曲线的亚阈区内亚阈斜率是变化的，且随着栅电压增大而逐渐增大，这就导致TFET转移特性中，低于60mV/dec的亚阈斜率对应范围较小，器件的平均亚阈斜率较高，不利于TFET器件在超低功耗领域的应用。因此，保持较陡直的最小亚阈值斜率的同时，抑制亚阈斜率退化，实现超陡平均亚阈斜率是TFET器件应用中需要解决的一个非常重要的问题。
发明内容
本发明的目的在于提供一种垂直沟道方向异质结构隧穿场效应晶体管及制备方法。该隧穿场效应晶体管可以有效抑制器件转移特性中亚阈斜率退化现象，同时显著降低隧穿场效应晶体管的平均亚阈斜率，并保持了较陡直的最小亚阈斜率。
本发明提供的技术方案如下：
一种隧穿场效应晶体管，如图1所示，包括隧穿源区9，漏区8，沟道区(2、3)以及位于沟道上方的栅介质层5及控制栅6，其特征是，所述的隧穿源区及沟道区沿器件(器件指的是所述的隧穿场效应晶体管)垂直方向为异质结构(1、2、3)，其中下层1为具有较宽禁带宽度半导体衬底，上层3为具有较宽禁带宽度半导体材料，中间层2为具有较窄禁带宽度半导体材料。且该器件漏区8相对源区水平位置下降，处于中间层2与下层1的交界面下方(约2-5nm左右)。对于N型器件来说，隧穿源区为P型重掺杂，漏区为N型重掺杂，沟道区为P型轻掺杂；而对于P型器件来说，隧穿源区为N型重掺杂，漏区为P型重掺杂，沟道区为N型轻掺杂。
所述的隧穿场效应晶体管，其特征是，对于N型器件来说，隧穿源区为P型重掺杂，其掺杂浓度约为1E18cm-3-1E20cm-3，漏区为N型重掺杂，其掺杂浓度约为1E18cm-3-1E19cm-3，沟道区为P型轻掺杂，其掺杂浓度约为1E13cm-3-1E15cm-3；而对于P型器件来说，隧穿源区为N型重掺杂，其掺杂浓度约为1E18cm-3-1E20cm-3，漏区为P型重掺杂，其掺杂浓度约为1E18cm-3-1E19cm-3，沟道区为N型轻掺杂，其掺杂浓度约为1E13cm-3-1E15cm-3。
所述隧穿场效应晶体管中垂直沟道方向异质结构中的上层3的厚度是器件设计的重要参数。上层3的厚度较大，将导致中间层2窄禁带材料带带隧穿几率较低，达不到良好的抑制器件亚阈斜率退化的效果并引起器件开态电流降低。而上层3的厚度过小，中间层2窄禁带材料距离沟道表面过近，将导致器件关态电流增大，最小亚阈斜率增大。一般保证上层3材料厚度优化在5nm-10nm之间。且具有较窄禁带宽度的中间层2材料的禁带宽度一般较具有较宽禁带宽度上层3材料及最下层1材料禁带宽度小0.3eV以上，中间层2材料厚度一般优化在10-20nm之间。
所述的隧穿场效应晶体管可以应用于SiGe及其他II-VI，III-V和IV-IV族的二元或三元化合物半导体材料。
本发明同时提供所述的垂直沟道方向异质结构隧穿场效应晶体管的制备方法，包括以下步骤：
1)衬底准备：轻掺杂或未掺杂的宽禁带半导体衬底；
2)在半导体衬底上依次外延生长一层窄禁带半导体材料和较宽禁带半导体材料并进行原位轻掺杂。
3)在衬底上淀积一层氧化物及氮化物，采用浅槽隔离STI刻蚀，淀积隔离材料填充深孔后进行CMP；
4)重新生长栅介质材料，淀积栅材料，进行光刻和刻蚀，形成源端单侧栅图形；
5)光刻暴露出漏区完成漏端一侧栅图形并选择刻蚀出漏区，以光刻胶为掩膜，进行离子注入形成漏区，浓度约为1E18cm-3-1E19cm-3；
6)光刻暴露出源区，以光刻胶为掩膜，进行离子注入形成源区，浓度约为1E19cm-3-1E20cm-3；
7)快速高温退火激活杂质；
8)最后进入同CMOS一致的后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得垂直沟道方向异质结构隧穿场效应晶体管。
所述的制备方法，其特征是，步骤1)和步骤2)中所述的轻掺杂，其掺杂浓度约为1E13cm-3-1E15cm-3。
所述的制备方法，其特征是，步骤1)中所述的半导体衬底材料选自Si、Ge或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅(SOI)或绝缘体上的锗(GOI)。
所述的制备方法，其特征是，步骤2)中所述的不同禁带宽度异质材料可选自Si、Ge或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅(SOI)或绝缘体上的锗(GOI)。
所述的制备方法，其特征是，步骤4)中所述的栅介质层材料选自SiO2、Si3N4或高K栅介质材料。
所述的制备方法，其特征是，步骤4)中所述的生长栅介质材料的方法选自下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积或物理气相淀积。
所述的制备方法，其特征是，步骤4)中所述的栅材料选自掺杂多晶硅、金属钴，镍以及其他金属或金属硅化物。
本发明的技术效果(以N型器件为例)：
1、隧穿源区及沟道区为垂直沟道方向异质结构，且沟道上层及最下层材料具有较宽禁带宽度，中间层材料具有较窄禁带宽度；其中沟道上层厚度较小。
2、栅电极加正电压，沟道能带下拉，在隧穿结处发生带带隧穿，器件开启。在栅压较小时，主要是沟道上层具有较宽禁带宽度部分发生带带隧穿，从而可以获得较陡直的最小亚阈值摆幅。
3、随着栅压增大，中间层具有较窄禁带宽度的部分发生带带隧穿。且对于带带隧穿来说，窄禁带材料相对于宽禁带材料具有更大的隧穿几率，在相同栅电压增量条件下可以获得更大的带带隧穿电流增量，从而可以获得更陡直的平均亚阈斜率，有效抑制了器件亚阈斜率随栅电压增大而退化的现象。
4、由于在器件刚开启情况下具有较宽禁带宽度部分带带隧穿起主导作用，有利于降低最小亚阈斜率，并且有效避免了窄禁带材料会导致的关态电流增大，最小亚阈斜率增大的现象。
5、同时，由于该器件具有下降的漏区结构，漏结处为宽禁带半导体同质结，可有效抑制漏结处带带隧穿引起的双极效应。
与现有的TFET相比，垂直沟道方向异质结构隧穿场效应晶体管通过器件结构设计，显著改善了器件转移特性，有效降低了器件的平均亚阈斜率，同时保持了陡直的最小亚阈斜率。
本发明的垂直沟道方向异质结构隧穿场效应晶体管制备工艺简单，制备方法完全基于标准的CMOS IC工艺，能有效地在CMOS集成电路中集成TFET器件，还可以利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低了生产成本，简化了工艺流程。
附图说明
图1为本发明垂直沟道方向异质结构隧穿场效应晶体管的结构示意图。
图2在半导体衬底上外延生长了一层窄禁带半导体及一层较宽禁带半导体的器件剖面图；
图3为形成STI隔离后去除氮化物后的器件剖面图；
图4为光刻并刻蚀形成源端单侧栅图形后的器件剖面图；
图5为光刻完成刻蚀漏端一侧栅图形，并刻蚀出TFET器件的漏区后离子注入后的器件剖面图；
图6为光刻暴露出TFET器件的源区并离子注入形成源区后的器件剖面图；
图中，1-半导体衬底；2-窄禁带中间层材料；3-上层材料；4-STI隔离；5-介质层；6-栅；7-光刻胶；8-漏区；9-源区；10-后道工序的钝化层；11-后道工序的金属。
具体实施方式
以下结合附图，通过具体的实施例对本发明所述的垂直沟道方向异质结构隧穿场效应晶体管的实施方法做进一步的说明。
具体实施步骤如图2-图6所示：(本例以N型器件为例，P型器件可以以此类推)
1、在衬底掺杂浓度为轻掺杂(约1E13cm-3-1E15cm-3)，晶向为<001>的GaAs衬底1上外延生长一层InAs中间层2并进行原位轻掺杂(约1E13cm-3-1E15cm-3)，厚度约15nm；然后再外延生长一层GaAs上层3材料并进行原位轻掺杂(约1E13cm-3-1E15cm-3)，厚度约6nm；如图1所示。
2、淀积一层二氧化硅，厚度约10nm，并淀积一层氮化硅(Si3N4)，厚度约100nm，之后采用浅槽隔离技术，淀积隔离材料填充深孔制作有源区浅槽隔离隔离STI，填充隔离材料4，然后进行CMP，如图3所示。
3、漂去表面的二氧化硅，然后淀积一层栅介质层5，栅介质层为Al2O3，厚度为3～6nm；采用LPCVD淀积栅材料6，栅材料为掺杂多晶硅层，厚度为50～200nm。光刻并刻蚀出源端单侧栅图形，如图4所示。
4、光刻暴露出漏区，完成漏端一侧栅图形刻蚀，并采用高选择比干法刻蚀出漏区，结深约20nm，以光刻胶7为掩膜，进行漏区8离子注入(杂质浓度约1E18cm-3)，如图5所示。
5、光刻暴露出源区，以光刻胶7为掩膜，进行源区9离子注入(杂质浓度约1E20cm-3)，如图6所示。
6、进行一次快速高温退火，并对注入杂质进行激活(1050℃,10s)。最后进入常规后道工序，包括淀积钝化层10、开接触孔、以及金属化11等。
图1所示为制得的所述基于标准CMOS IC工艺制备的N型的垂直沟道方向异质结构隧穿场效应晶体管结构示意图。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种隧穿场效应晶体管，包括衬底、隧穿源区、漏区、沟道区以及位于沟道上方的栅介质层及控制栅，其特征是，沿器件垂直方向上，隧穿源区和沟道区为异质叠状结构，分别包括上层——具有宽禁带宽度半导体材料，中间层——具有窄禁带宽度半导体材料，下层——具有宽禁带宽度衬底，所述漏区相对隧穿源区位置下降处于所述中间层的下方。
2.如权利要求1所述的隧穿场效应晶体管，其特征是，对于N型器件来说，隧穿源区为P型重掺杂，其掺杂浓度为1E18cm-3-1E20cm-3，漏区为N型重掺杂，其掺杂浓度为1E18cm-3-1E19cm-3，沟道区为P型轻掺杂，其掺杂浓度为1E13cm-3-1E15cm-3；而对于P型器件来说，隧穿源区为N型重掺杂，其掺杂浓度为1E18cm-3-1E20cm-3，漏区为P型重掺杂，其掺杂浓度为1E18cm-3-1E19cm-3，沟道区为N型轻掺杂，其掺杂浓度为1E13cm-3-1E15cm-3。
3.如权利要求1所述的隧穿场效应晶体管，其特征是，所述隧穿源区和沟道区的上层材料厚度范围在5nm-10nm之间，中间层材料厚度范围在10-20nm之间，且中间层材料的禁带宽度较上层材料及下层材料禁带宽度小0.3eV以上。
4.如权利要求1中所述的隧穿场效应晶体管，其特征是，所述漏区处于中间层与下层的交界面下方2-5nm处。
5.权利要求1所述的隧穿场效应晶体管应用于SiGe及其他II-VI，III-V和IV-IV族的二元或三元化合物半导体材料。
6.如权利要求1所述的隧穿场效应晶体管的制备方法，包括以下步骤：
1)衬底准备：轻掺杂或未掺杂的宽禁带半导体衬底；
2)在半导体衬底上依次外延生长一层窄禁带半导体材料和宽禁带半导体材料并进行原位轻掺杂；
3)在衬底上淀积一层氧化物及氮化物，采用浅槽隔离STI刻蚀，淀积隔离材料填充深孔后进行CMP；
4)重新生长栅介质材料，淀积栅材料，进行光刻和刻蚀，形成源端单侧栅图形；
5)光刻暴露出漏区完成漏端一侧栅图形并选择刻蚀出漏区，以光刻胶为掩膜，进行离子注入形成漏区，浓度为1E18cm-3-1E19cm-3；
6)光刻暴露出源区，以光刻胶为掩膜，进行离子注入形成源区，浓度为1E19cm-3-1E20cm-3；
7)快速高温退火激活杂质；
8)最后进入同CMOS一致的后道工序，即可制得垂直沟道方向异质结构隧穿场效应晶体管。
7.如权利要求6所述的隧穿场效应晶体管的制备方法，其特征是，步骤1)和步骤2)中所述轻掺杂，其掺杂浓度为1E13cm-3-1E15cm-3。
8.如权利要求6所述的隧穿场效应晶体管的制备方法，其特征是，步骤1)中所述半导体衬底材料选自Si、Ge或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅或绝缘体上的锗。
9.如权利要求6所述的隧穿场效应晶体管的制备方法，其特征是，步骤2)中所述禁带宽度异质材料选自Si、Ge或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅或绝缘体上的锗。
10.如权利要求6所述的隧穿场效应晶体管的制备方法，其特征是，步骤4)中所述栅介质层材料选自SiO2、Si3N4或高K栅介质材料，所述生长栅介质材料的方法选自下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积或物理气相淀积，所述栅材料选自掺杂多晶硅、金属钴，镍以及其他金属或金属硅化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510173189.9A CN104810405B (zh) | 2015-04-13 | 2015-04-13 | 一种隧穿场效应晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510173189.9A CN104810405B (zh) | 2015-04-13 | 2015-04-13 | 一种隧穿场效应晶体管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104810405A CN104810405A (zh) | 2015-07-29 |
| CN104810405B true CN104810405B (zh) | 2018-07-13 |
Family
ID=53695087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510173189.9A Active CN104810405B (zh) | 2015-04-13 | 2015-04-13 | 一种隧穿场效应晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104810405B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107104140B (zh) * | 2017-06-15 | 2019-09-13 | 北京大学 | 一种二维材料/半导体异质结隧穿晶体管及制备方法 |
| CN107248530B (zh) * | 2017-06-15 | 2019-09-13 | 北京大学 | 一种二维材料/半导体异质结垂直隧穿晶体管及制备方法 |
| JP7164204B2 (ja) * | 2017-11-29 | 2022-11-01 | 国立研究開発法人科学技術振興機構 | トンネル電界効果トランジスタおよび電子デバイス |
| CN109244121B (zh) * | 2018-08-30 | 2021-03-26 | 电子科技大学 | 带栅场板结构的纵向隧穿场效应晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094338A (zh) * | 2011-11-01 | 2013-05-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103985745A (zh) * | 2014-04-24 | 2014-08-13 | 北京大学 | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 |
| CN104347692A (zh) * | 2014-09-04 | 2015-02-11 | 北京大学 | 抑制输出非线性开启的隧穿场效应晶体管及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2120266B1 (en) * | 2008-05-13 | 2015-10-28 | Imec | Scalable quantum well device and method for manufacturing the same |
-
2015
- 2015-04-13 CN CN201510173189.9A patent/CN104810405B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094338A (zh) * | 2011-11-01 | 2013-05-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103985745A (zh) * | 2014-04-24 | 2014-08-13 | 北京大学 | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 |
| CN104347692A (zh) * | 2014-09-04 | 2015-02-11 | 北京大学 | 抑制输出非线性开启的隧穿场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104810405A (zh) | 2015-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103151391B (zh) | 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法 | |
| CN103985745B (zh) | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 | |
| CN102184955B (zh) | 互补隧道穿透场效应晶体管及其形成方法 | |
| CN103579324B (zh) | 一种三面源隧穿场效应晶体管及其制备方法 | |
| CN104269439B (zh) | 一种嵌入层异质结隧穿场效应晶体管及其制备方法 | |
| US7709311B1 (en) | JFET device with improved off-state leakage current and method of fabrication | |
| CN103594376B (zh) | 一种结调制型隧穿场效应晶体管及其制备方法 | |
| CN104835840B (zh) | 超陡平均亚阈摆幅纳米线隧穿场效应晶体管及制备方法 | |
| CN102945861B (zh) | 条形栅调制型隧穿场效应晶体管及其制备方法 | |
| CN103560144B (zh) | 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法 | |
| CN104810405B (zh) | 一种隧穿场效应晶体管及制备方法 | |
| CN104362095B (zh) | 一种隧穿场效应晶体管的制备方法 | |
| CN104347692B (zh) | 抑制输出非线性开启的隧穿场效应晶体管及其制备方法 | |
| CN104241374B (zh) | 一种深能级杂质隧穿场效应晶体管及其制备方法 | |
| CN108538911A (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| CN103474464B (zh) | 一种复合机制的条形栅隧穿场效应晶体管及其制备方法 | |
| CN102364690B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN106898642B (zh) | 超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法 | |
| CN104332409B (zh) | 基于深n阱工艺隔离隧穿场效应晶体管的制备方法 | |
| CN102738161B (zh) | 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法 | |
| CN102790052B (zh) | 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法 | |
| CN103996713A (zh) | 垂直沟道双机制导通纳米线隧穿晶体管及制备方法 | |
| CN105390531B (zh) | 一种隧穿场效应晶体管的制备方法 | |
| CN104752497B (zh) | 一种超陡平均亚阈摆幅隧穿场效应晶体管及制备方法 | |
| CN104241373B (zh) | 一种反错层型异质结共振隧穿场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |