CN103985745A - 抑制输出非线性开启的隧穿场效应晶体管及制备方法 - Google Patents
抑制输出非线性开启的隧穿场效应晶体管及制备方法 Download PDFInfo
- Publication number
- CN103985745A CN103985745A CN201410167991.2A CN201410167991A CN103985745A CN 103985745 A CN103985745 A CN 103985745A CN 201410167991 A CN201410167991 A CN 201410167991A CN 103985745 A CN103985745 A CN 103985745A
- Authority
- CN
- China
- Prior art keywords
- source region
- tunneling
- type
- effect transistor
- tunnelling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 44
- 230000005669 field effect Effects 0.000 title claims abstract description 30
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 230000000452 restraining effect Effects 0.000 title abstract 2
- 239000013078 crystal Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000008569 process Effects 0.000 claims abstract description 11
- 150000001875 compounds Chemical class 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000012190 activator Substances 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000011161 development Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000005764 inhibitory process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002353 field-effect transistor method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0895—Tunnel injectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种抑制输出非线性开启的隧穿场效应晶体管，包括隧穿源区，沟道区，漏区以及位于沟道上方的控制栅，隧穿源区为III-V族化合物半导体混合晶体，该混合晶体的混晶比沿垂直器件表面方向连续变化，隧穿源区与沟道交界面处的异质隧穿结的能带结构沿垂直器件表面方向是渐变的；在器件表面处为交错型异质结隧穿源区，该处隧穿结为交错型异质结；在距器件表面一定距离处为错层型异质结隧穿源区，该处隧穿结为错层型异质结，这两个隧穿源区掺杂类型相同。所述的隧穿场效应晶体管制备工艺简单，制备方法完全基于标准的CMOS IC工艺，能有效地在CMOS集成电路中集成TFET器件，还可以利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低了生产成本，简化了工艺流程。
Description
技术领域
本发明属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域，具体涉及一种抑制输出非线性开启的隧穿场效应晶体管及其制备方法。
背景技术
自集成电路诞生以来，微电子集成技术一直按照“摩尔定律”不断发展，半导体器件尺寸不断缩小。随着半导体器件进入深亚微米范围，传统MOSFET器件由于受到自身扩散漂流的导通机制所限，亚阈值斜率受到热电势kT/q的限制而无法随着器件尺寸的缩小而同步减小。这就导致MOSFET器件泄漏电流缩小无法达到器件尺寸缩小的要求，整个芯片的能耗不断上升，芯片功耗密度急剧增大，严重阻碍了芯片系统集成的发展。为了适应集成电路的发展趋势，新型超低功耗器件的开发和研究工作就显得特别重要。隧穿场效应晶体管(TFET，Tunneling Field-Effect Transistor)采用带带隧穿(BTBT)新导通机制，是一种非常有发展潜力的适于系统集成应用发展的新型低功耗器件。TFET通过栅电极控制源端与沟道交界面处隧穿结的隧穿宽度，使得源端价带电子隧穿到沟道导带(或沟道价带电子隧穿到源端导带)形成隧穿电流。这种新型导通机制突破传统MOSFET亚阈值斜率理论极限中热电势kT/q的限制，可以实现低于60mV/dec的超陡亚阈值斜率，降低器件静态漏泄电流进而降低器件静态功耗。
但是，由于半导体带带隧穿效率偏低，TFET的开态电流与传统MOSFET相比比较低，不能满足系统集成应用中的要求。因此，保持较陡直的亚阈值斜率的同时，提高TFET开态电流是TFET器件应用中需要解决的一个非常重要的问题。
另外，TFET输出特性与传统MOSFET完全不同，输出电流随漏端电压增大而增大，是通过漏端电压降在源端隧穿结处，有效地改变隧穿结隧穿宽度从而使输出隧穿电流增大实现的。由于输出隧穿电流值与隧穿宽度λ成e指数关系，漏端电压与输出隧穿电流呈现一种超e指数关系。因而TFET输出特性曲线前段是一种超e指数的非线性曲线，即输出特性的非线性开启现象，导致器件在电路应用中的输出电阻相当大。TFET的这种输出特性非常不利于器件的电路应用，因此改善TFET输出特性也是TFET电路应用中一个非常重要的问题。
发明内容
本发明的目的在于提供一种抑制输出非线性开启的隧穿场效应晶体管及制备方法。该隧穿场效应晶体管可以有效抑制器件输出特性中的非线性开启现象，同时显著提高隧穿场效应晶体管的开态电流，并保持了较陡直的亚阈值斜率。
本发明提供的技术方案如下：
一种抑制输出非线性开启的隧穿场效应晶体管，如图1所示，包括隧穿源区(6、7)，沟道区1，漏区8以及位于沟道上方的控制栅4，其特征是，所述的隧穿源区为III-V族化合物半导体混合晶体，并且该混合晶体的混晶比沿垂直器件表面方向连续变化，隧穿源区与沟道交界面处的异质隧穿结的能带结构沿垂直器件(器件指的是所述的隧穿场效应晶体管)表面方向是渐变的；在器件表面处为交错型异质结隧穿源区6，该处隧穿结为交错型异质结(Staggered-Gap)；在距器件表面一定距离(约5nm-50nm)处为错层型异质结隧穿源区7，该处隧穿结为错层型异质结(Broken-Gap)，这两个隧穿源区掺杂类型相同；对于N型器件来说，隧穿源区为P型重掺杂，漏区为N型重掺杂，沟道区为P型轻掺杂；而对于P型器件来说，隧穿源区为N型重掺杂，漏区为P型重掺杂，沟道区为N型轻掺杂。
所述的隧穿场效应晶体管，其特征是，对于N型器件来说，隧穿源区为P型重掺杂，其掺杂浓度约为1E18cm-3-1E20cm-3，漏区为N型重掺杂，其掺杂浓度约为1E18cm-3-1E19cm-3，沟道区为P型轻掺杂，其掺杂浓度约为E13cm-3-1E15cm-3；而对于P型器件来说，隧穿源区为N型重掺杂，其掺杂浓度约为1E18cm-3-1E20cm-3，漏区为P型重掺杂，其掺杂浓度约为1E18cm-3-1E19cm-3，沟道区为N型轻掺杂，其掺杂浓度约为1E13cm-3-1E15cm-3。
所述隧穿场效应晶体管中隧穿源区中III-V族混合晶体沿垂直器件表面方向混晶比的变化是器件设计的重要参数。隧穿源区半导体能带结构随混晶比的连续变化而变化，使得异质隧穿结沿垂直器件表面方向从交错型异质结变为错层型异质结。过大的混晶比变化率，导致错层型异质隧穿结过于接近沟道表面，将引起器件关态电流增大，亚阈值摆幅退化。过小的混晶比变化率，导致错层型异质隧穿结距离沟道表面过远，导致开启错层型异质隧穿结带带隧穿所需栅电压过大。混合晶体中混晶比的变化率对于不同化合物半导体形成的异质结是不同的，需保证交错型异质隧穿结沿垂直沟道方向宽度优化在5nm-50nm之间。
所述的隧穿场效应晶体管可以应用于InGaAs半导体材料，也可以应用于其他II-VI，III-V和IV-IV族的二元或三元化合物半导体材料。
本发明同时提供所述的抑制输出非线性开启的隧穿场效应晶体管的制备方法，包括以下步骤：
1)衬底准备：轻掺杂(约1E13cm-3-1E15cm-3)或未掺杂的半导体衬底；
2)在衬底上初始热氧化并淀积一层氮化物；
3)STI刻蚀，并淀积隔离材料填充深孔后CMP；
4)重新生长栅介质材料，淀积栅材料，进行光刻和刻蚀，形成栅图形；
5)光刻暴露出源区并选择刻蚀出源区；
6)采用分子束外延法选择生长混晶比沿垂直方向连续变化的源区混晶化合物半导体，形成异质隧穿结，同时对源区进行原位掺杂，浓度约为1E18cm-3-1E20cm-3；
7)光刻暴露出漏区，以光刻胶和栅为掩膜，进行离子注入形成漏区，浓度约为1E18cm-3-1E19cm-3；
8)快速高温退火激活杂质；
9)最后进入同CMOS一致的后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得抑制输出非线性开启的隧穿场效应晶体管。
所述的制备方法，其特征是，步骤1)中所述的轻掺杂，其掺杂浓度约为1E13cm-3-1E15cm-3。
所述的制备方法，其特征是，步骤1)中所述的半导体衬底材料选自InGaAs、AlGaSb或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅(SOI)或绝缘体上的锗(GOI)。
所述的制备方法，其特征是，步骤4)中所述的栅介质层材料选自SiO2、Si3N4或高K栅介质材料。
所述的制备方法，其特征是，步骤4)中所述的生长栅介质材料的方法选自下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积或物理气相淀积。
所述的制备方法，其特征是，步骤4)中所述的栅材料选自掺杂多晶硅、金属钴，镍以及其他金属或金属硅化物。
本发明的技术效果(以N型器件为例)：
1、隧穿源区为III-V族化合物混合晶体，并且该混合晶体的混晶比沿垂直器件表面方向连续变化，从而可以在沟道表面处获得交错型异质隧穿结，在距离沟道表面一定距离处获得错层型异质隧穿结。
2、栅电极加正电压，沟道能带下拉，在隧穿结处发生带带隧穿，器件开启。在栅压较小时，主要是沟道表面处的交错型异质隧穿结发生带带隧穿，从而可以获得较陡直的亚阈值摆幅。
3、随着栅压增大，距离沟道表面一定距离处的错层型异质结发生带带隧穿。对于带带隧穿来说，错层型异质隧穿结的隧穿势垒宽度为零，具有非常大的隧穿几率，从而可以获得更大的带带隧穿电流。
4、同时，由于在器件开态情况下错层型异质隧穿结的带带隧穿起主导作用，此时隧穿结处隧穿宽度λ为零，漏端电压无法通过调节隧穿宽度λ来调节隧穿输出电流，从而避免了输出电流与漏端电压的e指数关系，抑制了输出特性中的非线性开启现象。
与现有的TFET相比，抑制输出非线性开启的隧穿场效应晶体管通过器件结构设计，显著改善了器件输出特性，同时有效增大了器件导通电流，同时保持了陡直的亚阈值斜率。
本发明的抑制输出非线性开启的隧穿场效应晶体管制备工艺简单，制备方法完全基于标准的CMOS IC工艺，能有效地在CMOS集成电路中集成TFET器件，还可以利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低了生产成本，简化了工艺流程。
附图说明
图1为本发明抑制输出非线性开启的隧穿场效应晶体管的结构示意图。
图2在半导体衬底上形成STI隔离后去除氮化物后的器件剖面图；
图3为光刻并刻蚀形成栅后的器件剖面图；
图4为光刻暴露出TFET器件的源区并刻蚀出源区后器件剖面图；
图5为外延选择生长混晶比渐变的异质源区后，并对隧穿源区进行原位掺杂后的器件剖面图；
图6光刻暴露出TFET器件的漏区并离子注入形成漏区后的器件剖面图。
图7经过后道工序(接触孔，金属化)后的抑制输出非线性开启的隧穿场效应晶体管示意图；
图中，
1-半导体衬底(沟道区)；2-STI隔离；3-介质层；4-栅；5-光刻胶；6-交错型异质结隧穿源区；
7-错层型异质结隧穿源区；8-漏区；9-后道工序的钝化层；10-后道工序的金属。
具体实施方式
以下结合附图，通过具体的实施例对本发明所述的抑制输出非线性开启的隧穿场效应晶体管的实施方法做进一步的说明。
具体实施步骤如图2-图7所示：(本例以N型器件为例，P型器件可以以此类推)
1、在衬底掺杂浓度为轻掺杂(约1E13cm-3-1E15cm-3)的，晶向为<001>的InGaAs衬底1上初始热氧化一层二氧化硅，厚度约10nm，并淀积一层氮化硅(Si3N4)，厚度约100nm，之后采用浅槽隔离技术制作有源区STI隔离2，然后进行CMP，如图2所示。
2、漂去表面初始生长的二氧化硅，然后热生长一层栅介质层3，栅介质层为Al2O3，厚度为1～5nm；采用LPCVD淀积栅材料4，栅材料为掺杂多晶硅层，厚度为50～200nm。光刻出栅图形，刻蚀栅材料4直到栅介质层3，如图3所示。
3、光刻暴露出源区，采用高选择比干法刻蚀出异质结隧穿源区，结深约50nm，如图-4所示。
4、采用分子束外延法选择生长沿垂直器件表面方向混晶比连续变化的GaAsxSb1-x混晶半导体形成异质源区(其中6中混晶半导体中混晶比0.3<x<1，7中混晶比x<0.3，并且越接近器件表面混晶比x值越大)，同时对源区进行原位掺杂(约1E20cm-3)，如图-5所示。
5、光刻暴露出漏区，以光刻胶5和栅4为掩膜，进行漏区8离子注入(As，1E14/cm-2，20keV)，如图6所示。进行一次快速高温退火，并对注入杂质进行激活(1050℃,10s)
6、最后进入常规后道工序，包括淀积钝化层9、开接触孔、以及金属化10等，图7所示为制得的所述基于标准CMOS IC工艺制备的N型的抑制输出非线性开启的隧穿场效应晶体管结构示意图。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种抑制输出非线性开启的隧穿场效应晶体管，包括隧穿源区(6、7)，沟道区(1)，漏区(8)，以及位于沟道上方的控制栅(4)，其特征是，所述的隧穿源区为III-V族化合物半导体混合晶体，并且该混合晶体的混晶比沿垂直器件表面方向连续变化，隧穿源区与沟道交界面处的异质隧穿结的能带结构沿垂直器件表面方向是渐变的；在器件表面处为交错型异质结隧穿源区(6)，该处隧穿结为交错型异质结；在距器件表面一定距离处为错层型异质结隧穿源区(7)，该处隧穿结为错层型异质结，这两个隧穿源区掺杂类型相同；对于N型器件来说，隧穿源区为P型重掺杂，漏区为N型重掺杂，沟道区为P型轻掺杂；而对于P型器件来说，隧穿源区为N型重掺杂，漏区为P型重掺杂，沟道区为N型轻掺杂。
2.如权利要求1所述的隧穿场效应晶体管，其特征是，对于N型器件来说，隧穿源区为P型重掺杂，其掺杂浓度为1E18cm-3-1E20cm-3，漏区为N型重掺杂，其掺杂浓度为1E18cm-3-1E19cm-3，沟道区为P型轻掺杂，其掺杂浓度为E13cm-3-1E15cm-3；而对于P型器件来说，隧穿源区为N型重掺杂，其掺杂浓度为1E18cm-3-1E20cm-3，漏区为P型重掺杂，其掺杂浓度为1E18cm-3-1E19cm-3，沟道区为N型轻掺杂，其掺杂浓度为1E13cm-3-1E15cm-3。
3.如权利要求1所述的隧穿场效应晶体管，其特征是，所述隧穿场效应晶体管中隧穿源区中III-V族混合晶体沿垂直器件表面方向混晶比的变化率对于不同化合物半导体形成的异质结是不同的，需保证交错型异质隧穿结沿垂直沟道方向宽度优化在5nm-50nm之间。
4.将权利要求1-3任一所述的隧穿场效应晶体管应用于II-VI，III-V和IV-IV族的二元或三元化合物半导体材料。
5.一种抑制输出非线性开启的隧穿场效应晶体管的制备方法，其特征是，包括以下步骤：
1)衬底准备：轻掺杂或未掺杂的半导体衬底；
2)在衬底上初始热氧化并淀积一层氮化物；
3)STI刻蚀，并淀积隔离材料填充深孔后CMP；
4)重新生长栅介质材料，淀积栅材料，进行光刻和刻蚀，形成栅图形；
5)光刻暴露出源区并选择刻蚀出源区；
6)采用分子束外延法选择生长混晶比沿垂直方向连续变化的源区混晶化合物半导体，形成异质隧穿结，同时对源区进行原位掺杂，浓度为1E18cm-3-1E20cm-3；
7)光刻暴露出漏区，以光刻胶和栅为掩膜，进行离子注入形成漏区，浓度为1E18cm-3-1E19cm-3；
8)快速高温退火激活杂质；
9)最后进入同CMOS一致的后道工序，即可制得抑制输出非线性开启的隧穿场效应晶体管。
6.如权利要求5所述的制备方法，其特征是，步骤1)中所述的轻掺杂，其掺杂浓度为1E13cm-3-1E15cm-3。
7.如权利要求5所述的制备方法，其特征是，步骤1)中所述的半导体衬底材料选自InGaAs、AlGaSb或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅或绝缘体上的锗。
8.如权利要求5所述的制备方法，其特征是，步骤4)中所述的栅介质层材料选自SiO2、Si3N4或高K栅介质材料。
9.如权利要求5所述的制备方法，其特征是，步骤4)中所述的生长栅介质材料的方法选自下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积或物理气相淀积。
10.如权利要求5所述的制备方法，其特征是，步骤4)中所述的栅材料选自掺杂多晶硅、金属或金属硅化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410167991.2A CN103985745B (zh) | 2014-04-24 | 2014-04-24 | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410167991.2A CN103985745B (zh) | 2014-04-24 | 2014-04-24 | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103985745A true CN103985745A (zh) | 2014-08-13 |
| CN103985745B CN103985745B (zh) | 2016-08-24 |
Family
ID=51277647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410167991.2A Active CN103985745B (zh) | 2014-04-24 | 2014-04-24 | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103985745B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269439A (zh) * | 2014-09-22 | 2015-01-07 | 北京大学 | 一种嵌入层异质结隧穿场效应晶体管及其制备方法 |
| CN104332409A (zh) * | 2014-11-05 | 2015-02-04 | 北京大学 | 基于深n阱工艺隔离隧穿场效应晶体管的制备方法 |
| CN104362095A (zh) * | 2014-11-05 | 2015-02-18 | 北京大学 | 一种隧穿场效应晶体管的制备方法 |
| CN104752497A (zh) * | 2015-03-26 | 2015-07-01 | 北京大学 | 一种超陡平均亚阈摆幅隧穿场效应晶体管及制备方法 |
| CN104810405A (zh) * | 2015-04-13 | 2015-07-29 | 北京大学 | 一种隧穿场效应晶体管及制备方法 |
| CN104835840A (zh) * | 2015-03-24 | 2015-08-12 | 北京大学 | 超陡平均亚阈摆幅纳米线隧穿场效应晶体管及制备方法 |
| CN106206704A (zh) * | 2016-08-16 | 2016-12-07 | 电子科技大学 | 一种提高开态电流的隧穿场效应晶体管 |
| WO2018107375A1 (zh) * | 2016-12-14 | 2018-06-21 | 华为技术有限公司 | 一种半导体制作方法及其设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120032227A1 (en) * | 2010-08-09 | 2012-02-09 | University Of Notre Dame Du Lac | Low voltage tunnel field-effect transistor (tfet) and method of making same |
| CN103021848A (zh) * | 2011-09-20 | 2013-04-03 | 中国科学院上海微系统与信息技术研究所 | 一种锗硅异质结隧穿场效应晶体管及其制备方法 |
-
2014
- 2014-04-24 CN CN201410167991.2A patent/CN103985745B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120032227A1 (en) * | 2010-08-09 | 2012-02-09 | University Of Notre Dame Du Lac | Low voltage tunnel field-effect transistor (tfet) and method of making same |
| CN103021848A (zh) * | 2011-09-20 | 2013-04-03 | 中国科学院上海微系统与信息技术研究所 | 一种锗硅异质结隧穿场效应晶体管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| YAN ZHU.ET AL: "Reliability Studies on High-Temperature Operation of Mixed As/Sb Staggered Gap Tunnel FET Material and Devices", 《IEEE TRANSACTIONS ON DEVICE AND MATERIALS RELIABILITY》 * |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269439B (zh) * | 2014-09-22 | 2017-01-25 | 北京大学 | 一种嵌入层异质结隧穿场效应晶体管及其制备方法 |
| CN104269439A (zh) * | 2014-09-22 | 2015-01-07 | 北京大学 | 一种嵌入层异质结隧穿场效应晶体管及其制备方法 |
| CN104332409A (zh) * | 2014-11-05 | 2015-02-04 | 北京大学 | 基于深n阱工艺隔离隧穿场效应晶体管的制备方法 |
| CN104362095A (zh) * | 2014-11-05 | 2015-02-18 | 北京大学 | 一种隧穿场效应晶体管的制备方法 |
| CN104332409B (zh) * | 2014-11-05 | 2017-09-19 | 北京大学 | 基于深n阱工艺隔离隧穿场效应晶体管的制备方法 |
| CN104835840A (zh) * | 2015-03-24 | 2015-08-12 | 北京大学 | 超陡平均亚阈摆幅纳米线隧穿场效应晶体管及制备方法 |
| CN104835840B (zh) * | 2015-03-24 | 2017-09-19 | 北京大学 | 超陡平均亚阈摆幅纳米线隧穿场效应晶体管及制备方法 |
| CN104752497A (zh) * | 2015-03-26 | 2015-07-01 | 北京大学 | 一种超陡平均亚阈摆幅隧穿场效应晶体管及制备方法 |
| CN104752497B (zh) * | 2015-03-26 | 2018-08-28 | 北京大学 | 一种超陡平均亚阈摆幅隧穿场效应晶体管及制备方法 |
| CN104810405A (zh) * | 2015-04-13 | 2015-07-29 | 北京大学 | 一种隧穿场效应晶体管及制备方法 |
| CN104810405B (zh) * | 2015-04-13 | 2018-07-13 | 北京大学 | 一种隧穿场效应晶体管及制备方法 |
| CN106206704A (zh) * | 2016-08-16 | 2016-12-07 | 电子科技大学 | 一种提高开态电流的隧穿场效应晶体管 |
| CN106206704B (zh) * | 2016-08-16 | 2019-07-19 | 电子科技大学 | 一种提高开态电流的隧穿场效应晶体管 |
| WO2018107375A1 (zh) * | 2016-12-14 | 2018-06-21 | 华为技术有限公司 | 一种半导体制作方法及其设备 |
| CN108780754A (zh) * | 2016-12-14 | 2018-11-09 | 华为技术有限公司 | 一种半导体制作方法及其设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103985745B (zh) | 2016-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103985745B (zh) | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 | |
| CN103151391B (zh) | 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法 | |
| CN102184955B (zh) | 互补隧道穿透场效应晶体管及其形成方法 | |
| CN104269439B (zh) | 一种嵌入层异质结隧穿场效应晶体管及其制备方法 | |
| CN103579324B (zh) | 一种三面源隧穿场效应晶体管及其制备方法 | |
| CN103594376B (zh) | 一种结调制型隧穿场效应晶体管及其制备方法 | |
| CN102054870A (zh) | 一种半导体结构及其形成方法 | |
| CN103560144B (zh) | 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法 | |
| CN102664192B (zh) | 一种自适应复合机制隧穿场效应晶体管及其制备方法 | |
| CN102945861B (zh) | 条形栅调制型隧穿场效应晶体管及其制备方法 | |
| CN104835840A (zh) | 超陡平均亚阈摆幅纳米线隧穿场效应晶体管及制备方法 | |
| CN104332500A (zh) | 一种阻变栅隧穿场效应晶体管及制备方法 | |
| CN104347692B (zh) | 抑制输出非线性开启的隧穿场效应晶体管及其制备方法 | |
| CN103474464B (zh) | 一种复合机制的条形栅隧穿场效应晶体管及其制备方法 | |
| CN104241374B (zh) | 一种深能级杂质隧穿场效应晶体管及其制备方法 | |
| CN104810405B (zh) | 一种隧穿场效应晶体管及制备方法 | |
| CN102364690B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| WO2021227448A1 (zh) | 一种隧穿场效应晶体管的漏端负交叠区自对准制备方法 | |
| Knoll et al. | Gate-all-around Si nanowire array tunnelling FETs with high on-current of 75 µA/µm@ V DD= 1.1 V | |
| CN103996713A (zh) | 垂直沟道双机制导通纳米线隧穿晶体管及制备方法 | |
| CN106898642B (zh) | 超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法 | |
| CN104465377B (zh) | Pmos晶体管及其形成方法 | |
| CN105390531B (zh) | 一种隧穿场效应晶体管的制备方法 | |
| CN104241373B (zh) | 一种反错层型异质结共振隧穿场效应晶体管及其制备方法 | |
| CN104752497B (zh) | 一种超陡平均亚阈摆幅隧穿场效应晶体管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |