CN106206704B - 一种提高开态电流的隧穿场效应晶体管 - Google Patents
一种提高开态电流的隧穿场效应晶体管 Download PDFInfo
- Publication number
- CN106206704B CN106206704B CN201610671901.2A CN201610671901A CN106206704B CN 106206704 B CN106206704 B CN 106206704B CN 201610671901 A CN201610671901 A CN 201610671901A CN 106206704 B CN106206704 B CN 106206704B
- Authority
- CN
- China
- Prior art keywords
- region
- effect transistor
- state current
- polarization
- tunneling field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 52
- 230000005669 field effect Effects 0.000 title claims abstract description 49
- 230000010287 polarization Effects 0.000 claims abstract description 80
- 238000000407 epitaxy Methods 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract description 16
- 230000005684 electric field Effects 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000005036 potential barrier Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000001451 molecular beam epitaxy Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- -1 object Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种提高开态电流的隧穿场效应晶体管，属于超大规模集成电路中的逻辑器件与电路领域。本发明隧穿场效应晶体管在源区顶部通过InN或InxGa1‑xN材料形成极化隧穿层，利用InN或InxGa1‑xN的极化效应形成极化电场，增强了源区向极化隧穿区的载流子隧穿能力，提高了开态下的隧穿电流；由于关态下外延本征区的导带不变，载流子无法越过势垒漂移扩散至该区域，有效降低了器件的关态电流；外延本征区以及极化隧穿区的厚度都可以做到5nm及以上，有利于工艺的实现。本发明隧穿场效应晶体管在保证低的关态电流的前提下，有效提升了器件的开态电流，且降低了工艺难度。
Description
技术领域
本发明属于超大规模集成电路中的逻辑器件与电路领域，具体涉及一种可提高开态电流的小尺寸隧穿场效应晶体管(TFET)。
背景技术
在摩尔定律的指导下，微处理器的集成度不断提高，推动了逻辑开关器件的发展。而在逻辑开关器件中，隧穿场效应晶体管(TFET)因其具有较高的开态电流、较低的关态电流、较小的亚阈值摆幅以及优秀的开关比，已成为半导体器件领域中研究的热点。
隧穿场效应晶体管(TFET)不同于以往的场效应晶体管，它是以量子力学为依据，通过带-带隧穿进行工作的；通过施加栅压，改变本征区的能带，使得源区的载流子能够越过势垒隧穿到本征区。在N型TFET器件中，栅极接高电位、源区接低电位、漏区接高电位，其源区与本征区、漏区形成反偏二极管P-i-N，源区电子即可隧穿到本征区。在P型TFET中，栅极接低电位、源区接高电位、漏区接低电位，其漏区与本征区、源区形成反偏二极管P-i-N，源区电子即可隧穿到本征区。
最早提出的隧穿场效应晶体管(TFET)为横向隧穿器件，如图1所示，其核心部分包括源区101、本征区102、漏区103、栅氧层104、栅105，这种横向TFET器件的栅电极电场为垂直方向，而隧穿为P区向i区的横向方向，故实际上栅极电压形成的电场只能调节靠近源区的栅氧层表面下很近的P-i结，即栅控隧穿区域较小，这就导致开态电流很难达到理想效果。为了提升栅控能力，研究人员提出了如图2所示的纵向隧穿场效应晶体管(TFET)，其核心结构包括源区201、外延本征区202、漏区203、中间本征区204、栅氧层205、栅206，这类TFET器件工作时，隧穿主要发生在源区与外延本征区之间，隧穿方向为纵向隧穿，与栅电极形成的纵向电场方向一致，即栅控面积扩大成源区与外延本征区的接触面积，在不改变低的关态电流的前提下有效提升了开态电流。
虽然纵向隧穿器件的栅控能力较横向隧穿器件有一定的提升，但是受硅材料禁带宽度较大的限制，其开态电流仍然无法达到较好的效果。通过加大源区掺杂、增大栅极电压可增加隧穿几率，但是高掺杂形成的单边突变结给半导体工艺带来较大的难题。文献(Vijayvargiya V,Vishvakarma S K.Effect of drain doping profile on double-gatetunnel field-effect transistor and its influence on device RF performance[J].IEEE Transactions on Nanotechnology,2014,13(5):974-981.)提出了一种双栅TFET，即在本征区下方再加上一个栅电极，形成双栅结构，器件结构如图3所示，包括源区301、本征区302、漏区303、顶部栅氧层304、顶部栅极305、底部栅氧层306、底部栅极307。虽然在双栅的作用下，栅控能力得到有效提升，器件能较好地导通和关闭；但是其隧穿区域仍只是靠近表面处的P-i结，栅控区域相当于单栅横向TFET的栅控区域的简单叠加，其顶部和底部栅形成的纵向电场大小未改变，开态电流只是简单的叠加，提升效果不明显，并且双栅TFET结构在常用的平面半导体工艺中实现难度较大，工艺成本较高，很难推广用于超大规模集成电路中。
另外，文献(Li W,Sharmin S,Ilatikhameneh H,et al.Polarization-engineered III-nitride heterojunction tunnel field-effect transistors[J].IEEEJournal on Exploratory Solid-State Computational Devices and Circuits,2015,1:28-34.)公开了一种Ⅲ-Ⅴ族氮化物隧穿器件，器件结构如图4所示，包括源区401、本征区402、漏区403、栅氧层404、栅405、侧墙406，该器件通过栅压控制漏区的导带升降实现器件的关断和开启，本征区采用InN材料，InN材料可引入极化效应，从而增加器件的开态电流。但是该器件存在如下问题：其一，本征区和漏区厚度极薄，均低于3nm，工艺实现难度较大；其二，栅压对漏区的控制能力较弱，导致器件的关态电流较大。
发明内容
本发明针对背景技术存在的缺陷，提出了一种新型的提高开态电流的隧穿场效应晶体管。本发明隧穿场效应晶体管在源区顶部通过InN或InxGa1-xN材料形成极化隧穿层，利用InN或InxGa1-xN的极化效应形成极化电场，增强了源区向极化隧穿区的载流子隧穿能力，提高了开态下的隧穿电流；由于关态下外延本征区的导带不变，载流子无法越过势垒漂移扩散至该区域，有效降低了器件的关态电流；外延本征区以及极化隧穿区的厚度都可以做到5nm及以上，有利于工艺的实现。本发明隧穿场效应晶体管在保证低的关态电流的前提下，有效提升了器件的开态电流，且降低了工艺难度。
本发明的技术方案如下：
一种提高开态电流的隧穿场效应晶体管，包括源区、中间本征区、漏区、极化隧穿区、外延本征区、栅氧层、栅和侧墙，所述极化隧穿区形成于源区内、且与外延本征区接触，其远离中间本征区的一侧与栅远离中间本征区的一侧位于同一直线上，用于增强源区载流子向极化隧穿区的隧穿。
一种提高开态电流的隧穿场效应晶体管，包括源区、中间本征区、漏区、极化隧穿区、栅氧层、栅和侧墙，所述极化隧穿区形成于源区内、且与中间本征区接触，其上表面与源区上表面重合，用于增强源区载流子向极化隧穿区的隧穿。
进一步地，所述极化隧穿区采用具有极化效应的材料形成。
进一步地，所述极化隧穿区采用InN、InxGa1-xN(0＜x＜1)中的一种或两种形成。若采用InxGa1-xN形成极化隧穿区，则可通过调节x的取值来调节器件的极化强度；若采用InN和InxGa1-xN两种材料形成极化隧穿区，则首先形成InxGa1-xN作为缓冲层，再在其上生长InN薄膜，从而得到极化隧穿区。
进一步地，纵向TFET器件中所述极化隧穿区的厚度为10nm以内。
进一步地，横向TFET器件中所述极化隧穿区的长度为10nm以内。
进一步地，所述极化隧穿区的掺杂浓度不限，可以为轻掺杂，也可以为重掺杂。
进一步地，所述源区材料为Ⅲ-Ⅴ族化合物、Ⅱ-Ⅵ族化合物、硅或锗等半导体材料，源区材料的电子亲和势应低于极化隧穿区材料的电子亲和势，这样有利于源区载流子向极化隧穿区隧穿；源区的材料还应与极化隧穿区的材料有晶格失配，能够引起极化隧穿区的极化效应。
进一步地，纵向TFET器件中所述外延本征区材料为Ⅲ-Ⅴ族化合物、Ⅱ-Ⅵ族化合物、硅或锗等半导体材料，外延本征区材料的电子亲和势应低于极化隧穿区材料的电子亲和势，这样可以形成能带差，以保证在器件关态时，外延本征区的能带势垒能抑制极化隧穿区的载流子漂移扩散。
进一步地，横向TFET器件中所述中间本征区材料为Ⅲ-Ⅴ族化合物、Ⅱ-Ⅵ族化合物、硅或锗等半导体材料，中间本征区材料的电子亲和势应低于极化隧穿区材料的电子亲和势，这样可以形成能带差，以保证在器件关态时，中间本征区的能带势垒能抑制极化隧穿区的载流子漂移扩散。
进一步地，所述中间本征区与漏区之间可设置介质层，用于隔离。
进一步地，所述隧穿场效应晶体管的衬底可以为普通硅衬底或SOI衬底(绝缘衬底上的硅)。
本发明的有益效果为：
1、本发明提供的提升开态电流的隧穿场效应晶体管，可在不改变器件关态电流的前提下提升开态时的纵向电场，提高隧穿几率，有利于同时实现低的关态电流和高的开态电流，获得优秀的开关比。
2、本发明隧穿场效应晶体管利用极化隧穿区的极化效应，形成与栅极电场方向一致的极化电场，增强了源区向极化隧穿区的载流子隧穿能力，提高了开态下的隧穿电流。
3、本发明隧穿场效应晶体管由于极化电场的存在，关态下源区会有载流子隧穿至极化隧穿区，并聚集在极化隧穿区，而外延本征区的能带会形成势垒，使其较难漂移扩散至外延本征区，泄漏电流得到较好地控制。
附图说明
图1为背景技术中横向隧穿场效应晶体管器件的剖面图；
图2为背景技术中纵向隧穿场效应晶体管器件的剖面图；
图3为背景技术中双栅结构的横向隧穿场效应晶体管器件的剖面图；
图4为背景技术中Ⅲ-Ⅴ族氮化物隧穿场效应晶体管器件的剖面图；
图5为本发明实施例1的隧穿场效应晶体管器件的剖面图；
图6为本发明实施例2的隧穿场效应晶体管器件的剖面图；
图7为本发明实施例3的隧穿场效应晶体管器件的剖面图；
图8为本发明实施例4的隧穿场效应晶体管器件的剖面图；
图9为本发明实施例5的隧穿场效应晶体管器件的剖面图；
图10为本发明实施例1中的生长极化隧穿区和未生长极化隧穿区的TFET器件的转移特性曲线对比图；
图11为本发明实施例1中的提升开态电流的TFET器件的能带图。
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
一种提高开态电流的纵向隧穿场效应晶体管，包括源区、中间本征区、漏区、极化隧穿区、外延本征区、栅氧层、栅和侧墙，所述极化隧穿区形成于源区内、且与外延本征区接触，其左侧与栅的左侧位于同一直线上，其长度可根据需求调节，可增强源区载流子向极化隧穿区的隧穿。
一种提高开态电流的横向隧穿场效应晶体管，包括源区、中间本征区、漏区、极化隧穿区、栅氧层、栅和侧墙，所述极化隧穿区形成于源区内、且与中间本征区接触，其上表面与源区上表面重合，用于增强源区载流子向极化隧穿区的隧穿。
实施例1
本实施例是针对如图5所示的提高开态电流的隧穿场效应晶体管(TFET)器件，以制作N型TFET器件为例，其极化隧穿区位于P型源区内、且与顶层的外延本征区接触，极化隧穿区的长度与栅的长度相同，全部位于栅下方。
实施例1所述隧穿场效应晶体管包括源区501、中间本征区502、漏区503、极化隧穿区504、外延本征区505、侧墙506、栅氧层507、栅508。首先，源区、中间本征区、漏区均采用硅材料形成，保证源区能引起极化隧穿区的极化效应；其次，分别对源区、中间本征区和漏区进行离子注入，确保源区p型掺杂浓度为1e20cm-3量级、中间本征区掺杂低于1e13cm-3量级、漏区n型掺杂浓度为1e18cm-3量级；然后，在源区表面采用光刻工艺形成极化隧穿区图形，并通过分子束外延技术(MBE)在极化隧穿区区域内生长厚度为5nm的InN薄膜，形成极化隧穿区，该极化隧穿区的上表面与外延本征区接触、长度与栅的长度相同为20nm，右侧与中间本征区接触；最后，采用常规工艺，依次生长外延本征区、栅氧层、栅以及相应的侧墙。其中，外延本征区的材料为硅，保证其在关态下具有能带势垒，以抑制极化隧穿区载流子的漂移扩散。
本实施例隧穿场效应晶体管中添加长度为20nm、厚度为5nm的极化隧穿区，能有效利用极化隧穿区的极化效应提升TFET器件的开态电流。图11为本发明提供的带极化隧穿区的TFET器件的能带图，极化隧穿区的引入有利于载流子的隧穿和栅压对器件开关的控制。采用与实施例1相同的工艺制备未生长极化隧穿区的TFET器件，除了不生长极化隧穿区外，其余条件与实施例1完全相同；图10为实施例1生长极化隧穿区和未生长极化隧穿区的TFET器件的转移特性曲线对比图，由图10可知，在相同的栅压下，实施例1隧穿场效应晶体管与未生长极化隧穿区的器件相比，其开态电流有很大的提升。
实施例2
本实施例是针对如图6所示的提高开态电流的横向隧穿场效应晶体管(TFET)器件，其极化隧穿区位于P型源区内、且与中间本征区接触，其上表面与源区上表面重合。
实施例2所述隧穿场效应晶体管包括源区601、极化隧穿区602、中间本征区603、漏区604、侧墙605、栅氧层606、栅607。首先，依旧利用硅材料形成源区、中间本征区、漏区，保证源区能引起极化隧穿区的极化效应，中间本征区的势垒能抑制载流子的漂移扩散；之后分别对源区、中间本征区和漏区进行离子注入，确保源区p型掺杂浓度为1e20cm-3量级、中间本征区掺杂低于1e13cm-3量级、漏区n型掺杂浓度为1e18cm-3量级；然后，在源区表面采用光刻工艺形成极化隧穿区图形，并通过分子束外延技术(MBE)在极化隧穿区区域内生长长度为5nm、厚度为10nm的InN薄膜，形成极化隧穿区；最后，采用常规工艺，依次生长栅氧层、栅以及相应的侧墙。
本实施例中的极化隧穿区生长在接近中间本征区一侧的源区顶部，可以提高器件开态电流，降低窄宽度器件中的部分关态电流，表明极化隧穿区同样适用于横向TFET器件中。
实施例3
本实施例是针对如图7所示的带氧化层的隧穿场效应晶体管(TFET)器件，该器件中中间本征区与漏区之间设置氧化层实现介质隔离。
实施例3所述隧穿场效应晶体管包括源区701、中间本征区702、漏区703、极化隧穿区704、外延本征区705、侧墙706、栅氧层707、栅708、氧化层709。首先，源区、中间本征区、漏区均采用硅材料形成，保证源区能引起极化隧穿区的极化效应；其次，在中间本征区和漏区之间进行氧化，形成氧化层709；之后，分别对源区、中间本征区和漏区进行离子注入，确保源区p型掺杂浓度为1e20cm-3量级、中间本征区掺杂低于1e13cm-3量级、漏区n型掺杂浓度为1e18cm-3量级；然后，在源区表面采用光刻工艺形成极化隧穿区图形，并通过分子束外延技术(MBE)在极化隧穿区区域内依次生长厚度为5nm的In0.8Ga0.2N缓冲层以及厚度为5nm的InN薄膜，形成极化隧穿区，该极化隧穿区的上表面与外延本征区接触、长度与栅的长度相同为20nm，右侧与中间本征区接触；最后，采用常规工艺，依次生长外延本征区、栅氧层、栅以及相应的侧墙。其中，外延本征区的材料为硅，保证其在关态下具有能带势垒，以抑制极化隧穿区载流子的漂移扩散。
本实施例中的氧化层的厚度主要根据器件工艺进行调节，氧化层可改善器件关态下的泄漏电流。
实施例4
本实施例是针对如图8所示的带衬底和埋氧层的隧穿场效应晶体管(TFET)器件，该器件中SOI衬底可实现全介质隔离。
实施例4所述隧穿场效应晶体管包括源区801、中间本征区802、漏区803、极化隧穿区804、外延本征区805、侧墙806、栅氧层807、栅808、埋氧层809、衬底810。首先，利用智能剥离技术形成SOI衬底，埋氧层厚度为20nm；源区、中间本征区、漏区均采用硅材料形成，保证源区能引起极化隧穿区的极化效应；其次，分别对源区、中间本征区和漏区进行离子注入，确保源区p型掺杂浓度为1e20cm-3量级、中间本征区掺杂低于1e13cm-3量级、漏区n型掺杂浓度为1e18cm-3量级；然后，在源区表面采用光刻工艺形成极化隧穿区图形，并通过分子束外延技术(MBE)在极化隧穿区区域内生长厚度为5nm的InN薄膜，形成极化隧穿区，该极化隧穿区的上表面与外延本征区接触、长度为15nm，左侧与栅的左侧位于同一直线上，右侧与中间本征区有一定距离；最后，采用常规工艺，依次生长外延本征区、栅氧层、栅以及相应的侧墙。其中，外延本征区的材料为硅，保证其在关态下具有能带势垒，以抑制极化隧穿区载流子的漂移扩散。
本实施例中采用SOI衬底主要考虑其对TFET器件泄漏电流的抑制以及器件的寄生效应的改善。
实施例5
本实施例是针对如图9所示的隧穿场效应晶体管(TFET)器件。本实施例与实施例4的区别为：该器件中采用普通衬底，中间本征区与漏区之间设置氧化层实现介质隔离。
本实施例中采用普通衬底，考虑到泄漏电流增大，故在中间本征区与漏区之间设置氧化层，隔离泄漏电流通道，降低部分关态电流。
Claims (5)
1.一种提高开态电流的隧穿场效应晶体管，包括源区、中间本征区、漏区、极化隧穿区、外延本征区、栅氧层、栅和侧墙，所述极化隧穿区形成于源区内、且与外延本征区接触，其远离中间本征区的一侧与栅远离中间本征区的一侧位于同一直线上，用于增强源区载流子向极化隧穿区的隧穿；所述极化隧穿区采用InN、InxGa1-xN中的一种或两种形成，0＜x＜1。
2.根据权利要求1所述的提高开态电流的隧穿场效应晶体管，其特征在于，所述极化隧穿区的厚度为10nm以内。
3.根据权利要求1所述的提高开态电流的隧穿场效应晶体管，其特征在于，所述源区材料为Ⅲ-Ⅴ族化合物、Ⅱ-Ⅵ族化合物、硅或锗，源区材料的电子亲和势低于极化隧穿区材料的电子亲和势。
4.根据权利要求1所述的提高开态电流的隧穿场效应晶体管，其特征在于，所述外延本征区材料为Ⅲ-Ⅴ族化合物、Ⅱ-Ⅵ族化合物、硅或锗，外延本征区材料的电子亲和势低于极化隧穿区材料的电子亲和势。
5.根据权利要求1所述的提高开态电流的隧穿场效应晶体管，其特征在于，所述中间本征区与漏区之间可设置介质层，用于隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610671901.2A CN106206704B (zh) | 2016-08-16 | 2016-08-16 | 一种提高开态电流的隧穿场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610671901.2A CN106206704B (zh) | 2016-08-16 | 2016-08-16 | 一种提高开态电流的隧穿场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106206704A CN106206704A (zh) | 2016-12-07 |
| CN106206704B true CN106206704B (zh) | 2019-07-19 |
Family
ID=57521594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610671901.2A Expired - Fee Related CN106206704B (zh) | 2016-08-16 | 2016-08-16 | 一种提高开态电流的隧穿场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206704B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108028271B (zh) * | 2016-08-17 | 2020-08-14 | 华为技术有限公司 | 存储装置及其制作方法、数据读写方法 |
| CN110148626B (zh) * | 2019-01-31 | 2020-08-04 | 西安交通大学 | 极化掺杂InN基隧穿场效应晶体管及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103985745A (zh) * | 2014-04-24 | 2014-08-13 | 北京大学 | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 |
| CN104576721A (zh) * | 2014-12-23 | 2015-04-29 | 电子科技大学 | 一种具有电场集中效果增强开态电流的隧穿场效应晶体管 |
-
2016
- 2016-08-16 CN CN201610671901.2A patent/CN106206704B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103985745A (zh) * | 2014-04-24 | 2014-08-13 | 北京大学 | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 |
| CN104576721A (zh) * | 2014-12-23 | 2015-04-29 | 电子科技大学 | 一种具有电场集中效果增强开态电流的隧穿场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206704A (zh) | 2016-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5701774B2 (ja) | トンネル電界効果トランジスタ及びその製造方法 | |
| KR101582623B1 (ko) | 실리콘 기판에 집적 가능한 화합물 터널링 전계효과 트랜지스터 및 그 제조방법 | |
| Riel et al. | InAs-Si heterojunction nanowire tunnel diodes and tunnel FETs | |
| US8324661B2 (en) | Quantum well transistors with remote counter doping | |
| Im et al. | Heterojunction-free GaN nanochannel FinFETs with high performance | |
| Cutaia et al. | Complementary III–V heterojunction lateral NW tunnel FET technology on Si | |
| US7839209B2 (en) | Tunnel field effect transistor | |
| CN110534557B (zh) | 常关型场效应晶体管及其制备方法 | |
| Son et al. | Low voltage operation of GaN vertical nanowire MOSFET | |
| US9773904B2 (en) | Vertical field effect transistor with biaxial stressor layer | |
| Tomioka et al. | Integration of III-V nanowires on Si: From high-performance vertical FET to steep-slope switch | |
| US10896974B2 (en) | Method of fabricating semiconductor device | |
| US8878251B2 (en) | Silicon-compatible compound junctionless field effect transistor | |
| Tomioka et al. | Vertical In 0.7 Ga 0.3 As nanowire surrounding-gate transistors with high-k gate dielectric on Si substrate | |
| CN106206704B (zh) | 一种提高开态电流的隧穿场效应晶体管 | |
| CN105118858B (zh) | 纵向隧穿场效应晶体管 | |
| CN106098765B (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| CN108346687B (zh) | 一种氮化镓基高电子迁移率晶体管 | |
| US20200335606A1 (en) | Vertical tunneling field-effect transistor and method of fabricating the same | |
| CN110729355B (zh) | 一种改善亚阈值摆幅的纵向隧穿场效应晶体管 | |
| Claeys et al. | Trends and challenges in Si and hetero-junction tunnel field effect transistors | |
| CN103560146A (zh) | 一种用于制备GaN异质结场效应晶体管的外延结构及生长方法 | |
| Tomioka et al. | III-V nanowire channel on Si: From high-performance vertical FET to steep-slope devices | |
| CN109712888A (zh) | GaNHEMT器件及其制造方法 | |
| Takeda et al. | Demonstration of VGAA-TFETs using InAs/Si Heterojunction on SOI substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190719 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |