CN106098765A - 一种增加电流开关比的隧穿场效应晶体管 - Google Patents
一种增加电流开关比的隧穿场效应晶体管 Download PDFInfo
- Publication number
- CN106098765A CN106098765A CN201610599425.8A CN201610599425A CN106098765A CN 106098765 A CN106098765 A CN 106098765A CN 201610599425 A CN201610599425 A CN 201610599425A CN 106098765 A CN106098765 A CN 106098765A
- Authority
- CN
- China
- Prior art keywords
- region
- current
- source region
- ratio
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 26
- 230000005669 field effect Effects 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 7
- 229910052906 cristobalite Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052682 stishovite Inorganic materials 0.000 claims description 7
- 229910052905 tridymite Inorganic materials 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 13
- 230000001629 suppression Effects 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于超大规模集成电路领域中逻辑器件与电路领域，具体为一种增加电流开关比的隧穿场效应晶体管。本发明中，通过源区与漏区之间设低K介质区增大源区与本征区之间电场，提高开态电流和抑制关态电流。设置掺杂层与衬底形成反偏的PN结，隔离源区—低K介质区—漏区与衬底的接触，降低TFET关态电流。以上提升开态电流与抑制关态的方式可相互组合与叠加。进而本发明提高了开态电流，并且与传统的CMOS工艺兼容，成本较低，实现了高的电流开关比。
Description
技术领域
本发明属于超大规模集成电路领域中逻辑器件与电路领域，涉及一种增加开态电流的纵向隧穿TFET器件，具体为一种增加电流开关比的隧穿场效应晶体管。
背景技术
随着光刻，注入等工艺技术的进步，芯片的集成度越来越高，功耗密度也随之增大；而且随着MOSFET器件的特征尺寸越来越小，短沟效应、GIDL(栅致漏极泄漏电流)等效应变得严重，进一步使关态电流增大。因此，功耗问题是影响大规模集成电路芯片发展的主要阻碍之一。
减小器件漏电是降低集成电路功耗的直接手段，比如采用I-MOS(碰撞电离MOSFET)、TFET结构的器件。理论上，TFET器件比传统MOS器件具有更低的关态电流，更小的亚阈值摆幅，并且与传统的CMOS工艺相兼容，这些特点使得TFET应用在未来的集成电路中极具吸引力。
TFET(隧穿场效应晶体管)是基于量子力学原理工作的，不同于普通的MOSFET器件依靠载流子的扩散漂移，TFET器件主要依靠带-带隧穿原理工作。通过栅压改变本征区的能带结构，使得载流子能够穿过源区与本征区的势垒。N型TFET，源区接低电位，漏接高电位，栅压增大，可发生电子从源区隧穿到本征区。P型TFET，源区接高电位，漏接低电位，栅压向负方向移动，可发生源区空穴往本征区隧穿。基于隧穿的物理本质，可实现亚阈值摆幅低于MOS的理论极限60mV/dec，而且TFET在关断状态时栅控隧穿消失，仅剩下反偏PIN二极管的漏电，即关态电流非常低。显然，TFET的这种特性有利于其构成的集成电路功耗的降低。
最初提出的是横向隧穿TFET器件结构。这种横向隧穿TFET栅电场为垂直方向，而隧穿为由P向I的横向上，实际上纵向栅电场调制能带形成的隧穿仅发生在栅氧表面下很短距离的P-I结内，再往下的P-I结对隧穿导通电流并无贡献。即栅控隧穿面积很小，使得这种结构TFET开态电流比较低。然而，与传统的MOSFET器件相比，TFET的开态电流要小的多，这将会给由TFET器件构成的电路带来极大的延迟，不利于大规模集成，导致其应用受到很大的局限。目前，研究人员依据TFET的工作机理，提出了多种解决TFET开态电流过低的方法：1，采用窄禁带材料(相对于Si的禁带宽度)降低隧穿势垒高度，增加带带隧穿几率，继而增加开态电流。其中漏区、本征区与源区均为SiGe(禁带宽度随Ge的组分升高而下降)材料，虽然窄禁带材料的使用大量增加开态电流，但是采用窄禁带材料会增加本证载流子浓度，增加关态电流。2，利用Ⅲ-Ⅴ族化合物半导体异质结特性降低隧穿有效势垒高度，进而提高隧穿几率，并且，Ⅲ-Ⅴ族化合物半导体的禁带宽度可以通过组分调整得到改变。此时，衬底一般需要Ⅲ-Ⅴ族化合物半导体缓冲层，导致该类型的器件制作与传统的CMOS工艺线不兼容，成本很高。3，采用纵向隧穿方式，增加栅压控制隧穿面积，继而提高开态电流。
实现大的开态电流，同时保持低的关态电流TFET，即高开关比的TFET是研究者一致努力的目标，但是，目前实际的隧穿场效应晶体管的关态电流比较大，特别在短沟道情况下，关态电流恶化的严重，这主要是TFET器件中除了栅极控制的隧穿过程外，还存在由漏极控制的隧穿过程。虽然器件在关态时，无栅控隧穿，但如漏极电压过大或者沟道较短，会在源区下部发生由漏极电压控制的源区向本征区隧穿，泄漏电流增大，在使用窄禁带制作的TFET情况下，泄漏电流问题更加严重。实现高电流开关比特性的TFET面临很大的挑战。
发明内容
针对上述存在问题或不足，为解决TFET高电流开关的这一问题，本发明提供了一种增加电流开关比的隧穿场效应晶体管。
该TFET的器件结构如图2所示，包括源区、漏区、栅氧化层、源电极、栅电极、漏电极、侧墙、本征区、导电通道、掺杂层和高阻衬底。
栅电极仅能控制隧穿结，即栅电极空间上不覆盖到导电通道。
源区与漏区之间设有低K介质区将两者隔离，本征区位于源区之上，且在本征区与漏区不直接相连，两者之间设有一层导电通道；导电通道位于低K介质区之上。
源区掺杂浓度1×1018cm-3～1×1020cm-3，漏区掺杂浓度1×1018～1×1019cm-3，导电通道掺杂浓度不超过1×1013cm-3。
侧墙设置于栅电极两侧，其介电常数高于SiO2的介电常数。
低K介质是指介电常数低于器件有源区介电常数的材料，且为绝缘介质；如真空或SiO2。
源区载流子隧穿到本征区经导电通道输运至漏区。
掺杂层设置于源区、低K介质区和漏区下方，将高阻衬底与这3者隔离，高阻衬底位于掺杂层下方；掺杂层与高阻衬底掺杂类型相反，形成反偏PN结，该反偏PN结隔断漏区经衬底对源区的控制。
掺杂层掺杂浓度不高于高阻衬底掺杂浓度，且均为低掺杂，杂质浓度1015cm-3～1017cm-3，厚度20nm～400nm。
进一步的，该TFET还包括一个隔离槽，设置于整个器件的外侧，形成一个相适应的包裹。
进一步的，所述导电通道为多晶硅，长度不超过0.1um。
进一步的，所述本征区的厚度不超过5nm。
进一步的，所述源区、本征区和漏区的材料为Ge、Ⅲ-Ⅴ、Ⅱ-Ⅵ化合物或Si。
进一步的，对于N型TFET，源区P型重掺杂，漏区N型重掺杂，此外，源电极接低电位，漏电极接高电位，栅电极接正压确保N型TFET处于正常开启的工作状态。
进一步的，对于P型TFET，源区N型重掺杂，漏区P型重掺杂，源电极接高电位，漏电极接低电位，栅电极接负压确保P型TFET处于正常开启的工作状态。
进一步的，所述源区不出现绝缘介质。
本发明TFET器件结构中，低K介质区的使用可以增大源区与本征区之间电场，继而缩短隧穿距离，增大了隧穿几率，从而提高开态电流。与此同时，侧墙采用高K介质同样能够增大源区与本征区之间电场，与低K介质使用目的一致。同时，本发明结构可以有效的减弱横向TFET的双极性效应。
掺杂层设置在(源区—低K介质区—漏区)与高阻衬底之间，完全隔离开源区—低K介质区—漏区与衬底的接触。对于高阻衬底为P型的情况，利用漏区(N型TFET)或者源区(P型TFET)与N型掺杂层之间的短接，共享高电位，从而使得N型掺杂层与源区(N型TFET)或者漏区(P型TFET)、本征区、P型衬底形成的PN结均为反偏，结果是降低原先器件源区下部由漏极电压控制的隧穿，此时的泄漏电流主要为外延层与源区，漏区形成的反偏PIN电流，从而有效降低了小尺寸情况下隧穿场效应晶体管关态电流，此外，掺杂层可换成宽禁带材料(大于硅禁带宽度，如SiC，且避免该材料与硅接触引入二维电子气或极化电荷，则将会进一步降低反偏PN结电流)。
本发明抑制关态通过：方式一，利用额外生长的一层掺杂层与衬底形成反偏的PN结，对漏极控制源区向本征区隧穿进行抑制，以降低TFET的关态电流，对于不同掺杂类型的衬底，该掺杂层杂质类型要与衬底相反，同时衬底的电位确保该PN结反偏；方式二，器件侧面的隔离槽阻断器件之间的漏电路径；方式三，器件的源漏之间除了必要的导电通路，其余均填充绝缘介质，抑制器件内部的漏电路径。
以上提升开态电流与抑制关态的方式可以相互组合与叠加，从而实现高的电流开关比，获得最优的结果。
本发明与现有的隧穿TFET器件基本结构相比，仅需PIN结构制作前在P型衬底上生长一N型掺杂层(或在N型衬底上生长一P型掺杂层)，而且外延生长可以不需要掩膜板，工艺简单，成本低。与现有的隧穿TFET器件基本结构相比，仅需把中间的本征区换成绝缘的低K介质，侧墙使用高K介质，虽然增加了工艺的复杂程度，但是可以大量的提高开态电流，并且与传统的CMOS工艺兼容，成本较低。减弱了传统的横向TFET的双极性效应，双极性效应表示在不同栅压下，不同类型的载流子工作在本征区，不利于器件的关断。横向N型TFET在正栅压下，电子由源区向本征区隧穿，在负栅压下，本征区的电子往漏区隧穿，留下空穴。由于栅极控制的本征区与漏区有一段导电通道，大大减弱了双极性效应，更有利于器件的彻底关断。
本发明利用低K介质与高K侧墙增大隧穿结区域的电场，进而提高开态电流的同时抑制器件的部分关态漏电路径，从而得到较大的开态电流与极低的关态电流，获得很高的开关比。提供的抑制关态电流隧穿场效应晶体管，在不影响开态隧穿路径的基础上抑制部分关态隧穿路径，有利于同时实现高开态电流和低关态电流，即实现高的开关比，获得良好的短沟道特性。
综上所述，本发明提高了开态电流，并且与传统的CMOS工艺兼容，成本较低，实现了高的电流开关比。
附图说明
图1不包括增加开态电流与抑制关态电流措施的TFET器件剖面图；
图2为本发明的TFET器件剖面图；
图3为实施例采用PN结做器件之间隔离的发明TFET器件剖面图；
附图标记：1—源区，2—本征区，3—漏区，4—栅氧化层，5—源电极，6—栅电极，7—漏电极，10—侧墙，11—导电通道，12—本征区，13—低K介质区，14—掺杂层，15—高阻衬底，16—隔离槽。
具体实施方式
结合附图和具体实施例对本发明做进一步的详细说明。
实施例1
本实施例是针对图1所示的增加电流开关比的TFET器件结构，以制作在P型衬底上的N型TFET为例。该实施例不包括任何一种提升开态电流与抑制关态电流的方式，是最简单的组合方式。
实施例包括源区1、本征区2、漏区3、栅氧化层4、源电极5、栅电极6、漏电极7、导电通道11、本征区12、P型高阻衬底15、隔离槽16。首先选取(100)晶面的P型掺杂的体硅进行外延，然后再制作PIN结构；或者直接在P型衬底外延20nm的I层，然后再进行PIN结构的制作。利用离子注入技术分别对源区注入B与对漏区注入P，获得P++源区与N+漏区。直接外延一层5nm的本征Si。栅氧化层、栅极按照一般工艺方法与步骤制作即可。
图1所示的隧穿TFET结构也可以制作在N型衬底上，此时为P型TFET，埋层为P型，制作过程与N型TFET一致。
实施例2
本实施例是针对图2所示的增加电流开关比的TFET器件结构，以制作在P型衬底上的N型TFET为例，N型掺杂层与上面的PIN结构相接触，N型掺杂层厚度为200nm。绝缘低K介质采用SiO2的N型TFET，相对介电常数分别是3.9，高K侧墙采用相对介电常数为22的HfO2。该实施例包含了发明内容中所有提升开态电流与抑制关态电流的方式。
本实施例包括源区1、漏区3、栅氧化层4、源电极5、栅电极6、漏电极7、侧墙10、导电通道11、本征区12、低K介质区13、N型掺杂层14、P型高阻衬底15、隔离槽16。
首先选取(100)晶面的P型掺杂的体硅进行外延，得到所需的N型掺杂层，N型掺杂层的掺杂浓度1015cm-3，高阻衬底的掺杂浓度1015cm-3，然后再制作PIN结构；或者直接在P型衬底外延20nm的I层，利用离子注入形成200nm的N型掺杂层，掺杂层与P型衬底接触，然后再进行PIN结构的制作。
器件间采用隔离槽，槽深向下穿透N型掺杂层。利用离子注入技术分别对源区注入B与对漏区注入P，获得P++源区与N+漏区。其次，对低K介质区进行刻蚀，再进行CVD淀积SiO2，接着在上面外延一层5nm厚的本征Si。若低K介质区是真空，则在刻蚀后不必填充材料。对于不含低K介质区，即依然是Si，则可以省下刻蚀这一步，直接外延一层5nm的本征Si。栅氧化层、栅极以及钝化层按照一般工艺方法与步骤制作即可。
考虑到在SiO2之上外延的本征Si有可能变成多晶硅，所以仿真对于导电通道11分别采用单晶Si与多晶硅进行仿真，发现对TFET转移特性没有影响，这是由于导电通道11的作用是导电。N型TFET的源区与N型掺杂层以及P型高阻衬底形成一个寄生的PNP晶体管，为了消除其影响，需要将N型掺杂层接高电位以确保N型掺杂层与源区、衬底分别形成反偏PN结。
图1所示的抑制关态电流隧穿TFET结构也可以制作在N型衬底上，此时为P型TFET，掺杂层为P型，制作过程与N型TFET一致。
实施例3
本实施例是针对图3所示的增加电流开关比TFET器件结构，以制作在Si材料上的N型TFET为例，绝缘低K介质采用真空，相对介电常数为1，即在结构中为一个空腔。高K侧墙采用直接淀积钝化膜的方式。N型掺杂层与上面的PIN结构相接触，N型埋层厚度为200nm。该实施例中提升开态电流采用高K介质与低K介质方式，抑制关态电流采用PN结隔离，低K介质，N型掺杂层的方式
实施例包括源区1、漏区3、栅氧化层4、源电极5、栅电极6、漏电极7、侧墙10、多晶硅11、本征区12、低K介质区13、N型埋层14、P型高阻衬底15、隔离槽16。
该实施例采用PN结隔离。首先选取(100)晶面的P型掺杂的体硅进行外延，得到所需的N型掺杂层，N型掺杂层的掺杂浓度1015cm-3，高阻衬底的掺杂浓度1015cm-3，接着刻蚀N型掺杂层为倒L型，再外延一层本征硅，然后再制作PIN结构。
器件间采用PN结隔离，隔离槽应向下直达衬底，填充P型硅。利用离子注入技术分别对源区注入B与对漏区注入P，获得P++源区与N+漏区。其次，对低K介质区进行刻蚀，低K介质区是真空，则在刻蚀后不必填充材料，再利用一定技术外延一层5nm的本征Si同时保证低K介质区为空腔。栅氧化层、栅极以及钝化层按照一般工艺方法与步骤制作即可。
Claims (10)
1.一种增加电流开关比的隧穿场效应晶体管，包括源区、漏区、栅氧化层、源电极、栅电极、漏电极、侧墙、本征区、导电通道、掺杂层和高阻衬底，其特征在于：
栅电极仅能控制隧穿结，即栅电极空间上不覆盖到导电通道；
源区与漏区之间设有低K介质区将两者隔离，本征区位于源区之上，且在本征区与漏区不直接相连，两者之间设有一层导电通道；导电通道位于低K介质区之上；
源区掺杂浓度1×1018cm-3～1×1020cm-3，漏区掺杂浓度1×1018～1×1019cm-3，导电通道掺杂浓度不超过1×1013cm-3；
侧墙设置于栅电极两侧，其介电常数高于SiO2的介电常数；
低K介质是指介电常数低于器件有源区介电常数的材料，且为绝缘介质；
源区载流子隧穿到本征区经导电通道输运至漏区；
掺杂层设置于源区、低K介质区和漏区下方，将高阻衬底与这3者隔离，高阻衬底位于掺杂层下方；掺杂层与高阻衬底掺杂类型相反，形成反偏PN结，该反偏PN结隔断漏区经衬底对源区的控制；
掺杂层掺杂浓度不高于高阻衬底掺杂浓度，且均为低掺杂，杂质浓度1015cm-3～1017cm-3，厚度20nm～400nm。
2.如权利要求1所述增加电流开关比的隧穿场效应晶体管，其特征在于：还包括一个隔离槽，设置于整个器件的外侧，形成一个相适应的包裹。
3.如权利要求1所述增加电流开关比的隧穿场效应晶体管，其特征在于：所述导电通道为多晶硅。
4.如权利要求3所述增加电流开关比的隧穿场效应晶体管，其特征在于：所述多晶硅的长度不超过0.1um。
5.如权利要求1所述增加电流开关比的隧穿场效应晶体管，其特征在于：所述本征区的厚度不超过5nm。
6.如权利要求1所述增加电流开关比的隧穿场效应晶体管，其特征在于：所述源区、本征区和漏区的材料为Ge、Ⅲ-Ⅴ、Ⅱ-Ⅵ化合物或Si。
7.如权利要求1所述增加电流开关比的隧穿场效应晶体管，其特征在于：所述低K介质区13采用真空或SiO2。
8.如权利要求1所述增加电流开关比的隧穿场效应晶体管，其特征在于：对于N型TFET，源区P型重掺杂，漏区N型重掺杂，此外，源电极接低电位，漏电极接高电位，栅电极接正压确保N型TFET处于正常开启的工作状态。
9.如权利要求1所述增加电流开关比的隧穿场效应晶体管，其特征在于：对于P型TFET，源区N型重掺杂，漏区P型重掺杂，源电极接高电位，漏电极接低电位，栅电极接负压确保P型TFET处于正常开启的工作状态。
10.如权利要求1所述增加电流开关比的隧穿场效应晶体管，其特征在于：所述源区不出现绝缘介质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610599425.8A CN106098765B (zh) | 2016-07-26 | 2016-07-26 | 一种增加电流开关比的隧穿场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610599425.8A CN106098765B (zh) | 2016-07-26 | 2016-07-26 | 一种增加电流开关比的隧穿场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106098765A true CN106098765A (zh) | 2016-11-09 |
| CN106098765B CN106098765B (zh) | 2019-07-19 |
Family
ID=57450439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610599425.8A Active CN106098765B (zh) | 2016-07-26 | 2016-07-26 | 一种增加电流开关比的隧穿场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098765B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109244121A (zh) * | 2018-08-30 | 2019-01-18 | 电子科技大学 | 带栅场板结构的纵向隧穿场效应晶体管 |
| CN109461772A (zh) * | 2018-09-26 | 2019-03-12 | 东南大学 | 一种基于石墨的隧穿晶体管的反相器及其制备方法 |
| CN111785782A (zh) * | 2020-05-25 | 2020-10-16 | 西安电子科技大学 | 一种适用于平面工艺的新型InAs-GaSb TFET |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110278670A1 (en) * | 2010-05-11 | 2011-11-17 | Wei-Yip Loh | Apparatus, System, and Method for Tunneling Mosfets Using Self-Aligned Heterostructure Source and Isolated Drain |
| US20130093497A1 (en) * | 2011-10-14 | 2013-04-18 | The Board Of Regents Of The University Of Texas System | Tunnel field effect transistor (tfet) with lateral oxidation |
| US20150179800A1 (en) * | 2013-12-06 | 2015-06-25 | Ecole Polytechnique Federale De Lausanne (Epfl) | Method device and operation method of said device |
-
2016
- 2016-07-26 CN CN201610599425.8A patent/CN106098765B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110278670A1 (en) * | 2010-05-11 | 2011-11-17 | Wei-Yip Loh | Apparatus, System, and Method for Tunneling Mosfets Using Self-Aligned Heterostructure Source and Isolated Drain |
| US20130093497A1 (en) * | 2011-10-14 | 2013-04-18 | The Board Of Regents Of The University Of Texas System | Tunnel field effect transistor (tfet) with lateral oxidation |
| US20150179800A1 (en) * | 2013-12-06 | 2015-06-25 | Ecole Polytechnique Federale De Lausanne (Epfl) | Method device and operation method of said device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109244121A (zh) * | 2018-08-30 | 2019-01-18 | 电子科技大学 | 带栅场板结构的纵向隧穿场效应晶体管 |
| CN109461772A (zh) * | 2018-09-26 | 2019-03-12 | 东南大学 | 一种基于石墨的隧穿晶体管的反相器及其制备方法 |
| CN109461772B (zh) * | 2018-09-26 | 2021-09-28 | 东南大学 | 一种基于石墨烯的隧穿晶体管、反相器及其制备方法 |
| CN111785782A (zh) * | 2020-05-25 | 2020-10-16 | 西安电子科技大学 | 一种适用于平面工艺的新型InAs-GaSb TFET |
| CN111785782B (zh) * | 2020-05-25 | 2022-09-30 | 西安电子科技大学 | 一种适用于平面工艺的InAs-GaSb TFET |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106098765B (zh) | 2019-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN102214684B (zh) | 一种具有悬空源漏的半导体结构及其形成方法 | |
| CN103094338B (zh) | 半导体器件及其制造方法 | |
| CN111668312B (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| CN104701380B (zh) | 一种双向mos型器件及其制造方法 | |
| CN102074583A (zh) | 一种低功耗复合源结构mos晶体管及其制备方法 | |
| CN103560144B (zh) | 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法 | |
| CN105993076B (zh) | 一种双向mos型器件及其制造方法 | |
| CN104465760A (zh) | 半导体器件 | |
| CN105633147A (zh) | 隧穿场效应晶体管及其制造方法 | |
| CN106098765B (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| CN102208448B (zh) | 多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构 | |
| CN105633142B (zh) | 一种抑制关态电流的隧穿场效应晶体管 | |
| CN102487084B (zh) | Mosfet及其制造方法 | |
| CN107611170B (zh) | 开态电流增强的纵向隧穿场效应晶体管 | |
| CN103762229B (zh) | 具有复合栅介质的横向功率器件 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN102354708B (zh) | 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 | |
| CN102117834A (zh) | 一种带杂质分凝的复合源mos晶体管及其制备方法 | |
| CN101478002B (zh) | 一种积累层控制的晶闸管 | |
| CN110729355B (zh) | 一种改善亚阈值摆幅的纵向隧穿场效应晶体管 | |
| CN104393033B (zh) | 具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN106057906A (zh) | 一种具有p型埋层的积累型dmos | |
| CN102569405A (zh) | 具有准同轴电缆结构的隧穿晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |