CN104393033B - 具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管 - Google Patents
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管 Download PDFInfo
- Publication number
- CN104393033B CN104393033B CN201410742969.6A CN201410742969A CN104393033B CN 104393033 B CN104393033 B CN 104393033B CN 201410742969 A CN201410742969 A CN 201410742969A CN 104393033 B CN104393033 B CN 104393033B
- Authority
- CN
- China
- Prior art keywords
- base
- layer
- breakdown protection
- tunnelling
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009413 insulation Methods 0.000 title claims abstract description 153
- 230000015556 catabolic process Effects 0.000 title claims abstract description 98
- 230000005641 tunneling Effects 0.000 claims abstract description 117
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 235000008429 bread Nutrition 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 238000007667 floating Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 239000012774 insulation material Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 19
- 230000005684 electric field Effects 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66931—BJT-like unipolar transistors, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunneling transistor [RTT], bulk barrier transistor [BBT], planar doped barrier transistor [PDBT], charge injection transistor [CHINT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，对比同尺寸MOSFETs或隧穿场效应晶体管，通过在集电结和发射结中引入低杂质浓度的击穿保护区以显著提升器件在深纳米尺度下的正向耐压及反向耐压能力；利用隧穿绝缘层阻抗与其内部场强间极为敏感的相互关系实现更优秀的开关特性；利用栅绝缘隧穿电流作为引发发射集电流的驱动电流，实现了更高的正向导通特性；有效抑制了半导体带间隧穿效应所引起的反向泄漏电流并通过采用凹槽结构减小单个晶体管所占芯片面积。另外本发明还提出了该晶体管的具体制造方法，因此适于推广应用。
Description
技术领域：
本发明涉及超大规模集成电路制造领域，涉及一种适用于高性能超高集成度集成电路制造的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管。
背景技术：
当前，随着集成度的不断提升，集成电路单元金属氧化物半导体场效应晶体管(MOSFETs)器件的源电极与沟道之间或漏电极与沟道之间在几个纳米之内形成了陡峭突变PN结，当漏源电压较大时，这种陡峭的突变PN结会发生击穿效应，从而使器件失效，随着器件尺寸的不断缩减，这种击穿效应日趋明显。另外，沟道长度的不断缩短导致了MOSFETs器件亚阈值摆幅的增大，因此带来了开关特性的严重劣化和静态功耗的明显增加。虽然通过改善栅电极结构的方式可使这种器件性能的退化有所缓解，但当器件尺寸进一步缩减至20纳米以下时，即便采用最优化的栅电极结构，器件的亚阈值摆幅也同样会随着器件沟道长度的进一步减小而增加，从而导致了器件性能的再次恶化。
隧穿场效应晶体管(TFETs),对比于MOSFETs器件，虽然其平均亚阈值摆幅有所提升，然而其正向导通电流过小，虽然通过引入化合物半导体、锗化硅或锗等禁带宽度更窄的材料来生成为隧穿场效应晶体管的隧穿部分可增大隧穿几率以提升转移特性，但增加了工艺难度。此外，采用高介电常数绝缘材料作为栅极与衬底之间的绝缘介质层，虽然能够改善栅极对沟道电场分布的控制能力，却不能从本质上提高硅材料的隧穿几率，因此对于隧穿场效应晶体管的转移特性改善很有限。
此外，由于隧穿场效应晶体管和MOSFETs器件都是通过栅电极电场效应对栅极绝缘层及半导体内部的电场、电势及载流子分布进行控制，为了提升栅电极对半导体内部的控制能力，需采用高介电常数和不断减薄的的栅极绝缘层来加强栅电极的控制能力，但与此同时，在栅极反向偏置时会产生较大的栅极致漏极泄漏(GIDL)电流或栅极致源极泄漏(GISL)电流。
发明内容：
发明目的
为在兼容现有基于硅工艺技术的前提下显著提升纳米级集成电路基本单元器件的开关特性；并确保器件在提升开关特性的同时具有良好的正向电流导通特性；大幅提升亚20纳米级器件抗击穿能力，并降低栅极反向泄漏电流，本发明提供一种适用于高性能超高集成度集成电路制造的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管及其制造方法。
技术方案
本发明是通过以下技术方案来实现的：
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，采用只包含单晶硅衬底1的体硅晶圆作为生成器件衬底，或采用同时包含单晶硅衬底1和晶圆绝缘层2的SOI晶圆作为生成器件的衬底；基区4位于体硅晶圆的单晶硅衬底1或SOI晶圆的晶圆绝缘层2的上方，并具有凹槽形特征；击穿保护区6位于基区4外侧壁两侧；发射区3和集电区5分别位于基区4两侧的击穿保护区6的上方；发射极10位于发射区3的上方；集电极11位于集电区5的上方；导电层7位于基区4所形成的凹槽内壁，被基区4三面包围；隧穿绝缘层8位于导电层7的内壁，并被导电层7三面包围；栅电极9位于隧穿绝缘层8内壁底部的上方；阻挡绝缘层12位于器件单元之间和各电极之间，对各器件单元之间和各电极之间起隔离作用。
栅电极9与击穿保护区6、发射区3和发射极10之间通过阻挡绝缘层12隔离；栅电极9与穿保护区6、集电区5和集电极11之间通过阻挡绝缘层12隔离；相邻的击穿保护区6之间通过阻挡绝缘层12隔离；相邻的发射区3与集电区5之间通过阻挡绝缘层12隔离；发射极10与集电极11之间通过阻挡绝缘层12隔离。
为达到本发明所述的器件功能，本发明提出具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，其核心结构特征为：
击穿保护区6的杂质浓度低于1016每立方厘米。
位于基区4两侧的击穿保护区6的顶部高于基区4、导电层7和隧穿绝缘层8的顶部。
基区4具有凹槽形几何特征。
隧穿绝缘层8为用于产生隧穿电流的绝缘材料层，其内壁与栅电极9相互接触，其外壁与导电层7相互接触。
导电层7与基区4形成欧姆接触，是金属材料，或者是同基区4具有相同杂质类型的、且掺杂浓度大于1019每立方厘米的半导体材料。
导电层7实质为具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管的浮动基极，当隧穿绝缘层8发生隧穿时，电流从栅电极9经隧穿绝缘层8流动到导电层7，并为具有凹槽结构的基区4供电。
栅电极9是控制隧穿绝缘层8产生隧穿电流的电极，是控制器件开启和关断的电极，并与导电层7和隧穿绝缘层8共同构成具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管的基极。
发射区3与基区4之间、集电区5与基区4之间具有相反杂质类型、且发射区3与发射极10之间形成欧姆接触、集电区3与集电极11之间形成欧姆接触。
一种具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管的制造方法的具体工艺步骤如下：
步骤一、提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的单晶硅衬底1，SOI晶圆的中间为晶圆绝缘层2，对SOI晶圆上方的单晶硅薄膜进行局部离子注入，初步形成基区4，未被离子注入的区域初步形成击穿保护区6；
步骤二、对SOI晶圆上方的单晶硅薄膜再次进行离子注入，在单晶硅薄膜的顶部形成与步骤一中的杂质类型相反的、浓度不低于1019每立方厘米的重掺杂区。
步骤三、通过光刻、刻蚀等工艺在所提供的SOI晶圆上形成长方体状单晶硅孤岛阵列区域；
步骤四、在晶圆上方淀积绝缘介质后平坦化表面，初步形成阻挡绝缘层12；
步骤五、通过刻蚀工艺，在单晶硅薄膜上刻蚀出凹槽状区域，使基区4具有凹槽形几何特征，并初步形成位于凹槽的顶部两侧的、具有重掺杂杂质浓度的发射区3和集电区5；
步骤六、在晶圆上方淀积金属或具有和基区4相同杂质类型的重掺杂的多晶硅，使步骤五中由发射区3、集电区5和基区4所共同形成的凹槽内部完全被填充，再将表面平坦化至露出发射区3和集电区5，初步形成导电层7；
步骤七、通过刻蚀工艺，对步骤六中所淀积的金属或具有和基区4相同杂质类型的重掺杂的多晶硅进行刻蚀，进一步形成具导电层7；
步骤八、在晶圆上方淀积隧穿绝缘层介质，使步骤七中所形成的导电层7的内壁三面所包围的区域完全被填充，再将表面平坦化至露出导电层7，初步形成隧穿绝缘层8；
步骤九、通过刻蚀工艺，对步骤八中所淀积的隧穿绝缘层介质进行刻蚀，进一步形成隧穿绝缘层8；
步骤十、在晶圆上方淀积金属材料或重掺杂多晶硅，使步骤九中所形成的隧穿绝缘层8的内壁三面所包围的区域完全被填充，再将表面平坦化至露出发射区3、集电区5、导电层7以及隧穿绝缘层8的顶部，形成栅电极9；
步骤十一、在晶圆上方通过刻蚀工艺使基区4所形成的凹槽两侧的上方的一部分被刻蚀掉，使基区4的两侧顶部低于击穿保护区6的顶部，进一步形成基区6；
步骤十二、在晶圆上方淀积绝缘介质层，再将表面平坦化至露出发射区3、集电区5、隧穿绝缘层8以及栅电极9的顶部，进一步形成阻挡绝缘层12；
步骤十三、在晶圆上方通过刻蚀工艺刻蚀掉导电层7两侧上方部分，使导电层7的两侧顶部不高于基区4两侧的顶部，进一步形成导电层7；
步骤十四、在晶圆上方淀积绝缘介质层，再将表面平坦化至露出发射区3、集电区5、隧穿绝缘层8以及栅电极9的顶部，进一步形成阻挡绝缘层12；
步骤十五、在晶圆上方通过刻蚀工艺刻蚀掉隧穿绝缘层8两侧上方部分，使隧穿绝缘层8的两侧顶部不高于导电层7两侧的顶部，进一步形成隧穿绝缘层8；
步骤十六、在晶圆上方淀积绝缘介质层，使步骤十五中的隧穿绝缘层8被刻蚀掉的部分完全被绝缘介质层填充，再将表面进行平坦化处理，进一步形成阻挡绝缘层12；
步骤十七、在位于发射区3和集电区5的上方的阻挡绝缘层12内部刻蚀出用于形成发射极10和集电极11的通孔，并在晶圆上表面淀积金属层，使通孔被金属填充，再对金属层进行刻蚀，形成发射极10和集电极11。
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，以N型为例，发射区3、基区4和集电区5分别为N区、P区和N区，其具体的工作原理为：当集电极11正偏，且栅电极8处于低电位时，栅电极8与导电层7之间没有形成足够的电势差，此时隧穿绝缘层8处于高阻状态，没有明显隧穿电流通过，因此使得基区4和发射区3之间无法形成足够大的基区电流来驱动具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，即器件处于关断状态；随着栅电极9电压的逐渐升高，栅电极9与导电层7之间的电势差逐渐增大，使得位于栅电极9与导电层7之间隧穿绝缘层8内的电场强度也随之逐渐增大，当隧穿绝缘层8内的电场强度位于临界值以下时，隧穿绝缘层8依然保持良好的高阻状态，栅电极9和发射极10之间的电势差几乎完全降在隧穿绝缘层8的内壁和外壁两侧之间，也就使得由基区4、击穿保护区6和发射区3所共同组成的发射结之间的电势差极小，因此基区4几乎没有电流流过，器件也因此保持良好的关断状态，而当隧穿绝缘层8内的电场强度位于临界值以上时，隧穿绝缘层8会由于隧穿效应而产生明显的隧穿电流，并且隧穿电流则会随着栅电极9电势的增大以极快的速度陡峭上升，这就使得隧穿绝缘层8在栅电极9极短的电势变化区间内由高阻态迅速转换为低阻态，当隧穿绝缘层8处于低阻态，此时隧穿绝缘层8在栅电极9和导电层7之间所形成的电阻要远小于导电层7和发射极3之间所形成的电阻，这就使得由基区4、击穿保护区6和发射区3所共同组成的发射结两端形成了足够大的正偏电压，并且在隧穿效应的作用下，在隧穿绝缘层8的内壁和外壁之间产生大量电流移动，导电层7作为具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管的浮动基极，当隧穿绝缘层8发生隧穿时，电流从栅电极9经隧穿绝缘层8流动到导电层7，并为基区4供电；因此形成了足够大的基区电流来驱动具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，即器件处于开启状态；
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，利用击穿保护区6来提高器件的正向和反向耐压特性。以N型器件为例，当集电极11相对于发射极10正偏时，由导电层7、基区4、击穿保护区6和集电区5所组成的集电结处于反偏状态，位于基区4和集电区3之间的击穿保护区6对于反偏的集电结具有抗击穿保护作用，因此可显著提升器件的正向耐压能力；当集电极11相对于发射极10反偏时，由导电层7、基区4、击穿保护区6和发射区3所组成的发射结处于反偏状态，位于基区4和发射区3之间的击穿保护区6对于反偏的发射结具有抗击穿保护作用，因此可显著提升器件的反向耐压能力；
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，利用隧穿绝缘层8阻抗与隧穿绝缘层8内电场强度之间极为敏感的相互关系，通过选取适当介电常数的绝缘材料，并对隧穿绝缘层8的侧壁及底部厚度进行适当调节，就可以使隧穿绝缘层8在栅电极9极小的电势变化区间内实现高阻态和低阻态之间的转换，因此对比于普通结构的MOSFETs、隧穿场效应晶体管或普通的双极晶体管，可以实现更好的开关特性。
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，通过绝缘隧穿层8上产生的遂穿电流作为集电极10电流的驱动电流，与普通隧穿场效应晶体管只是利用少量的半导体带间隧穿电流作为器件的导通电流相比，具有更好的正向电流导通特性。
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，由于栅电极9与发射区3或集电区5之间的距离均取决于隧穿绝缘层8、导电层7、基区4凹槽两侧侧壁厚度的总和，使栅电极9远离发射区3和集电区5，因此有助于抑制由于栅电极边缘电场效应所导致的发生在发射结或集电结附近的由于半导体带间隧穿效应所引起的反向泄漏电流。
优点及效果
本发明具有如下优点及有益效果：
1.具有正反向抗击穿保护功能
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，利用击穿保护区6来提高器件的正向和反向耐压特性。以N型器件为例，当集电极11相对于发射极10正偏时，由导电层7、基区4、击穿保护区6和集电区5所组成的集电结处于反偏状态，位于基区4和集电区3之间的击穿保护区6对于反偏的集电结具有抗击穿保护作用，因此可显著提升器件的正向耐压能力；当集电极11相对于发射极10反偏时，由导电层7、基区4、击穿保护区6和发射区3所组成的发射结处于反偏状态，位于基区4和发射区3之间的击穿保护区6对于反偏的发射结具有抗击穿保护作用，因此可显著提升器件的反向耐压能力；
2.优秀的开关特性
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，利用隧穿绝缘层8阻抗与隧穿绝缘层8内电场强度之间极为敏感的相互关系，通过选取适当介电常数的绝缘材料，并对隧穿绝缘层8的侧壁及底部厚度进行适当调节，就可以使隧穿绝缘层8在栅电极9极小的电势变化区间内实现高阻态和低阻态之间的转换，因此对比于普通结构的MOSFETs、隧穿场效应晶体管或普通的双极晶体管，可以实现更好的开关特性。
3.高正向导通电流特性
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，通过绝缘隧穿层8上产生的遂穿电流作为集电极10电流的驱动电流，与普通隧穿场效应晶体管只是利用少量的半导体带间隧穿电流作为器件的导通电流相比，具有更好的正向电流导通特性。
4.低反向泄漏电流特性
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，由于栅电极9与发射区3或集电区5之间的距离均取决于隧穿绝缘层8、导电层7、基区4凹槽两侧侧壁厚度的总和，使栅电极9远离发射区3和集电区5，因此有助于抑制由于栅电极边缘电场效应所导致的发生在发射结或集电结附近的由于半导体带间隧穿效应所引起的反向泄漏电流。
5.高集成度
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，发射区3和集电区5形成于击穿保护区6的上方，对比于普通平面结构，具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，避免了发射区3、击穿保护区6、基区4、击穿保护区6和集电区5沿水平方向依次排列，因此节省了芯片面积，可以实现更高的集成度。
附图说明
图1为本发明具有U形隧穿层基极的栅绝缘隧穿凹槽双极晶体管在SOI衬底上形成的二维结构示意图；
图2是步骤一示意图，
图3是步骤二示意图，
图4是步骤三示意图，
图5是步骤四示意图，
图6是步骤五示意图，
图7是步骤六示意图，
图8是步骤七示意图，
图9是步骤八示意图，
图10是步骤九示意图，
图11是步骤十示意图，
图12是步骤十一示意图，
图13是步骤十二示意图，
图14是步骤十三示意图，
图15是步骤十四示意图，
图16是步骤十五示意图，
图17是步骤十六示意图，
图18是步骤十七示意图。
附图标记说明：
1、单晶硅衬底；2、晶圆绝缘层；3、发射区；4、基区；5、集电区；6、击穿保护区；7、导电层；8、隧穿绝缘层；9、栅电极；10、发射极；11、集电极；12、阻挡绝缘层。
具体实施方式
下面结合附图对本发明做进一步的说明：
如图1为本发明具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管在SOI衬底上形成的二维结构示意图；具体包括单晶硅衬底1；晶圆绝缘层2；发射区3；基区4；集电区5；击穿保护区6；导电层7；隧穿绝缘层8；栅电极9；发射极10；集电极11；阻挡绝缘层12。
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，采用只包含单晶硅衬底1的体硅晶圆作为生成器件衬底，或采用同时包含单晶硅衬底1和晶圆绝缘层2的SOI晶圆作为生成器件的衬底；基区4位于体硅晶圆的单晶硅衬底1或SOI晶圆的晶圆绝缘层2的上方，并具有凹槽形特征；击穿保护区6位于基区4外侧壁两侧；发射区3和集电区5分别位于基区4两侧的击穿保护区6的上方；发射极10位于发射区3的上方；集电极11位于集电区5的上方；导电层7位于基区4所形成的凹槽内壁，被基区4三面包围；隧穿绝缘层8位于导电层7的内壁，并被导电层7三面包围；栅电极9位于隧穿绝缘层8内壁底部的上方；阻挡绝缘层12位于器件单元之间和各电极之间，对各器件单元之间和各电极之间起隔离作用。
为达到本发明所述的器件功能，本发明提出具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，其核心结构特征为：
击穿保护区6的杂质浓度低于1016每立方厘米。
位于基区4两侧的击穿保护区6的顶部高于基区4、导电层7和隧穿绝缘层8的顶部。
基区4具有凹槽形几何特征。
隧穿绝缘层8为用于产生隧穿电流的绝缘材料层，其内壁与栅电极9相互接触，其外壁与导电层7相互接触。
导电层7与基区4形成欧姆接触，是金属材料，或者是同基区4具有相同杂质类型的、且掺杂浓度大于1019每立方厘米的半导体材料。
导电层7实质为具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管的浮动基极，当隧穿绝缘层8发生隧穿时，电流从栅电极9经隧穿绝缘层8流动到导电层7，并为具有凹槽结构的基区4供电；
栅电极9是控制隧穿绝缘层8产生隧穿电流的电极，是控制器件开启和关断的电极，并与导电层7和隧穿绝缘层8共同构成具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管的基极。
发射区3与基区4之间、集电区5与基区4之间具有相反杂质类型、且发射区3与发射极10之间形成欧姆接触、集电区3与集电极11之间形成欧姆接触。
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，以N型为例，发射区3、基区4和集电区5分别为N区、P区和N区，其具体的工作原理为：当集电极11正偏，且栅电极8处于低电位时，栅电极8与导电层7之间没有形成足够的电势差，此时隧穿绝缘层8处于高阻状态，没有明显隧穿电流通过，因此使得基区4和发射区3之间无法形成足够大的基区电流来驱动具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，即器件处于关断状态；随着栅电极9电压的逐渐升高，栅电极9与导电层7之间的电势差逐渐增大，使得位于栅电极9与导电层7之间隧穿绝缘层8内的电场强度也随之逐渐增大，当隧穿绝缘层8内的电场强度位于临界值以下时，隧穿绝缘层8依然保持良好的高阻状态，栅电极9和发射极10之间的电势差几乎完全降在隧穿绝缘层8的内壁和外壁两侧之间，也就使得由基区4、击穿保护区6和发射区3所共同组成的发射结之间的电势差极小，因此基区4几乎没有电流流过，器件也因此保持良好的关断状态，而当隧穿绝缘层8内的电场强度位于临界值以上时，隧穿绝缘层8会由于隧穿效应而产生明显的隧穿电流，并且隧穿电流则会随着栅电极9电势的增大以极快的速度陡峭上升，这就使得隧穿绝缘层8在栅电极9极短的电势变化区间内由高阻态迅速转换为低阻态，当隧穿绝缘层8处于低阻态，此时隧穿绝缘层8在栅电极9和导电层7之间所形成的电阻要远小于导电层7和发射极3之间所形成的电阻，这就使得由基区4、击穿保护区6和发射区3所共同组成的发射结两端形成了足够大的正偏电压，并且在隧穿效应的作用下，在隧穿绝缘层8的内壁和外壁之间产生大量电流移动，导电层7作为具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管的浮动基极，当隧穿绝缘层8发生隧穿时，电流从栅电极9经隧穿绝缘层8流动到导电层7，并为基区4供电；因此形成了足够大的基区电流来驱动具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，即器件处于开启状态；
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，利用击穿保护区6来提高器件的正向和反向耐压特性。以N型器件为例，当集电极11相对于发射极10正偏时，由导电层7、基区4、击穿保护区6和集电区5所组成的集电结处于反偏状态，位于基区4和集电区3之间的击穿保护区6对于反偏的集电结具有抗击穿保护作用，因此可显著提升器件的正向耐压能力；当集电极11相对于发射极10反偏时，由导电层7、基区4、击穿保护区6和发射区3所组成的发射结处于反偏状态，位于基区4和发射区3之间的击穿保护区6对于反偏的发射结具有抗击穿保护作用，因此可显著提升器件的反向耐压能力；
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，利用隧穿绝缘层8阻抗与隧穿绝缘层8内电场强度之间极为敏感的相互关系，通过选取适当介电常数的绝缘材料，并对隧穿绝缘层8的侧壁及底部厚度进行适当调节，就可以使隧穿绝缘层8在栅电极9极小的电势变化区间内实现高阻态和低阻态之间的转换，因此对比于普通结构的MOSFETs、隧穿场效应晶体管或普通的双极晶体管，可以实现更好的开关特性。
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，通过绝缘隧穿层8上产生的遂穿电流作为集电极10电流的驱动电流，与普通隧穿场效应晶体管只是利用少量的半导体带间隧穿电流作为器件的导通电流相比，具有更好的正向电流导通特性。
具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，由于栅电极9与发射区3或集电区5之间的距离均取决于隧穿绝缘层8、导电层7、基区4凹槽两侧侧壁厚度的总和，使栅电极9远离发射区3和集电区5，因此有助于抑制由于栅电极边缘电场效应所导致的发生在发射结或集电结附近的由于半导体带间隧穿效应所引起的反向泄漏电流。
本发明所提出的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管的单元及阵列在SOI晶圆上的具体制造工艺步骤如下：
步骤一、如图2所示，提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的单晶硅衬底1，SOI晶圆的中间为晶圆绝缘层2，对SOI晶圆上方的单晶硅薄膜进行局部离子注入，初步形成基区4，未被离子注入的区域初步形成击穿保护区6。
步骤二、如图3所示，对SOI晶圆上方的单晶硅薄膜再次进行离子注入，在单晶硅薄膜的顶部形成与步骤一中的杂质类型相反的、浓度不低于1019每立方厘米的重掺杂区。
步骤三、如图4所示，通过光刻、刻蚀等工艺在所提供的SOI晶圆上形成长方体状单晶硅孤岛阵列区域。
步骤四、如图5所示，在晶圆上方淀积绝缘介质后平坦化表面，初步形成阻挡绝缘层12。
步骤五、如图6所示，通过刻蚀工艺，在单晶硅薄膜上刻蚀出凹槽状区域，使基区4具有凹槽形几何特征，并初步形成位于凹槽的顶部两侧的、具有重掺杂杂质浓度的发射区3和集电区5。
步骤六、如图7所示，在晶圆上方淀积金属或具有和基区4相同杂质类型的重掺杂的多晶硅，使步骤五中由发射区3、集电区5和基区4所共同形成的凹槽内部完全被填充，再将表面平坦化至露出发射区3和集电区5，初步形成导电层7。
步骤七、如图8所示，通过刻蚀工艺，对步骤六中所淀积的金属或具有和基区4相同杂质类型的重掺杂的多晶硅进行刻蚀，进一步形成具导电层7。
步骤八、如图9所示，在晶圆上方淀积隧穿绝缘层介质，使步骤七中所形成的导电层7的内壁三面所包围的区域完全被填充，再将表面平坦化至露出导电层7，初步形成隧穿绝缘层8。
步骤九、如图10所示，通过刻蚀工艺，对步骤八中所淀积的隧穿绝缘层介质进行刻蚀，进一步形成隧穿绝缘层8。
步骤十、如图11所示，在晶圆上方淀积金属材料或重掺杂多晶硅，使步骤九中所形成的隧穿绝缘层8的内壁三面所包围的区域完全被填充，再将表面平坦化至露出发射区3、集电区5、导电层7以及隧穿绝缘层8的顶部，形成栅电极9。
步骤十一、如图12所示，在晶圆上方通过刻蚀工艺使基区4所形成的凹槽两侧的上方的一部分被刻蚀掉，使基区4的两侧顶部低于击穿保护区6的顶部，进一步形成基区6。
步骤十二、如图13所示，在晶圆上方淀积绝缘介质层，再将表面平坦化至露出发射区3、集电区5、隧穿绝缘层8以及栅电极9的顶部，进一步形成阻挡绝缘层12。
步骤十三、如图14所示，在晶圆上方通过刻蚀工艺刻蚀掉导电层7两侧上方部分，使导电层7的两侧顶部不高于基区4两侧的顶部，进一步形成导电层7。
步骤十四、如图15所示，在晶圆上方淀积绝缘介质层，再将表面平坦化至露出发射区3、集电区5、隧穿绝缘层8以及栅电极9的顶部，进一步形成阻挡绝缘层12。
步骤十五、如图16所示，在晶圆上方通过刻蚀工艺刻蚀掉隧穿绝缘层8两侧上方部分，使隧穿绝缘层8的两侧顶部不高于导电层7两侧的顶部，进一步形成隧穿绝缘层8。
步骤十六、如图17所示，在晶圆上方淀积绝缘介质层，使步骤十五中的隧穿绝缘层8被刻蚀掉的部分完全被绝缘介质层填充，再将表面进行平坦化处理，进一步形成阻挡绝缘层12。
步骤十七、如图18所示，在位于发射区3和集电区5的上方的阻挡绝缘层12内部刻蚀出用于形成发射极10和集电极11的通孔，并在晶圆上表面淀积金属层，使通孔被金属填充，再对金属层进行刻蚀，形成发射极10和集电极11。
Claims (10)
1.具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，其特征在于：采用只包含单晶硅衬底（1）的体硅晶圆作为生成器件衬底，或采用同时包含单晶硅衬底（1）和晶圆绝缘层（2）的SOI晶圆作为生成器件的衬底；基区（4）位于体硅晶圆的单晶硅衬底（1）或SOI晶圆的晶圆绝缘层（2）的上方，并具有凹槽；击穿保护区（6）位于基区（4）外侧壁两侧；发射区（3）和集电区（5）分别位于基区（4）两侧的击穿保护区（6）的上方；发射极（10）位于发射区（3）的上方；集电极（11）位于集电区（5）的上方；导电层（7）位于基区（4）所形成的凹槽内壁，被基区（4）三面包围；隧穿绝缘层（8）位于导电层（7）的内壁，并被导电层（7）三面包围；栅电极（9）位于隧穿绝缘层（8）内壁底部的上方；阻挡绝缘层（12）位于具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管单元之间和单个具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管的上方。
2.具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，其特征在于：击穿保护区（6）的杂质浓度低于1016每立方厘米。
3.根据权利要求1所述的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，其特征在于：位于基区（4）两侧的击穿保护区（6）的顶部高于基区（4）、导电层（7）和隧穿绝缘层（8）的顶部。
4.根据权利要求1所述的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，其特征在于：栅电极（9）一部分位于隧穿绝缘层（8）的凹槽内，一部分高于隧穿绝缘层（8）的顶部。
5.根据权利要求1所述的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，其特征在于：隧穿绝缘层（8）为用于产生隧穿电流的绝缘材料层，其内壁与栅电极（9）相互接触，其外壁与导电层（7）相互接触。
6.根据权利要求1所述的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，其特征在于：导电层（7）与基区（4）形成欧姆接触，导电层（7）是金属材料或者是同基区（4）具有相同杂质类型的、且掺杂浓度大于1019每立方厘米的半导体材料。
7.根据权利要求1所述的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，其特征在于：导电层（7）实质为具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管的浮动基极，当隧穿绝缘层（8）发生隧穿时，电流从栅电极（9）经隧穿绝缘层（8）流动到导电层（7），并为具有凹槽结构的基区（4）供电。
8.根据权利要求1所述的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，其特征在于：栅电极（9）是控制隧穿绝缘层（8）产生隧穿电流的电极，是控制器件开启和关断的电极，并与导电层（7）和隧穿绝缘层（8）共同构成具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管的基极。
9.根据权利要求1所述的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，其特征在于：发射区（3）与基区（4）之间、集电区（5）与基区（4）之间具有相反杂质类型，且发射区（3）与发射极（10）之间形成欧姆接触，集电区（3）与集电极（11）之间形成欧姆接触。
10.一种如权利要求1所述的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管的制造方法，其特征在于：工艺步骤如下：
步骤一、提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的单晶硅衬底（1），SOI晶圆的中间为晶圆绝缘层（2），对SOI晶圆上方的单晶硅薄膜进行局部离子注入，初步形成基区（4），未被离子注入的区域初步形成击穿保护区（6）；
步骤二、对SOI晶圆上方的单晶硅薄膜再次进行离子注入，在单晶硅薄膜的顶部形成与步骤一中的杂质类型相反的、浓度不低于1019每立方厘米的重掺杂区；
步骤三、通过光刻、刻蚀工艺在所提供的SOI晶圆上形成长方体状单晶硅孤岛阵列区域；
步骤四、在晶圆上方淀积绝缘介质后平坦化表面，初步形成阻挡绝缘层（12）；
步骤五、通过刻蚀工艺，在单晶硅薄膜上刻蚀出凹槽状区域，使基区（4）具有凹槽形几何特征，并初步形成位于凹槽的顶部两侧的、具有重掺杂杂质浓度的发射区（3）和集电区（5）；
步骤六、在晶圆上方淀积金属或具有和基区（4）相同杂质类型的重掺杂的多晶硅，使步骤五中由发射区（3）、集电区（5）和基区（4）所共同形成的凹槽内部完全被填充，再将表面平坦化至露出发射区（3）和集电区（5），初步形成导电层（7）；
步骤七、通过刻蚀工艺，对步骤六中所淀积的金属或具有和基区（4）相同杂质类型的重掺杂的多晶硅进行刻蚀，进一步形成具导电层（7）；
步骤八、在晶圆上方淀积隧穿绝缘层介质，使步骤七中所形成的导电层（7）的内壁三面所包围的区域完全被填充，再将表面平坦化至露出导电层（7），初步形成隧穿绝缘层（8）；
步骤九、通过刻蚀工艺，对步骤八中所淀积的隧穿绝缘层介质进行刻蚀，进一步形成隧穿绝缘层（8）；
步骤十、在晶圆上方淀积金属材料或重掺杂多晶硅，使步骤九中所形成的隧穿绝缘层（8）的内壁三面所包围的区域完全被填充，再将表面平坦化至露出发射区（3）、集电区（5）、导电层（7）以及隧穿绝缘层（8）的顶部，形成栅电极（9）；
步骤十一、在晶圆上方通过刻蚀工艺使基区（4）所形成的凹槽两侧的上方的一部分被刻蚀掉，使基区（4）的两侧顶部低于击穿保护区（6）的顶部，进一步形成基区（6）；
步骤十二、在晶圆上方淀积绝缘介质层，再将表面平坦化至露出发射区（3）、集电区（5）、隧穿绝缘层（8）以及栅电极（9）的顶部，进一步形成阻挡绝缘层（12）；
步骤十三、在晶圆上方通过刻蚀工艺刻蚀掉导电层（7）两侧上方部分，使导电层（7）的两侧顶部不高于基区（4）两侧的顶部，进一步形成导电层（7）；
步骤十四、在晶圆上方淀积绝缘介质层，再将表面平坦化至露出发射区（3）、集电区（5）、隧穿绝缘层（8）以及栅电极（9）的顶部，进一步形成阻挡绝缘层（12）；
步骤十五、在晶圆上方通过刻蚀工艺刻蚀掉隧穿绝缘层（8）两侧上方部分，使隧穿绝缘层（8）的两侧顶部不高于导电层（7）两侧的顶部，进一步形成隧穿绝缘层（8）；
步骤十六、在晶圆上方淀积绝缘介质层，使步骤十五中的隧穿绝缘层（8）被刻蚀掉的部分完全被绝缘介质层填充，再将表面进行平坦化处理，进一步形成阻挡绝缘层（12）；
步骤十七、在位于发射区（3）和集电区（5）的上方的阻挡绝缘层（12）内部刻蚀出用于形成发射极（10）和集电极（11）的通孔，并在晶圆上表面淀积金属层，使通孔被金属填充，再对金属层进行刻蚀，形成发射极（10）和集电极（11）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410742969.6A CN104393033B (zh) | 2014-12-08 | 2014-12-08 | 具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410742969.6A CN104393033B (zh) | 2014-12-08 | 2014-12-08 | 具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104393033A CN104393033A (zh) | 2015-03-04 |
| CN104393033B true CN104393033B (zh) | 2018-05-22 |
Family
ID=52610906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410742969.6A Expired - Fee Related CN104393033B (zh) | 2014-12-08 | 2014-12-08 | 具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104393033B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785436B (zh) * | 2017-10-31 | 2019-10-15 | 沈阳工业大学 | 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法 |
| CN107799606B (zh) * | 2017-10-31 | 2019-11-22 | 沈阳工业大学 | 双导电类型分立双矩形栅控源漏阻变晶体管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6395609B1 (en) * | 1999-10-25 | 2002-05-28 | Advanced Micro Devices | Method for fabricating a bipolar junction transistor with tunneling current through the gate of a field effect transistor as base current |
| CN101777580A (zh) * | 2009-12-30 | 2010-07-14 | 复旦大学 | 一种隧穿场效应晶体管及其制造方法 |
| CN103151383A (zh) * | 2013-03-06 | 2013-06-12 | 复旦大学 | 一种具有叠层结构的u型沟道隧穿晶体管及其制备方法 |
-
2014
- 2014-12-08 CN CN201410742969.6A patent/CN104393033B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6395609B1 (en) * | 1999-10-25 | 2002-05-28 | Advanced Micro Devices | Method for fabricating a bipolar junction transistor with tunneling current through the gate of a field effect transistor as base current |
| CN101777580A (zh) * | 2009-12-30 | 2010-07-14 | 复旦大学 | 一种隧穿场效应晶体管及其制造方法 |
| CN103151383A (zh) * | 2013-03-06 | 2013-06-12 | 复旦大学 | 一种具有叠层结构的u型沟道隧穿晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104393033A (zh) | 2015-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102403356A (zh) | 半导体装置 | |
| CN104409487B (zh) | 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法 | |
| CN104332502B (zh) | 一种互补隧穿场效应晶体管及其制作方法 | |
| CN110600552A (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN104393033B (zh) | 具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管 | |
| CN104409508B (zh) | Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法 | |
| CN104282750B (zh) | 主辅栅分立控制u形沟道无掺杂场效应晶体管 | |
| CN210535673U (zh) | 具有快速反向恢复特性的功率半导体器件 | |
| CN104465737B (zh) | 体硅双栅绝缘隧穿基极双极晶体管及其制造方法 | |
| CN107611170B (zh) | 开态电流增强的纵向隧穿场效应晶体管 | |
| CN106098765A (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| CN104485354B (zh) | Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN107785414A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN107706235A (zh) | 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法 | |
| CN104465735B (zh) | 内嵌栅绝缘隧穿增强晶体管 | |
| CN104409489B (zh) | 高集成凹槽绝缘栅隧穿双极增强晶体管及其制造方法 | |
| CN104465731B (zh) | 具有u形隧穿层基极的栅绝缘隧穿凹槽双极晶体管 | |
| CN104485353B (zh) | 具有u形隧穿绝缘层的绝缘栅隧穿双极晶体管及制造工艺 | |
| CN104485352B (zh) | 凹槽内嵌栅绝缘隧穿增强晶体管及其制造方法 | |
| CN104409488B (zh) | 防击穿soi折叠栅绝缘隧穿双极晶体管及其制造方法 | |
| CN103531636B (zh) | 源栅漏共控单掺杂型隧穿晶体管 | |
| JPWO2015004883A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180522 Termination date: 20181208 |