CN104485354B - Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法 - Google Patents
Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法 Download PDFInfo
- Publication number
- CN104485354B CN104485354B CN201410742784.5A CN201410742784A CN104485354B CN 104485354 B CN104485354 B CN 104485354B CN 201410742784 A CN201410742784 A CN 201410742784A CN 104485354 B CN104485354 B CN 104485354B
- Authority
- CN
- China
- Prior art keywords
- folding
- base
- wafer
- layer
- fold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009413 insulation Methods 0.000 title claims abstract description 134
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 230000002708 enhancing effect Effects 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 230000005641 tunneling Effects 0.000 claims abstract description 84
- 230000004888 barrier function Effects 0.000 claims description 61
- 238000005530 etching Methods 0.000 claims description 23
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- 235000008429 bread Nutrition 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 239000012774 insulation material Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 5
- 239000000126 substance Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 9
- 230000009471 action Effects 0.000 abstract description 4
- 230000035945 sensitivity Effects 0.000 abstract 1
- 238000005520 cutting process Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种SOI衬底折叠栅绝缘隧穿增强晶体管，在基区两侧和上表面同时具有绝缘隧穿结构，在栅电极的控制作用下使绝缘隧穿效应同时发生在基区两侧和上表面，因此提升了隧穿电流的产生率；对比同尺寸MOSFETs或TFETs器件，利用隧穿绝缘层阻抗与其内部场强间极为敏感的相互关系实现优秀的开关特性；通过发射极将隧穿信号增强实现了优秀的正向导通特性；另外本发明还提出了一种SOI衬底折叠栅绝缘隧穿增强晶体管单元及其阵列的具体制造方法。该晶体管显著改善了纳米级集成电路单元的工作特性，适用于推广应用。
Description
技术领域：
本发明涉及超大规模集成电路制造领域，涉及一种适用于高性能超高集成度集成电路制造的SOI衬底折叠栅绝缘隧穿增强晶体管的结构及其制造方法。
背景技术：
集成电路的基本单元金属氧化物半导体场效应晶体管(MOSFETs)沟道长度的不断缩短导致了器件开关特性的明显下降。具体表现为亚阈值摆幅随着沟道长度的减小而增大、静态功耗明显增加。虽然通过改善栅电极结构的方式可使这种器件性能的退化有所缓解，但当器件尺寸进一步缩减时，器件的开关特性会继续恶化。
对比于MOSFETs器件，近年来提出的隧穿场效应晶体管(TFETs)，虽然其平均亚阈值摆幅有所提升，然而其正向导通电流过小，虽然通过引入化合物半导体、锗化硅或锗等禁带宽度更窄的材料来生成TFETs的隧穿部分可增大隧穿几率以提升开关特性，但增加了工艺难度。采用高介电常数绝缘材料作为栅极与衬底之间的绝缘介质层，虽然能够改善栅极对沟道电场分布的控制能力，却不能从本质上提高硅材料的隧穿几率，因此对于TFETs的正向导通特性改善很有限。
发明内容：
发明目的
为显著提升纳米级集成电路基本单元器件的开关特性，确保器件在降低亚阈值摆幅的同时具有良好的正向电流导通特性，本发明提供一种适用于高性能、高集成度集成电路制造的SOI衬底折叠栅绝缘隧穿增强晶体管的结构及其单元和阵列的制造方法。
技术方案
本发明是通过以下技术方案来实现的：
SOI衬底折叠栅绝缘隧穿增强晶体管，采用包含单晶硅衬底1和晶圆绝缘层2的SOI晶圆作为生成器件的衬底；发射区3、基区4和集电区5位于SOI晶圆的晶圆绝缘层2的上方，基区4位于发射区3与集电区5之间；发射极9位于发射区3的上方；集电极10位于集电区5的上方；折叠导电层6对基区4中间部分的上表面和两侧形成三面包围；折叠隧穿绝缘层7对折叠导电层6的上表面和两侧形成三面包围；折叠栅电极8对折叠隧穿绝缘层7的上表面和两侧形成三面包围；阻挡绝缘层11为绝缘介质。
为达到本发明所述的器件功能，本发明提出一种SOI衬底折叠栅绝缘隧穿增强晶体管，其核心结构特征为：
折叠导电层6与基区4形成欧姆接触，折叠导电层6是金属材料或者是同基区4具有相同杂质类型的、且掺杂浓度大于1019每立方厘米的半导体材料。
折叠隧穿绝缘层7为用于产生隧穿电流的绝缘材料层。
折叠导电层6、折叠隧穿绝缘层7和折叠栅电极8均通过阻挡绝缘层11与发射区3、发射极9、集电区5和集电极10相互隔离；相邻的发射区3与集电区5之间通过阻挡绝缘层11隔离，相邻的发射极9与集电极10之间通过阻挡绝缘层11隔离。
发射区3与基区4之间、集电区5与基区4之间具有相反杂质类型、且发射区3与发射极9之间形成欧姆接触、集电区3与集电极10之间形成欧姆接触。
折叠导电层6、折叠隧穿绝缘层7和折叠栅电极8共同组成了SOI衬底折叠栅绝缘隧穿增强晶体管的隧穿基极，当折叠隧穿绝缘层7在折叠栅电极8的控制下发生隧穿时，电流从折叠栅电极8经折叠隧穿绝缘层7流动到折叠导电层6，并为基区4供电。
SOI衬底折叠栅绝缘隧穿增强晶体管，以N型为例，发射区3、基区4和集电区5分别为N区、P区和N区，其具体的工作原理为：当集电极10正偏，且折叠栅电极8处于低电位时，折叠栅电极8与折叠导电层6之间没有形成足够的电势差，此时折叠隧穿绝缘层7处于高阻状态，与MOSFET的栅极绝缘层相似，没有明显隧穿电流通过，因此使得基区4和发射区3之间无法形成足够大的基区电流来驱动SOI衬底折叠栅绝缘隧穿增强晶体管，即器件处于关断状态；随着折叠栅电极8电压的逐渐升高，折叠栅电极8与折叠导电层6之间的电势差逐渐增大，使得位于折叠栅电极8与折叠导电层6之间的折叠隧穿绝缘层7内的电场强度也随之逐渐增大，当折叠隧穿绝缘层7内的电场强度位于临界值以下时，折叠隧穿绝缘层7始终保持良好的高阻状态，折叠栅电极8和发射极9之间的电势差几乎完全降在折叠隧穿绝缘层7的内壁和外壁两侧之间，也就使得基区4和发射区3之间的电势差极小，因此基区几乎没有电流流过，器件也因此保持良好的关断状态，而当折叠隧穿绝缘层7内的电场强度达并超过临界值时，折叠栅电极8与折叠导电层6之间会通过折叠隧穿绝缘层7发生载流子的隧穿，折叠隧穿绝缘层7会由于隧穿效应而产生明显的隧穿电流，并且隧穿电流会随着折叠栅电极8电势的增大以极快的速度陡峭上升，这就使得折叠隧穿绝缘层7在折叠栅电极8极短的电势变化区间内由高阻态迅速转换为低阻态；当折叠隧穿绝缘层7处于低阻态，此时折叠隧穿绝缘层7在折叠栅电极8和折叠导电层6之间所形成的电阻要远小于折叠导电层6和发射极3之间所形成的电阻，这就使得折叠栅电极8和发射极9之间的电势差几乎完全降落在基区4和发射区3之间，形成了足够大的正偏电压，并且在隧穿效应的作用下，在折叠隧穿绝缘层7的内壁和外壁之间产生大量电子移动，即为基区4提供电流源，因此使得基区4和发射区3之间形成了足够大的基区电流来驱动SOI衬底折叠栅绝缘隧穿增强晶体管，即器件处于开启状态。
SOI衬底折叠栅绝缘隧穿增强晶体管，在基区4中间部分的两侧和上表面同时具有绝缘隧穿结构，在折叠栅电极8的控制作用下使绝缘隧穿效应同时发生在基区两侧和上表面，因此大幅提升了隧穿电流的产生率。
SOI衬底折叠栅绝缘隧穿增强晶体管，利用折叠隧穿绝缘层7阻抗与隧穿绝缘层内电场强度之间极为敏感的相互关系，通过对折叠隧穿绝缘层7选取适当的隧道绝缘材料，并对折叠隧穿绝缘层7的侧壁高度、侧壁厚度、顶部厚度进行适当调节，就可以使折叠隧穿绝缘层7在极小的栅电极电势变化区间内实现高阻态和低阻态之间的转换，可以实现更优秀的开关特性。
SOI衬底折叠栅绝缘隧穿增强晶体管，栅绝缘隧穿电流通过折叠导电层6流向基区4，并经过发射区3进行信号增强，与普通TFETs只是利用少量的半导体带间隧穿电流作为器件的导通电流相比，具有更好的正向电流导通特性，基于上述原因，对比于普通TFETs器件，SOI衬底折叠栅绝缘隧穿增强晶体管管可以实现更高的正向导通电流。
优点及效果
本发明具有如下优点及有益效果：
1.高隧穿电流产生率
SOI衬底折叠栅绝缘隧穿增强晶体管，在基区4中间部分的两侧和上表面同时具有绝缘隧穿结构，在折叠栅电极8的控制作用下使绝缘隧穿效应同时发生在基区两侧和上表面，因此大幅提升了隧穿电流的产生率。
2.更好的开关特性
SOI衬底折叠栅绝缘隧穿增强晶体管，利用折叠隧穿绝缘层7阻抗与隧穿绝缘层内电场强度之间极为敏感的相互关系，通过对折叠隧穿绝缘层7选取适当的隧道绝缘材料，并对折叠隧穿绝缘层7的侧壁高度、侧壁厚度、顶部厚度进行适当调节，就可以使折叠隧穿绝缘层7在极小的栅电极电势变化区间内实现高阻态和低阻态之间的转换，可以实现更优秀的开关特性。
3.更好的正向导通特性
SOI衬底折叠栅绝缘隧穿增强晶体管，栅绝缘隧穿电流通过折叠导电层6流向基区4，并经过发射区3进行信号增强，与普通TFETs只是利用少量的半导体带间隧穿电流作为器件的导通电流相比，具有更好的正向电流导通特性，基于上述原因，对比于普通TFETs器件，SOI衬底折叠栅绝缘隧穿增强晶体管管可以实现更高的正向导通电流。
附图说明
图1为本发明SOI衬底折叠栅绝缘隧穿增强晶体管在SOI衬底上形成的三维结构示意图；
图2为本发明SOI衬底折叠栅绝缘隧穿增强晶体管沿图1中A平面切割后得到的二维剖面图；
图3为本发明SOI衬底折叠栅绝缘隧穿增强晶体管沿图1中B平面切割后得到的二维剖面图；
图4为本发明SOI衬底折叠栅绝缘隧穿增强晶体管剥离了阻挡绝缘层11后的三维结构示意图；
图5为本发明SOI衬底折叠栅绝缘隧穿增强晶体管剥离了发射极9、集电极10和阻挡绝缘层11之后的三维结构示意图；
图6为本发明SOI衬底折叠栅绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11和折叠栅电极8之后的三维结构示意图；
图7为本发明SOI衬底折叠栅绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、折叠栅电极8和折叠隧穿绝缘层7之后的三维结构示意图；
图8为本发明SOI衬底折叠栅绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、折叠栅电极8、折叠隧穿绝缘层7和折叠导电层6之后的三维结构示意图；
图9是步骤一的俯视示意图，
图10是图9沿切线A切割得到的剖面示意图，
图11是步骤二的俯视示意图，
图12是图11沿切线A切割得到的步骤二的剖面示意图，
图13是步骤三的俯视示意图，
图14是图13沿切线A切割得到的步骤三的剖面示意图，
图15是步骤四的俯视示意图，
图16是图15沿切线A切割得到的步骤四的剖面示意图，
图17是步骤五的俯视示意图，
图18是图17沿切线B切割得到的步骤五的剖面示意图，
图19是步骤六的俯视示意图，
图20是图19沿切线B切割得到的步骤六的剖面示意图，
图21是步骤七的俯视示意图，
图22是图21沿切线B切割得到的步骤七的剖面示意图，
图23是步骤八的俯视示意图，
图24是图23沿切线A切割得到的步骤八的剖面示意图，
图25是图23沿切线B切割得到的步骤八的剖面示意图，
图26是步骤九的俯视示意图，
图27是图26沿切线A切割得到的步骤九的剖面示意图，
图28是图26沿切线B切割得到的步骤九的剖面示意图，
图29是步骤十的俯视示意图，
图30是图29沿切线A切割得到的步骤十的剖面示意图，
图31是图29沿切线B切割得到的步骤十的剖面示意图，
图32是步骤十一的俯视示意图，
图33是图32沿切线A切割得到的步骤十一的剖面示意图，
图34是图32沿切线B切割得到的步骤十一的剖面示意图，
图35是步骤十二的俯视示意图，
图36是图35沿切线A切割得到的步骤十二的剖面示意图，
图37是图35沿切线B切割得到的步骤十二的剖面示意图，
图38是步骤十三的俯视示意图，
图39是图38沿切线A切割得到的步骤十三的剖面示意图，
图40是图38沿切线B切割得到的步骤十三的剖面示意图，
图41是步骤十四的俯视示意图，
图42是图41沿切线A切割得到的步骤十四的剖面示意图，
图43是图41沿切线B切割得到的步骤十四的剖面示意图，
图44是步骤十五的俯视示意图，
图45是图44沿切线A切割得到的步骤十五的剖面示意图，
图46是图44沿切线B切割得到的步骤十五的剖面示意图，
图47是步骤十六的俯视示意图，
图48是图47沿切线A切割得到的步骤十六的剖面示意图，
图49是步骤十七的俯视示意图，
图50是图49沿切线A切割得到的步骤十七的剖面示意图。
附图标记说明：
1、单晶硅衬底；2、晶圆绝缘层；3、发射区；4、基区；5、集电区；6、折叠导电层；7、折叠隧穿绝缘层；8、折叠栅电极；9、发射极；10、集电极；11、阻挡绝缘层。
具体实施方式
下面结合附图对本发明做进一步的说明：图1为本发明SOI衬底折叠栅绝缘隧穿增强晶体管在SOI衬底上形成的三维结构示意图；图2为本发明SOI衬底折叠栅绝缘隧穿增强晶体管沿图1中A平面切割后得到的二维剖面图；图3为本发明SOI衬底折叠栅绝缘隧穿增强晶体管沿图1中B平面切割后得到的二维剖面图；图4为本发明SOI衬底折叠栅绝缘隧穿增强晶体管剥离了阻挡绝缘层11后的三维结构示意图；图5为本发明SOI衬底折叠栅绝缘隧穿增强晶体管剥离了发射极9、集电极10和阻挡绝缘层11之后的三维结构示意图；图6为本发明SOI衬底折叠栅绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11和折叠栅电极8之后的三维结构示意图；图7为本发明SOI衬底折叠栅绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、折叠栅电极8和折叠隧穿绝缘层7之后的三维结构示意图；图8为本发明SOI衬底折叠栅绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、折叠栅电极8、折叠隧穿绝缘层7和折叠导电层6之后的三维结构示意图；
具体包括单晶硅衬底1；晶圆绝缘层2；发射区3；基区4；集电区5；折叠导电层6；折叠隧穿绝缘层7；折叠栅电极8；发射极9；集电极10；阻挡绝缘层11。
SOI衬底折叠栅绝缘隧穿增强晶体管，采用包含单晶硅衬底1和晶圆绝缘层2的SOI晶圆作为生成器件的衬底；发射区3、基区4和集电区5位于SOI晶圆的晶圆绝缘层2的上方；发射极9位于发射区3的上方；集电极10位于集电区5的上方；折叠导电层6对基区4中间部分的上表面和两侧形成三面包围；折叠隧穿绝缘层7对折叠导电层6的上表面和两侧形成三面包围；折叠栅电极8对折叠隧穿绝缘层7的上表面和两侧形成三面包围；阻挡绝缘层11为绝缘介质。
为达到本发明所述的器件功能，本发明提出一种SOI衬底折叠栅绝缘隧穿增强晶体管，其核心结构特征为：
折叠导电层6与基区4形成欧姆接触，是金属材料，或者是同基区4具有相同杂质类型的、且掺杂浓度大于1019每立方厘米的半导体材料。
折叠隧穿绝缘层7为用于产生隧穿电流的绝缘材料层。
折叠导电层6、折叠隧穿绝缘层7和折叠栅电极8均通过阻挡绝缘层11与发射区3、发射极9、集电区5和集电极10相互隔离。
发射区3与基区4之间、集电区5与基区4之间具有相反杂质类型、且发射区3与发射极9之间形成欧姆接触、集电区3与集电极10之间形成欧姆接触。
折叠导电层6、折叠隧穿绝缘层7和折叠栅电极8共同组成了SOI衬底折叠栅绝缘隧穿增强晶体管的隧穿基极，当折叠隧穿绝缘层7在折叠栅电极8的控制下发生隧穿时，电流从折叠栅电极8经折叠隧穿绝缘层7流动到折叠导电层6，并为基区4供电。
SOI衬底折叠栅绝缘隧穿增强晶体管，以N型为例，发射区3、基区4和集电区5分别为N区、P区和N区，其具体的工作原理为：当集电极10正偏，且折叠栅电极8处于低电位时，折叠栅电极8与折叠导电层6之间没有形成足够的电势差，此时折叠隧穿绝缘层7处于高阻状态，与MOSFET的栅极绝缘层相似，没有明显隧穿电流通过，因此使得基区4和发射区3之间无法形成足够大的基区电流来驱动SOI衬底折叠栅绝缘隧穿增强晶体管，即器件处于关断状态；随着折叠栅电极8电压的逐渐升高，折叠栅电极8与折叠导电层6之间的电势差逐渐增大，使得位于折叠栅电极8与折叠导电层6之间的折叠隧穿绝缘层7内的电场强度也随之逐渐增大，当折叠隧穿绝缘层7内的电场强度位于临界值以下时，折叠隧穿绝缘层7始终保持良好的高阻状态，折叠栅电极8和发射极9之间的电势差几乎完全降在折叠隧穿绝缘层7的内壁和外壁两侧之间，也就使得基区4和发射区3之间的电势差极小，因此基区几乎没有电流流过，器件也因此保持良好的关断状态，而当折叠隧穿绝缘层7内的电场强度达并超过临界值时，折叠栅电极8与折叠导电层6之间会通过折叠隧穿绝缘层7发生载流子的隧穿，折叠隧穿绝缘层7会由于隧穿效应而产生明显的隧穿电流，并且隧穿电流会随着折叠栅电极8电势的增大以极快的速度陡峭上升，这就使得折叠隧穿绝缘层7在折叠栅电极8极短的电势变化区间内由高阻态迅速转换为低阻态；当折叠隧穿绝缘层7处于低阻态，此时折叠隧穿绝缘层7在折叠栅电极8和折叠导电层6之间所形成的电阻要远小于折叠导电层6和发射极3之间所形成的电阻，这就使得折叠栅电极8和发射极9之间的电势差几乎完全降落在基区4和发射区3之间，形成了足够大的正偏电压，并且在隧穿效应的作用下，在折叠隧穿绝缘层7的内壁和外壁之间产生大量电子移动，即为基区4提供电流源，因此使得基区4和发射区3之间形成了足够大的基区电流来驱动SOI衬底折叠栅绝缘隧穿增强晶体管，即器件处于开启状态。
SOI衬底折叠栅绝缘隧穿增强晶体管，在基区4中间部分的两侧和上表面同时具有绝缘隧穿结构，在折叠栅电极8的控制作用下使绝缘隧穿效应同时发生在基区两侧和上表面，因此大幅提升了隧穿电流的产生率。
SOI衬底折叠栅绝缘隧穿增强晶体管，利用折叠隧穿绝缘层7阻抗与隧穿绝缘层内电场强度之间极为敏感的相互关系，通过对折叠隧穿绝缘层7选取适当的隧道绝缘材料，并对折叠隧穿绝缘层7的侧壁高度、侧壁厚度、顶部厚度进行适当调节，就可以使折叠隧穿绝缘层7在极小的栅电极电势变化区间内实现高阻态和低阻态之间的转换，可以实现更优秀的开关特性。
SOI衬底折叠栅绝缘隧穿增强晶体管，栅绝缘隧穿电流通过折叠导电层6流向基区4，并经过发射区3进行信号增强，与普通TFETs只是利用少量的半导体带间隧穿电流作为器件的导通电流相比，具有更好的正向电流导通特性，基于上述原因，对比于普通TFETs器件，SOI衬底折叠栅绝缘隧穿增强晶体管管可以实现更高的正向导通电流。
本发明所提出的SOI衬底折叠栅绝缘隧穿增强晶体管的单元在SOI晶圆上的具体制造工艺步骤如下：
步骤一、如图9至图10所示，提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的单晶硅衬底1，SOI晶圆的中间为晶圆绝缘层2，通过离子注入或扩散工艺，对SOI晶圆上方的单晶硅薄膜进行掺杂，初步形成基区4。
步骤二、如图11至图12所示，再次通过离子注入或扩散工艺，对SOI晶圆上方的单晶硅薄膜进行掺杂，在晶圆上表面形成与步骤一中的杂质类型相反的、浓度不低于1019每立方厘米的重掺杂区。
步骤三、如图13至图14所示，通过光刻、刻蚀等工艺在所提供的SOI晶圆上形成长方体状单晶硅孤岛队列。
步骤四、如图15至图16所示，在晶圆上方淀积绝缘介质后平坦化表面至露出单晶硅薄膜，初步形成阻挡绝缘层11。
步骤五、如图17至图18所示，进一步通过光刻、刻蚀工艺在所提供的SOI晶圆上形成长方体状单晶硅孤岛阵列。
步骤六、如图19至图20所示，在晶圆上方淀积绝缘介质后平坦化表面至露出发射区3、基区4和集电区5，进一步形成阻挡绝缘层11。
步骤七、如图21至图22所示，通过刻蚀工艺，对晶圆表面基区两侧中间部分的阻挡绝缘层11进行刻蚀至露出晶圆绝缘层2。
步骤八、如图23至图25所示，在晶圆上方淀积金属或具有和基区4相同杂质类型的重掺杂的多晶硅，使步骤七中被刻蚀掉的阻挡绝缘层11完全被填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于生成折叠导电层6以外的部分，露出发射区3、集电区5、阻挡绝缘层11和基区4邻近发射区3、集电区5的两端，形成折叠导电层6。
步骤九、如图26至图28所示，在晶圆上方淀积绝缘介质，再将表面平坦化至露出折叠导电层6的上表面，再通过刻蚀工艺分别在基区两侧的隧穿绝缘层7的远离基区的一侧对阻挡绝缘层11进行刻蚀至露出晶圆绝缘层2。
步骤十、如图29至图31所示，在晶圆上方淀积隧穿绝缘层介质，使步骤九中被刻蚀掉的阻挡绝缘层11完全被填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于生成折叠隧穿绝缘层7以外部分至露出阻挡绝缘层11，形成折叠隧穿绝缘层7。
步骤十一、如图32至图34所示，分别在基区两侧的折叠隧穿绝缘层7的远离基区的一侧对阻挡绝缘层11进行刻蚀至露出晶圆绝缘层2。
步骤十二、如图35至图37所示，在晶圆上方淀积金属或重掺杂的多晶硅，使步骤十一中被刻蚀掉的阻挡绝缘层11被完全填充；平坦化表面后再通过刻蚀工艺刻蚀掉用于生成折叠栅电极8以外部分至露出阻挡绝缘层11，初步形成折叠栅电极8。
步骤十三、如图38至图40所示，在晶圆上方淀积绝缘介质，再将表面平坦化至露出步骤十二当中形成的折叠栅电极8的上表面。
步骤十四、如图41至图43所示，在晶圆上方淀积金属或重掺杂的多晶硅，并刻蚀掉用于形成器件单元之间走线部分以外的部分，进一步形成折叠栅电极8。
步骤十五、如图44至图46所示，在晶圆上方淀积绝缘介质，将表面平坦化。
步骤十六、如图47至图48所示，通过刻蚀工艺刻蚀掉位于发射区3和集电区5的上方的阻挡绝缘层11，形成发射极9和集电极10的通孔。
步骤十七、如图49至图50所示，在晶圆上方淀积金属，使步骤十六中所形成的发射极9和集电极10的通孔被完全填充，并通过刻蚀工艺形成发射极9和集电极10。
Claims (6)
1.SOI衬底折叠栅绝缘隧穿增强晶体管，其特征在于：采用包含单晶硅衬底（1）和晶圆绝缘层（2）的SOI晶圆作为生成器件的衬底；发射区（3）、基区（4）和集电区（5）位于SOI晶圆的晶圆绝缘层（2）的上方，基区（4）位于发射区（3）与集电区（5）之间；发射极（9）位于发射区（3）的上方；集电极（10）位于集电区（5）的上方；折叠导电层（6）对基区（4）中间部分的上表面和两侧形成三面包围；折叠隧穿绝缘层（7）对折叠导电层（6）的上表面和两侧形成三面包围；折叠栅电极（8）对折叠隧穿绝缘层（7）的上表面和两侧形成三面包围；阻挡绝缘层（11）为绝缘介质；折叠导电层（6）、折叠隧穿绝缘层（7）和折叠栅电极（8）均通过阻挡绝缘层（11）与发射区（3）、发射极（9）、集电区（5）和集电极（10）相互隔离；相邻的发射区（3）与集电区（5）之间通过阻挡绝缘层（11）隔离，相邻的发射极（9）与集电极（10）之间通过阻挡绝缘层（11）隔离。
2.根据权利要求1所述的SOI衬底折叠栅绝缘隧穿增强晶体管，其特征在于：折叠导电层（6）与基区（4）形成欧姆接触，折叠导电层（6）是金属材料，或者是同基区（4）具有相同杂质类型的、且掺杂浓度大于1019每立方厘米的半导体材料。
3.根据权利要求1所述的SOI衬底折叠栅绝缘隧穿增强晶体管，其特征在于：折叠隧穿绝缘层（7）为用于产生隧穿电流的绝缘材料层。
4.根据权利要求1所述的SOI衬底折叠栅绝缘隧穿增强晶体管，其特征在于：发射区（3）与基区（4）之间、集电区（5）与基区（4）之间具有相反杂质类型，且发射区（3）与发射极（9）之间形成欧姆接触，集电区（5）与集电极（10）之间形成欧姆接触。
5.根据权利要求1所述的SOI衬底折叠栅绝缘隧穿增强晶体管，其特征在于：折叠导电层（6）、折叠隧穿绝缘层（7）和折叠栅电极（8）共同组成了SOI衬底折叠栅绝缘隧穿增强晶体管的隧穿基极，当折叠隧穿绝缘层（7）在折叠栅电极（8）的控制下发生隧穿时，电流从折叠栅电极（8）经折叠隧穿绝缘层（7）流动到折叠导电层（6），并为基区（4）供电。
6.一种如权利要求1所述的SOI衬底折叠栅绝缘隧穿增强晶体管的单元及其阵列的制造方法，其特征在于：该方法步骤如下：
步骤一、提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的单晶硅衬底（1），SOI晶圆的中间为晶圆绝缘层（2），通过离子注入或扩散工艺，对SOI晶圆上方的单晶硅薄膜进行掺杂，初步形成基区（4）；
步骤二、再次通过离子注入或扩散工艺，对SOI晶圆上方的单晶硅薄膜进行掺杂，在晶圆上表面形成与步骤一中的杂质类型相反的、浓度不低于1019每立方厘米的重掺杂区；
步骤三、通过光刻、刻蚀工艺在所提供的SOI晶圆上形成长方体状单晶硅孤岛队列；
步骤四、在晶圆上方淀积绝缘介质后平坦化表面至露出单晶硅薄膜，初步形成阻挡绝缘层（11）；
步骤五、进一步通过光刻、刻蚀工艺在所提供的SOI晶圆上形成长方体状单晶硅孤岛阵列；
步骤六、在晶圆上方淀积绝缘介质后平坦化表面至露出发射区（3）、基区（4）和集电区（5），进一步形成阻挡绝缘层（11）；
步骤七、通过刻蚀工艺，对晶圆表面基区两侧中间部分的阻挡绝缘层（11）进行刻蚀至露出晶圆绝缘层（2）；
步骤八、在晶圆上方淀积金属或具有和基区（4）相同杂质类型的重掺杂的多晶硅，使步骤七中被刻蚀掉的阻挡绝缘层（11）完全被填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于生成折叠导电层（6）以外的部分，露出发射区（3）、集电区（5）、阻挡绝缘层（11）和基区（4）邻近发射区（3）、集电区（5）的两端，形成折叠导电层（6）；
步骤九、在晶圆上方淀积绝缘介质，再将表面平坦化至露出折叠导电层（6）的上表面，再通过刻蚀工艺分别在基区两侧的隧穿绝缘层（7）的远离基区的一侧对阻挡绝缘层（11）进行刻蚀至露出晶圆绝缘层（2）；
步骤十、在晶圆上方淀积隧穿绝缘层介质，使步骤九中被刻蚀掉的阻挡绝缘层（11）完全被填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于生成折叠隧穿绝缘层（7）以外部分至露出阻挡绝缘层（11），形成折叠隧穿绝缘层（7）；
步骤十一、分别在基区两侧的折叠隧穿绝缘层（7）的远离基区的一侧对阻挡绝缘层（11）进行刻蚀至露出晶圆绝缘层（2）；
步骤十二、在晶圆上方淀积金属或重掺杂的多晶硅，使步骤十一中被刻蚀掉的阻挡绝缘层（11）被完全填充；平坦化表面后再通过刻蚀工艺刻蚀掉用于生成折叠栅电极（8）以外部分至露出阻挡绝缘层（11），初步形成折叠栅电极（8）；
步骤十三、在晶圆上方淀积绝缘介质，再将表面平坦化至露出步骤十二当中形成的折叠栅电极（8）的上表面；
步骤十四、在晶圆上方淀积金属或重掺杂的多晶硅，并刻蚀掉用于形成器件单元之间走线部分以外的部分，进一步形成折叠栅电极（8）；
步骤十五、在晶圆上方淀积绝缘介质，将表面平坦化；
步骤十六、通过刻蚀工艺刻蚀掉位于发射区（3）和集电区（5）的上方的阻挡绝缘层（11），形成发射极（9）和集电极（10）的通孔；
步骤十七、在晶圆上方淀积金属，使步骤十六中所形成的发射极（9）和集电极（10）的通孔被完全填充，并通过刻蚀工艺形成发射极（9）和集电极（10）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410742784.5A CN104485354B (zh) | 2014-12-08 | 2014-12-08 | Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410742784.5A CN104485354B (zh) | 2014-12-08 | 2014-12-08 | Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104485354A CN104485354A (zh) | 2015-04-01 |
| CN104485354B true CN104485354B (zh) | 2017-10-27 |
Family
ID=52759882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410742784.5A Expired - Fee Related CN104485354B (zh) | 2014-12-08 | 2014-12-08 | Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104485354B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653853B (zh) * | 2016-10-28 | 2019-08-02 | 沈阳工业大学 | 具有低泄漏电流的无结折叠i形栅场效应晶体管 |
| CN107808904B (zh) * | 2017-10-31 | 2020-04-03 | 沈阳工业大学 | 双括号形栅控双向开关隧穿晶体管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393770A (zh) * | 2007-07-20 | 2009-03-25 | 三星电子株式会社 | 存储器单元结构、装置、控制器及其制造和操作方法 |
| CN102208446A (zh) * | 2011-04-20 | 2011-10-05 | 北京大学 | 隧穿电流放大晶体管 |
| CN103474459A (zh) * | 2013-09-06 | 2013-12-25 | 北京大学深圳研究生院 | 隧穿场效应晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100654339B1 (ko) * | 2004-08-27 | 2006-12-08 | 삼성전자주식회사 | 비휘발성 반도체 소자 및 그 제조 방법 |
| US9331209B2 (en) * | 2008-01-09 | 2016-05-03 | Faquir C Jain | Nonvolatile memory and three-state FETs using cladded quantum dot gate structure |
-
2014
- 2014-12-08 CN CN201410742784.5A patent/CN104485354B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393770A (zh) * | 2007-07-20 | 2009-03-25 | 三星电子株式会社 | 存储器单元结构、装置、控制器及其制造和操作方法 |
| CN102208446A (zh) * | 2011-04-20 | 2011-10-05 | 北京大学 | 隧穿电流放大晶体管 |
| CN103474459A (zh) * | 2013-09-06 | 2013-12-25 | 北京大学深圳研究生院 | 隧穿场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104485354A (zh) | 2015-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100557786C (zh) | 半导体器件及其制造方法 | |
| CN104409487B (zh) | 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法 | |
| CN104779292B (zh) | 隧穿场效应晶体管及其制作方法 | |
| CN107808899A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN110459602A (zh) | 具有纵向浮空场板的器件及其制造方法 | |
| CN106997899A (zh) | 一种igbt器件及其制备方法 | |
| CN104425579B (zh) | 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法 | |
| CN104465737B (zh) | 体硅双栅绝缘隧穿基极双极晶体管及其制造方法 | |
| CN104485354B (zh) | Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法 | |
| CN101958344B (zh) | 绿色场效应晶体管及其制造方法 | |
| CN104409508B (zh) | Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN104600067B (zh) | 集成电路和制造集成电路的方法 | |
| CN104393033B (zh) | 具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管 | |
| CN104409489B (zh) | 高集成凹槽绝缘栅隧穿双极增强晶体管及其制造方法 | |
| CN104409490B (zh) | Soi衬底双栅绝缘隧穿基极双极晶体管及其制造方法 | |
| CN105702720B (zh) | 一种绝缘栅双极型晶体管的关断性能提升方法 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN104409488B (zh) | 防击穿soi折叠栅绝缘隧穿双极晶体管及其制造方法 | |
| CN104465735B (zh) | 内嵌栅绝缘隧穿增强晶体管 | |
| CN104485353B (zh) | 具有u形隧穿绝缘层的绝缘栅隧穿双极晶体管及制造工艺 | |
| CN104465736B (zh) | 内嵌折叠栅马鞍形绝缘隧穿增强晶体管及其制造方法 | |
| CN108346692A (zh) | 功率半导体器件及其制造方法 | |
| CN104465731B (zh) | 具有u形隧穿层基极的栅绝缘隧穿凹槽双极晶体管 | |
| CN104485352B (zh) | 凹槽内嵌栅绝缘隧穿增强晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171027 Termination date: 20171208 |