CN100557786C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN100557786C CN100557786C CNB2006800120242A CN200680012024A CN100557786C CN 100557786 C CN100557786 C CN 100557786C CN B2006800120242 A CNB2006800120242 A CN B2006800120242A CN 200680012024 A CN200680012024 A CN 200680012024A CN 100557786 C CN100557786 C CN 100557786C
- Authority
- CN
- China
- Prior art keywords
- etch back
- back region
- region
- etching
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000012212 insulator Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims description 43
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000008021 deposition Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004224 protection Effects 0.000 description 2
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- LBDSXVIYZYSRII-IGMARMGPSA-N alpha-particle Chemical compound [4He+2] LBDSXVIYZYSRII-IGMARMGPSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000004083 survival effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
Abstract
公开了一种半导体器件及其制造方法，其中通过在第一深腐蚀区域18的基底上形成第二深腐蚀区域120，在该第二深腐蚀区域120的基底上沉积绝缘体124，以及然后从该第二深腐蚀区域的侧壁而非由绝缘体124进行保护的基底横向蚀刻空穴26。本发明可以特别用于形成在有源部件之下具有空穴的半导体器件，或者，可以通过填充该空穴以形成绝缘体上硅或导体器件上硅。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，尤其涉及一种允许部件分离的半导体器件和制造方法。
背景技术
如果电源器件能够与逻辑电路分离和/或屏蔽，则诸如电源电子器件的电子部件能够集成在互补性金属氧化物半导体(CMOS)逻辑芯片之上。这种分离可以提供电源器件的完全分离或有效屏蔽以避免扰乱逻辑功能，并且特别是应该理想地允许电源电子器件的其源端处在高电压的高边操作。
此外，该分离或屏蔽应该占据尽可能小的硅区域，并且通过最小数目的附加掩模和处理步骤来实现以确保商业生存能力。
一种已知的分离技术利用隐埋n型层和深腐蚀区域的组合，这阐述于“Development of a robust 50V 0.35μm based smart power technologyusing trench isolation”，ISPSD 2003，页182-185。
另一种选择是利用绝缘体上硅(SOI)晶片。然而，对于竞争性产品而言，这种SOI晶片通常太贵。
另一种分离技术公开于US 4,845,048(Tamaki等)中。在这种技术中，深腐蚀区域形成于沉积在侧壁上的硅层、氧化物和氮化物层中，然后使用各向同性干蚀刻对该深腐蚀区域下的硅进行蚀刻。然后，得到的结构在氧化气氛中进行热处理以形成氧化物。这种氧化物在该深腐蚀区域之间进行延伸以在暴露的表面上形成连续氧化物层。
一种非常相似的方案公开于Changong Ren等的“The partialsilicon-on-insulator technology for RF power LDMOSFET devices andon-chip microinductors”，IEEE Transactions on Electron Devices Volume49 Number 12 pages 2271-2277(2002)。再次，形成了氧化物平台。
然而，这些选择根本没有被广泛采用，从而仍然需要一种既能够获得绝缘体上硅结构的一些或全部优点而又没有这些结构的开销和制造难题的实际方法。
发明内容
根据本发明，提供了一种制造半导体器件的方法，所述方法包括如下步骤：
(a)提供具有相对的第一和第二主要表面的半导体衬底；
(b)从所述第一主要表面向所述第二主要表面对多个横向间隔的纵向第一深腐蚀区域进行蚀刻；
(c)在所述第一深腐蚀区域的侧壁上形成隔离物以保护所述深腐蚀区域的侧壁的至少一部分不被蚀刻；
(d)在所述第一深腐蚀区域的基底上蚀刻第二深腐蚀区域；
(e)在所述第二深腐蚀区域的基底上而非所述第二深腐蚀区域的侧壁上形成绝缘体；以及
(f)在所述第二深腐蚀区域的侧壁开始并且横向延伸以蚀刻空穴。
所述在所述第二深腐蚀区域的基底上形成绝缘体的步骤包括：
在所述第一和第二深腐蚀区域的侧壁上以及所述第二深腐蚀区域的基底上沉积氮化物；
执行垂直蚀刻以从所述第二深腐蚀区域的基底蚀刻所述氮化物；
在所述第二深腐蚀区域的基底上形成氧化物；以及
通过对氧化物之上的氮化物进行选择性蚀刻来去除所述氮化物，从而在所述第二深腐蚀区域的基底上留下氧化物，而所述第二深腐蚀区域的侧壁上没有氧化物和氮化物。
所述蚀刻所述空穴的步骤包括：对所述空穴进行足够时间蚀刻从而使得相邻深腐蚀区域下的空穴连在一起。
与上述的US 4,845,048的结构不同，在深腐蚀区域的基底处蚀刻的空穴不需要是离散的，但是可以连接在一起以形成单一横向延伸空穴。由于它允许使用多种材料来填充空穴而非仅仅US 4,845,048中的半导体的氧化物，所以这会提高灵活性。
在器件分离方面，半导体器件具有绝缘体上硅(SOI)器件的一些优点。所述器件可以用于电源半导体器件，还可以特别用于抗α粒子的器件，例如用于太空中。仅仅有限长度的α粒子轨道将在空穴之上，从而产生的任何电荷的大部分将在远离所述器件的空穴之下。这会减小半导体器件对α粒子的灵敏度。
在实施例中，所述方法可以包括：
在所述第一主要表面上形成漏极区域，以及在所述漏极区域的任一侧上形成横向间隔的源极区域；以及
定义绝缘栅极以控制源极区域和漏极区域之间经由衬底区域的传导；
其中，所述蚀刻所述第一深腐蚀区域的步骤经由所述漏极区域和/或所述源极区域蚀刻所述第一深腐蚀区域；以及
所述蚀刻所述空穴的步骤包括：在所述源极区域、漏极区域和衬底区域之下对所述空穴进行蚀刻延伸到所述源极区域和漏极区域之间。
所述蚀刻所述深腐蚀区域的步骤可以经由所述漏极区域蚀刻所述深腐蚀区域；以及所述蚀刻所述空穴的步骤包括：从所述漏极区域之下延伸到所述源极区域之下，蚀刻所述空穴。
另外，所述蚀刻所述深腐蚀区域的步骤可以经由所述源极区域蚀刻所述深腐蚀区域；以及所述蚀刻所述空穴的步骤可以包括：从每个源极区域之下对所述空穴进行延伸蚀刻以在所述漏极区域之下相交。
所述空穴可以由导体或绝缘体来进行填充，或者可以不进行填充。
在另一方面，本发明涉及一种半导体器件，所述半导体器件包括：
半导体衬底，具有相对的第一和第二主要表面；
多个横向间隔的纵向深腐蚀区域，从所述第一主要表面向所述第二主要表面延伸；
空穴，在所述深腐蚀区域的基底；以及
至少一个电子半导体部件，在所述深腐蚀区域之间的所述半导体衬底中，所述至少一个电子半导体部件是晶体管、二极管、和/或结型半导体器件；
其中，所述半导体器件包括所述深腐蚀区域的基底上的绝缘体，所述空穴从所述深腐蚀区域的基底上的侧壁横向延伸。
所述电子部件可以例如是诸如电源MOSFET、电源二极管或电源双极晶体管的电源电子器件。本发明对于这些电源电子器件特别具有优点，这是因为这些电源电子器件对逻辑电路具有很大影响。
附图说明
现在，将仅仅作为例子对照附图描述本发明的实施例，这些附图如下：
图1到图8示出了根据本发明的第一实施例的半导体器件的制造步骤；
图9示出了根据本发明的器件的另一个实施例；
图10和图11示出了制造根据图9的器件的一个方法；以及
图12示出了制造根据图9的器件的另一个方法。
相同和相似部件被给定到相同参考标号，并且为简洁对每个实施例没有重复描述这种相同和相似的部件。这些附图是示意性的并且没有按照比例进行绘制。
具体实施方式
对照图1，硅半导体衬底2设置为具有第一(前)主要表面4和第二(后)主要表面6。氧化层8、氮化层10以及另一个氧化层12沉积在第一主要表面4上并且制定图案以形成定义开口16的硬质掩模14。然后，使用干蚀刻来蚀刻第一深腐蚀区域18，从而产生图1所示的阶段。
相邻深腐蚀区域之间的横向间隔s优选小于1μm，优选小于0.5μm，并且在示出的本实施例中为0.2μm。深腐蚀区域的深度优选在0.4到2μm范围内，并且在示出的实施例中为1.5μm。注意：这些附图是示意性的，特别是为了清楚，附图的垂直比例与水平比例不同。
半导体20保留在深腐蚀区域18之间。
此处可以包括一个可选步骤：通过将该结构浸在氢氟酸(HF)中来蚀刻掉上氧化层12。注意：在所述的特定实施例中，这个步骤被省去。
然后，干氧化步骤将深腐蚀区域18的侧壁和基底进行氧化以形成氧化层22，在该例子中，该氧化层22的厚度为30nm。氧化层22形成隔离物。顶表面由氧化氮化氧化(ONO)堆14保护，并且从深腐蚀区域的基底去除氧化层22仅仅将氧化隔离物22留在深腐蚀区域的侧壁上而非基底上。这产生图2所示的阶段。
然后，使用诸如反应离子蚀刻的各向异性蚀刻对第二垂直深腐蚀区域120进行蚀刻以在深腐蚀区域18的基底留下没有氧化隔离物的底部深腐蚀区域120，这如图3所示。
然后，氮化隔离物122形成于深腐蚀区域18和第二深腐蚀区域120的侧壁和基底上。使用垂直蚀刻来蚀刻掉第二深腐蚀区域120的基底上的氮化隔离物122以将氮化隔离物122仅仅留在深腐蚀区域18和120的侧壁上，如图4所示。
接下来，如图5所示，通过热氧化在深腐蚀区域18的基底上生长30-40nm厚的氧化层124。氮化隔离物122防止深腐蚀区域的侧壁被氧化。
然后，蚀刻掉氮化隔离物层122从而将氧化层124留在深腐蚀区域的基底上以及将氧化层22留在深腐蚀区域18上，但是氧化层没有呈现在底部深腐蚀区域120的侧壁上，如图6所示。
接下来，执行各向同性蚀刻。深腐蚀区域的基底上的氧化层124意味着该基底不会被蚀刻，并且类似地氧化隔离物22保护第一深腐蚀区域18的侧壁。因此，该各向同性蚀刻形成空穴26，该空穴26从第二深腐蚀区域120的未保护侧壁进行延伸并且其横向延伸要大于垂直延伸。从图7可以看出，执行该各向同性蚀刻直到每个深腐蚀区域下的空穴26联合起来以分离半导体器件的表面。
在第一实施例中，处理继续进行以填充深腐蚀区域。然而，对于相同横向延伸，空穴26的体积小于在没有氧化层124的情况下产生的体积，所以深腐蚀区域和/或空穴更容易进行填充。
在这个实施例中，通过与空穴纵向隔离的区域对半导体20进行支撑，下面将对其进行解释。
接下来，如图8所示，对空穴26的壁进行氧化，从而在空穴内形成绝缘氧化层28。空穴中的氧化层28的厚度基本上与深腐蚀区域侧壁上的氧化层22的厚度相同。
然后，如图8所示，掺杂的导电多晶硅沉积在空穴中，用于在半导体20之下形成底部场板32。
然后，深腐蚀区域由导体34进行填充。
在一个变型中，对空穴26填入导体以形成底部场板32，但是对深腐蚀区域18没有填入导体而是填入绝缘体。这是通过如在第一实施例中一样采用多晶硅填充深腐蚀区域和空穴并且然后将该多晶硅回蚀到深腐蚀区域18的深度而实现。
本发明还涉及多种布置，其中，空穴填入绝缘体而非导体。可以通过例如氧化物的沉积或生长或者本领域技术人员熟悉的其它方法来填充空穴。具体地讲，该方法可以包括至少部分地采用具有介电常数大于二氧化硅的介电常数K值的材料来填充空穴。
然后，使用本领域技术人员公知的处理步骤来形成这个实例FET中的半导体部件。在这个实施例中，由于用于执行氧化的条件会导致半导体部件中的任何植入发生扩散，所以优选地在空穴的氧化步骤之后形成半导体部件。
可以使用对照图9的实施例所述的方法来形成高电压MOSFET。图9中示出了高电压MOSFET。
提供n+源极扩散132以及n+漏极扩散134。P-型衬底扩散136具有p+型衬底触头138。源极触头140与源极扩散132和衬底触头138接触。漏极触头142与漏极扩散接触。栅极144经由栅极绝缘体146与半导体分离，该栅极绝缘体146在p型衬底区域136之上是薄的并且在漂移区148上具有更厚区域。注意：漏极134位于中心并且源极扩散132位于外部。
注意：图9中的MOSFET的一个特别的特征是MOSFET之下的空穴130，在这个实施例中，该空穴130没有被填充。
在具有另外相似属性的绝缘体上硅器件可能面对的减小的表面场(RESURF)条件下，空穴的存在给出了实质上较高的击穿电压。例如，对于1μm厚空穴而非1μm厚氧化层，对于空穴上器件相似属性和计算给出370V的击穿电压，而对于氧化物上器件给出107V击穿电压。
如下可以使用图1到图8的方法来蚀刻空穴。
在图10和图11的布置中，使用深腐蚀区域18在中心漏极扩散134处蚀刻空穴。在漂移区域138之下直到源极扩散132(使用图11中的虚线示出)之下蚀刻空穴130(使用图11中的实线示出)。
图12示出了另一种布置，其中，从外源极扩散1 32之外向内蚀刻空穴26。从两侧蚀刻空穴26直到这两个蚀刻在漏极扩散134之下相交以在整个器件下形成空穴。
为了简洁，图10到图12没有示出图9中的全部器件结构，仅仅示出了栅极144，但是在这些器件中存在全部结构。
在这些器件中蚀刻的第一深腐蚀区域18的深度确定漂移层148的厚度，并且第二深腐蚀区域120的厚度确定空穴的厚度。
即使空穴被绝缘时，深腐蚀区域中的半导体的使用也会产生优点，尤其是当深腐蚀区域中的导体能够用作给出减小的表面场效应的场板时。
使用这些技术，能够使用非常有效的RESURF型器件。
通过在空穴上使用场板，产生的器件能够作为高电压器件操作以用于改进操作。
技术人员将明白：这些方案能够被组合，n型和p型区域可以被相互交换，并且对于特定描述的那些材料可以由不同材料进行替换。
具体地讲，图9到图12的布置可以使用填充的空穴，并且图1到图8的布置可以使用未填充的空穴以替代对照那些附图描述的布置。
基于读取本公开，对本领域技术人员来讲，其它变型和修改是显而易见的。这些变型和修改可以涉及在本导体器件的设计、制造和使用中是已知的并且可以与文中描述的特征一起使用或替代文中描述的特征的等价物以及其它特征。尽管在这个应用中权利要求已经阐述为特定的特征组合，但是应该明白，本发明的范围还包括明示或暗示地或一般地于此公开的任何新颖特征或任何新颖的特征组合，无论是否它会解决本发明的任何或全部的相同技术问题。从而申请人通知：在本申请或从其导出的任何另外申请的审查期间，新权利要求可以被阐述为任何这种特征和/或这些特征的组合。
尽管不需要使用硅，但是本发明还可应用到其它组IV、III-V或II-VI半导体以及实际上任何其它半导体材料。
Claims (11)
1.一种制造半导体器件的方法，所述方法包括如下步骤：
(a)提供具有相对的第一和第二主要表面(4，6)的半导体衬底(2)；
(b)从所述第一主要表面(4)向所述第二主要表面(6)对多个横向间隔的纵向第一深腐蚀区域(18)进行蚀刻；
(c)在所述第一深腐蚀区域(18)的侧壁上形成隔离物(22)以保护所述深腐蚀区域的侧壁的至少一部分不被蚀刻；
(d)在所述第一深腐蚀区域(18)的基底上蚀刻第二深腐蚀区域(120)；
(e)在所述第二深腐蚀区域(120)的基底上而非所述第二深腐蚀区域(120)的侧壁上形成绝缘体(124)；以及
(f)在所述第二深腐蚀区域(120)的侧壁开始并且横向延伸以蚀刻空穴(26)。
2.如权利要求1所述的方法，其中，所述在所述第二深腐蚀区域(120)的基底上形成绝缘体(124)的步骤包括：
在所述第一和第二深腐蚀区域(18，120)的侧壁上以及所述第二深腐蚀区域(120)的基底上沉积氮化物(122)；
执行垂直蚀刻以从所述第二深腐蚀区域(120)的基底蚀刻所述氮化物(122)，在所述第二深腐蚀区域(120)的基底上形成氧化物(124)；以及
通过对氧化物之上的氮化物进行选择性蚀刻来去除所述氮化物(122)，从而在所述第二深腐蚀区域的基底留下氧化物(124)，而所述第二深腐蚀区域的侧壁上没有氧化物和氮化物。
3.如权利要求1所述的方法，其中，蚀刻所述空穴的步骤包括：对所述空穴(26)进行足够时间蚀刻从而使得相邻深腐蚀区域(18)的空穴连在一起。
4.如权利要求2所述的方法，其中，蚀刻所述空穴的步骤包括：对所述空穴(26)进行足够时间蚀刻从而使得相邻深腐蚀区域(18)的空穴连在一起。
5.如上述任何一个权利要求所述的方法，所述方法包括：
在所述第一主要表面上形成漏极区域(134)，以及在所述漏极区域的任一侧上形成横向间隔的源极区域(132)；以及
定义绝缘栅极(144)以控制源极区域和漏极区域之间经由衬底区域(136)的传导；
其中，所述蚀刻所述第一深腐蚀区域(18)的步骤经由所述漏极区域和/或所述源极区域蚀刻所述第一深腐蚀区域；以及
所述蚀刻所述空穴(26)的步骤包括：在所述源极区域、漏极区域和衬底区域之下，对所述空穴进行蚀刻延伸到所述源极区域和漏极区域之间。
6.如权利要求5所述的方法，其中，所述蚀刻所述第一深腐蚀区域(18)的步骤经由所述漏极区域蚀刻所述第一深腐蚀区域；以及
所述蚀刻所述空穴(26)的步骤包括：从所述漏极区域之下延伸到所述源极区域之下，蚀刻所述空穴。
7.如权利要求5所述的方法，其中，所述蚀刻所述第一深腐蚀区域(18)的步骤经由所述源极区域蚀刻所述第一深腐蚀区域；以及
所述蚀刻所述空穴(26)的步骤包括：从每个源极区域之下对所述空穴进行延伸蚀刻以在所述漏极区域之下相交。
8.如权利要求1至4之一所述的方法，所述方法还包括：填充所述空穴。
9.如权利要求5所述的方法，所述方法还包括：填充所述空穴。
10.如权利要求6或7所述的方法，所述方法还包括：填充所述空穴。
11.一种半导体器件，所述半导体器件包括：
半导体衬底(2)，具有相对的第一和第二主要表面(4，6)；
多个横向间隔的纵向深腐蚀区域(18)，从所述第一主要表面(4)向所述第二主要表面(6)延伸；
空穴(26)，在所述深腐蚀区域(18)的基底；以及
至少一个电子半导体部件(36)，在所述深腐蚀区域之间的所述半导体衬底中，所述至少一个电子半导体部件(36)是晶体管、二极管、和/或结型半导体器件；
其中，所述半导体器件包括所述深腐蚀区域(18)的基底上的绝缘体(124)，所述空穴(26)从所述深腐蚀区域(18)的基底上的侧壁横向延伸。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP05102977 | 2005-04-14 | ||
| EP05102977.5 | 2005-04-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101180722A CN101180722A (zh) | 2008-05-14 |
| CN100557786C true CN100557786C (zh) | 2009-11-04 |
Family
ID=36791647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006800120242A Expired - Fee Related CN100557786C (zh) | 2005-04-14 | 2006-04-12 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7906388B2 (zh) |
| JP (1) | JP2008536329A (zh) |
| CN (1) | CN100557786C (zh) |
| WO (1) | WO2006109265A1 (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7422960B2 (en) | 2006-05-17 | 2008-09-09 | Micron Technology, Inc. | Method of forming gate arrays on a partial SOI substrate |
| US7537994B2 (en) | 2006-08-28 | 2009-05-26 | Micron Technology, Inc. | Methods of forming semiconductor devices, assemblies and constructions |
| US8524548B2 (en) * | 2011-04-26 | 2013-09-03 | National Semiconductor Corporation | DMOS Transistor with a cavity that lies below the drift region |
| US9263455B2 (en) | 2013-07-23 | 2016-02-16 | Micron Technology, Inc. | Methods of forming an array of conductive lines and methods of forming an array of recessed access gate lines |
| US9406550B2 (en) | 2013-10-31 | 2016-08-02 | Infineon Technologies Austria Ag | Insulation structure formed in a semiconductor substrate and method for forming an insulation structure |
| US9935126B2 (en) | 2014-09-08 | 2018-04-03 | Infineon Technologies Ag | Method of forming a semiconductor substrate with buried cavities and dielectric support structures |
| US9536999B2 (en) | 2014-09-08 | 2017-01-03 | Infineon Technologies Ag | Semiconductor device with control structure including buried portions and method of manufacturing |
| US9455339B2 (en) * | 2014-09-09 | 2016-09-27 | Macronix International Co., Ltd. | High voltage device and method for manufacturing the same |
| DE102016119799B4 (de) * | 2016-10-18 | 2020-08-06 | Infineon Technologies Ag | Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren |
| US10461152B2 (en) | 2017-07-10 | 2019-10-29 | Globalfoundries Inc. | Radio frequency switches with air gap structures |
| US10833153B2 (en) | 2017-09-13 | 2020-11-10 | Globalfoundries Inc. | Switch with local silicon on insulator (SOI) and deep trench isolation |
| US10615271B2 (en) * | 2017-11-21 | 2020-04-07 | International Business Machines Corporation | III-V lateral bipolar junction transistor on local facetted buried oxide layer |
| US10446643B2 (en) * | 2018-01-22 | 2019-10-15 | Globalfoundries Inc. | Sealed cavity structures with a planar surface |
| US11410872B2 (en) | 2018-11-30 | 2022-08-09 | Globalfoundries U.S. Inc. | Oxidized cavity structures within and under semiconductor devices |
| US10923577B2 (en) | 2019-01-07 | 2021-02-16 | Globalfoundries U.S. Inc. | Cavity structures under shallow trench isolation regions |
| CN110993499B (zh) * | 2019-11-05 | 2022-08-16 | 北京北方华创微电子装备有限公司 | 一种刻蚀方法、空气隙型介电层及动态随机存取存储器 |
| US11127816B2 (en) | 2020-02-14 | 2021-09-21 | Globalfoundries U.S. Inc. | Heterojunction bipolar transistors with one or more sealed airgap |
| US11417611B2 (en) * | 2020-02-25 | 2022-08-16 | Analog Devices International Unlimited Company | Devices and methods for reducing stress on circuit components |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4437226A (en) * | 1981-03-02 | 1984-03-20 | Rockwell International Corporation | Process for producing NPN type lateral transistor with minimal substrate operation interference |
| US4580331A (en) * | 1981-07-01 | 1986-04-08 | Rockwell International Corporation | PNP-type lateral transistor with minimal substrate operation interference and method for producing same |
| JPS59167029A (ja) | 1983-03-11 | 1984-09-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0779133B2 (ja) | 1986-06-12 | 1995-08-23 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| EP1049155A1 (en) * | 1999-04-29 | 2000-11-02 | STMicroelectronics S.r.l. | Process for manufacturing a SOI wafer with buried oxide regions without cusps |
| US6285057B1 (en) * | 1999-11-17 | 2001-09-04 | National Semiconductor Corporation | Semiconductor device combining a MOSFET structure and a vertical-channel trench-substrate field effect device |
| US7166488B2 (en) * | 2003-04-16 | 2007-01-23 | The Regents Of The University Of California | Metal MEMS devices and methods of making same |
| GB0411971D0 (en) * | 2004-05-28 | 2004-06-30 | Koninkl Philips Electronics Nv | Semiconductor device and method for manufacture |
-
2006
- 2006-04-12 JP JP2008506038A patent/JP2008536329A/ja not_active Withdrawn
- 2006-04-12 CN CNB2006800120242A patent/CN100557786C/zh not_active Expired - Fee Related
- 2006-04-12 WO PCT/IB2006/051137 patent/WO2006109265A1/en active Application Filing
- 2006-04-12 US US11/911,628 patent/US7906388B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006109265A1 (en) | 2006-10-19 |
| JP2008536329A (ja) | 2008-09-04 |
| US7906388B2 (en) | 2011-03-15 |
| US20090127615A1 (en) | 2009-05-21 |
| CN101180722A (zh) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100557786C (zh) | 半导体器件及其制造方法 | |
| CN108695230B (zh) | 具有二极管隔离的堆栈式纳米片场效应晶体管 | |
| JP5118270B2 (ja) | 埋め込みゲートを有するｍｏｓゲート装置 | |
| US6448115B1 (en) | Semiconductor device having quasi-SOI structure and manufacturing method thereof | |
| US7671390B2 (en) | Semiconductor device and method for manufacture | |
| US8053897B2 (en) | Production of a carrier wafer contact in trench insulated integrated SOI circuits having high-voltage components | |
| KR100442881B1 (ko) | 고전압 종형 디모스 트랜지스터 및 그 제조방법 | |
| US20080261358A1 (en) | Manufacture of Lateral Semiconductor Devices | |
| US7998852B2 (en) | Methods for forming an RF device with trench under bond pad feature | |
| CN101183683B (zh) | 用于减小mosfet器件中的浮体效应的方法和结构 | |
| US20130075814A1 (en) | Semiconductor device with a semiconductor via | |
| CN113594039A (zh) | 半导体结构及其形成方法 | |
| CN109979936A (zh) | 一种集成半导体器件和电子装置 | |
| US20160284561A1 (en) | Method of Manufacturing a Semiconductor Device Having a Buried Channel/Body Zone | |
| CN101819948B (zh) | 纵向沟道soi ldmos的cmos vlsi集成制作方法 | |
| US6642536B1 (en) | Hybrid silicon on insulator/bulk strained silicon technology | |
| US6800917B2 (en) | Bladed silicon-on-insulator semiconductor devices and method of making | |
| US10326013B2 (en) | Method of forming a field-effect transistor (FET) or other semiconductor device with front-side source and drain contacts | |
| CN105655401A (zh) | 相邻半导体鳍形部间有场电极的半导体器件及其制造方法 | |
| US20180145171A1 (en) | Field Effect Transistor (FET) or Other Semiconductor Device with Front-Side Source and Drain Contacts | |
| KR100319615B1 (ko) | 반도체 장치에서의 소자격리방법 | |
| CN109980009B (zh) | 一种半导体器件的制造方法和集成半导体器件 | |
| KR100649813B1 (ko) | 반도체소자의제조방법 | |
| JP2002184979A (ja) | 半導体装置及びその製造方法 | |
| KR100268866B1 (ko) | 반도체 소자 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091104 Termination date: 20190412 |