CN104332502B - 一种互补隧穿场效应晶体管及其制作方法 - Google Patents

一种互补隧穿场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN104332502B
CN104332502B CN201410623588.6A CN201410623588A CN104332502B CN 104332502 B CN104332502 B CN 104332502B CN 201410623588 A CN201410623588 A CN 201410623588A CN 104332502 B CN104332502 B CN 104332502B
Authority
CN
China
Prior art keywords
layer
source region
drain region
raceway groove
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410623588.6A
Other languages
English (en)
Other versions
CN104332502A (zh
Inventor
杨喜超
赵静
张臣雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410623588.6A priority Critical patent/CN104332502B/zh
Publication of CN104332502A publication Critical patent/CN104332502A/zh
Priority to PCT/CN2015/077523 priority patent/WO2016070592A1/zh
Priority to EP15857108.3A priority patent/EP3193374B1/en
Priority to US15/587,781 priority patent/US10141434B2/en
Application granted granted Critical
Publication of CN104332502B publication Critical patent/CN104332502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明实施例提供一种互补隧穿场效应晶体管及其制作方法，涉及半导体技术领域，该互补隧穿场效应晶体管能够增加载流子的隧穿效率，从而提高互补隧穿场效应晶体管的性能。该晶体管包括：设置于衬底上的第一漏区和第一源区，第一漏区和第一源区包括第一掺杂物；设置于第一漏区上的第一沟道和设置于第一源区上的第二沟道；设置于第一沟道上的第二源区和设置于第二沟道上的第二漏区，第二源区和第二漏区包括第二掺杂物；设置于第一漏区和第二源区上的第一外延层，设置于第二漏区和第一源区上的第二外延层；设置于第一外延层上的第一栅堆叠层，设置于第二外延层上的第二栅堆叠层。

Description

一种互补隧穿场效应晶体管及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种互补隧穿场效应晶体管及其制作方法。
背景技术
随着晶体管制作工艺的演进，晶体管的尺寸不断缩小，但是，在晶体管的尺寸缩小至接近物理极限的过程中，晶体管也面临诸多问题，如短沟道效应严重、泄漏电流大、功率密度大等。针对这些问题，业界提出了各种解决方案。其中，TFET(Tunnel Field EffectTransistor，隧穿场效应晶体管)由于具有较弱的短沟道效应、关态电流小、不受MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)亚阈值摆幅的限制等优势，得到了广泛关注。
现有的隧穿场效应晶体管，如图1所示，对于这种结构的隧穿场效应晶体管，在制作的过程中，要分别对源区和漏区进行不同类型的离子注入。为了增加隧穿电流，在制作过程中使栅区与源区部分重叠(如图1中A所示)，在栅电场的作用下，载流子发生带间隧穿，从而产生沟道电流。在这种采用线隧穿工作机制的隧穿场效应晶体管中，载流子隧穿方向与栅电场方向平行，栅控能力比较强，并且隧穿电流的大小可以通过栅区和源区的重叠面积来进行调控。
由于现有技术采用离子注入的方式对隧穿场效应晶体管的源区和漏区掺杂杂质，但是离子注入工艺在源区和漏区形成的杂质浓度分布一般为高斯分布，因此采用离子注入工艺时，离子分布不均匀，难以形成掺杂突变的隧穿结，所以在一定栅电场的作用下，载流子的隧穿效率比较低。
发明内容
本发明的实施例提供一种互补隧穿场效应晶体管及其制作方法，能够增加载流子的隧穿效率，从而提高隧穿场效应晶体管的性能。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，一种互补隧穿场效应晶体管，包括：
设置于衬底上的第一漏区和第一源区，所述第一漏区和所述第一源区包括第一掺杂物；设置于所述第一漏区上的第一沟道和设置于所述第一源区上的第二沟道；设置于所述第一沟道上的第二源区和设置于所述第二沟道上的第二漏区，所述第二源区和所述第二漏区包括第二掺杂物；设置于所述第一漏区和所述第二源区上的第一外延层，以及设置于所述第二漏区和所述第一源区上的第二外延层，所述第一外延层覆盖所述第一沟道和所述第二源区的侧墙，所述第二外延层覆盖所述第二沟道和所述第二漏区的侧墙；设置于所述第一外延层上的第一栅堆叠层，以及设置于所述第二外延层上的第二栅堆叠层；其中，所述第一漏区、所述第一沟道、所述第二源区、所述第一外延层和所述第一栅堆叠层形成第一隧穿场效应晶体管，所述第二漏区、所述第二沟道、所述第一源区、所述第二外延层和所述第二栅堆叠层形成第二隧穿场效应晶体管。
结合第一方面，在第一方面的第一种可能的实现方式中，
所述第一掺杂物为P型掺杂物，所述第二掺杂物为N型掺杂物，或者所述第一掺杂物为N型掺杂物，所述第二掺杂物为P型掺杂物；所述第一掺杂物和所述第二掺杂物的杂质浓度在每立方厘米1019个到每立方厘米1021个的范围内；所述第一沟道和所述第二沟道为轻掺杂层或者第一绝缘层，所述轻掺杂层中杂质的浓度小于等于每立方厘米1015个。
结合第一方面，在第一方面的第三种可能的实现方式中，
所述第一栅堆叠层包括第一栅介质层和第一栅导电层；所述第二栅堆叠层包括第二栅介质层和第二栅导电层；所述互补隧穿场效应晶体管还包括：设置于所述第二源区和所述第一漏区上的第一隔离物，以及设置于所述第一源区和所述第二漏区上的第二隔离物，所述第一隔离物与所述第一外延层和所述第一栅堆叠层相接触，所述第二隔离物与所述第二外延层和所述第二栅堆叠层相接触；设置于所述第二源区、所述第一栅堆叠层、所述第一漏区、所述第一源区、所述第二栅堆叠层和所述第二漏区上的第二绝缘层；设置于所述第一漏区上的第一漏极，设置于所述第二源区上的第一源极，以及设置于所述第一栅导电层上的第一栅极；设置于所述第二漏区上的第二漏极，设置于所述第一源区上的第二源极，以及设置于所述第二栅导电层上的第二栅极。
结合第一方面或者第一方面的第一种可能的实现方式或者第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，
所述隧穿场效应晶体管还包括：设置于所述第一漏区和所述第一源区之间的隔离浅槽。
结合第一方面或者第一方面的第一种可能的实现方式或者第一方面的第二种可能的实现方式，在第一方面的第四种可能的实现方式中，
所述衬底、所述第一漏区、所述第一源区、所述第二漏区、所述第二源区、所述第一外延层、所述第二外延层、所述第一沟道和所述第二沟道的材料均为硅、锗、锗硅或者三五族化合物；所述第一栅介质层和所述第二栅介质层的材料为二氧化硅、氮化硅或者高介电材料，所述第一栅导电层和所述第二栅导电层的材料为多晶硅、氮化钛或者金属材料。
第二方面，本发明实施例提供一种互补隧穿场效应晶体管的制作方法，该制作方法包括：
衬底；在所述衬底上依次沉积第一掺杂层，沟道层和第二掺杂层，所述第一掺杂层包括第一掺杂物，所述第二掺杂层包括第二掺杂物；对所述第二掺杂层、所述沟道层和所述第一掺杂层进行刻蚀，形成第二源区、第二漏区、第一沟道、第二沟道、第一漏区和第一源区，所述第一沟道位于所述第一漏区上，所述第二源区位于所述第一沟道上，所述第二沟道位于所述第一源区上，所述第二漏区位于所述第二沟道上；在所述第二源区、所述第一漏区、所述第一源区和所述第二漏区上依次沉积外延层和栅堆叠层；对所述栅堆叠层和所述外延层进行刻蚀，依次形成第一栅堆叠层、第二栅堆叠层、第一外延层和第二外延层，所述第一栅堆叠层位于所述第一外延层的上方，所述第二栅堆叠层位于所述第二外延层的上方，所述第一外延层覆盖所述第一沟道和所述第二源区的侧墙，所述第二外延层覆盖所述第二沟道和所述第二漏区的侧墙；其中，所述第一漏区、所述第一沟道、所述第二源区、所述第一外延层和所述第一栅堆叠层形成第一隧穿场效应晶体管，所述第二漏区、所述第二沟道、所述第一源区、所述第二外延层和所述第二栅堆叠层形成第二隧穿场效应晶体管。
结合第二方面，在第二方面的第一种可能的实现方式中，
所述第一掺杂物为P型掺杂物，所述第二掺杂物为N型掺杂物，或者所述第一掺杂物为N型掺杂物，所述第二掺杂物为P型掺杂物；所述第一掺杂物和所述第二掺杂物的杂质浓度在每立方厘米1019个到每立方厘米1021个的范围内；所述第一沟道和所述第二沟道为轻掺杂层或者第一绝缘层，所述轻掺杂层中杂质的浓度小于等于每立方厘米1015个。
结合第二方面或者第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，
所述第一栅堆叠层包括第一栅介质层和第一栅导电层；所述第二栅堆叠层包括第二栅介质层和第二栅导电层；在对所述栅堆叠层和所述外延层进行刻蚀，依次形成第一栅堆叠层、第二栅堆叠层、第一外延层和第二外延层之后，所述制作方法还包括：在所述第二源区和所述第一漏区上设置第一隔离物，以及在所述第一源区和所述第二漏区上设置第二隔离物，所述第一隔离物与所述第一外延层和所述第一栅堆叠层相接触，所述第二隔离物与所述第二外延层和所述第二栅堆叠层相接触；在所述第二源区、所述第一栅堆叠层、所述第一漏区、所述第一源区、所述第二栅堆叠层和所述第二漏区上设置第二绝缘层；对所述第二绝缘层进行刻蚀，并在所述第一漏区上形成第一漏极，在所述第二源区上形成第一源极，在所述第一栅导电层上形成第一栅极，在所述第二漏区上形成第二漏极，在所述第一源区上形成第二源极，以及在所述第二栅导电层上形成第二栅极。
结合第二方面或者第二方面的第一种可能的实现方式或者第二方面的第二种可能的实现方式，在第二方面的第三种可能的实现方式中，
在所述衬底上沉积所述第一掺杂层之后，且在沉积所述沟道层之前，所述制作方法还包括：在所述第一掺杂层上设置隔离浅槽，所述隔离浅槽位于所述第一漏区和所述第一源区之间。
结合第二方面或者第二方面的第一种可能的实现方式或者第二方面的第二种可能的实现方式，在第二方面的第四种可能的实现方式中，
所述衬底、所述第一漏区、所述第一源区、所述第二漏区、所述第二源区、所述第一外延层、所述第二外延层、所述第一沟道和所述第二沟道的材料均为硅、锗、锗硅或者三五族化合物；所述第一栅介质层和所述第二栅介质层的材料为二氧化硅、氮化硅或高介电材料，所述第一栅导电层和所述第二栅导电层的材料为多晶硅、氮化钛或者金属材料。
本发明实施例提供一种互补隧穿场效应晶体管及其制作方法，该互补隧穿场效应晶体管包括：设置于衬底上的第一漏区和第一源区，第一漏区和第一源区包括第一掺杂物；设置于第一漏区上的第一沟道和设置于第一源区上的第二沟道；设置于第一沟道上的第二源区和设置于第二沟道上的第二漏区，第二源区和第二漏区包括第二掺杂物；设置于第一漏区和第二源区上的第一外延层，以及设置于第二漏区和第一源区上的第二外延层，第一外延层覆盖第一沟道和第二源区的侧墙，第二外延层覆盖第二沟道和第二漏区的侧墙；设置于第一外延层上的第一栅堆叠层，以及设置于第二外延层上的第二栅堆叠层；其中，第一漏区、第一沟道、第二源区、第一外延层和第一栅堆叠层形成第一隧穿场效应晶体管，第二漏区、第二沟道、第一源区、第二外延层和第二栅堆叠层形成第二隧穿场效应晶体管。
基于上述实施例的描述，本发明实施例提供的互补隧穿场效应晶体管包括第一隧穿场效应晶体管和第二隧穿场效应晶体管，其中，第一隧穿场效应晶体管包括第一漏区、第一沟道、第二源区、第一外延层和第一栅堆叠层，第二隧穿场效应晶体管包括第二漏区、第二沟道、第一源区、第二外延层和第二栅堆叠层，并且第一漏区和第一源区包括第一掺杂物，第二源区和第二漏区包括第二掺杂物。由于第一源区和第一漏区、第二源区和第二漏区分别是通过对半导体材料的一次沉积刻蚀形成的，且第一掺杂物和第二掺杂物是通过搅拌等手段掺杂在半导体材料中的，因此第一掺杂物和第二掺杂物是均匀分布的，而不是像现有技术中通过离子注入的掺杂物是高斯分布的，因而可以使得第二源区和第一外延层之间以及第一源区和第二外延层之间的杂质浓度在较短距离内发生突变，从而增加载流子的隧穿效率，提高隧穿场效应晶体管的性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中隧穿场效应晶体管的结构示意图；
图2为本发明实施例提供的一种互补隧穿场效应晶体管的结构示意图一；
图3为本发明实施例提供的一种互补隧穿场效应晶体管的结构示意图二；
图4为本发明实施例提供的一种互补隧穿场效应晶体管的结构示意图三；
图5为本发明实施例提供的一种互补隧穿场效应晶体管的结构示意图四；
图6为本发明实施例提供的一种互补隧穿场效应晶体管的结构示意图五；
图7为本发明实施例提供的一种互补隧穿场效应晶体管的制作方法的流程示意图；
图8为本发明实施例提供的一种互补隧穿场效应晶体管的制作流程示意图一；
图9为本发明实施例提供的一种互补隧穿场效应晶体管的制作流程示意图二；
图10为本发明实施例提供的一种互补隧穿场效应晶体管的制作流程示意图三；
图11为本发明实施例提供的一种互补隧穿场效应晶体管的制作流程示意图四；
图12为本发明实施例提供的一种互补隧穿场效应晶体管的制作流程示意图五；
图13为本发明实施例提供的一种互补隧穿场效应晶体管的制作流程示意图六；
图14为本发明实施例提供的一种互补隧穿场效应晶体管的制作流程示意图七；
图15为本发明实施例提供的一种互补隧穿场效应晶体管的制作流程示意图八；
图16为本发明实施例提供的一种互补隧穿场效应晶体管的制作方法的流程示意图九。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例一
本发明实施例提供一种互补隧穿场效应晶体管，如图2所示为该隧穿场效应晶体管的结构示意图。
该隧穿场效应晶体管包括：衬底10；设置于衬底10上的第一漏区20a和第一源区20b，第一漏区20a和第一源区20b包括第一掺杂物；设置于第一漏区20a上的第一沟道30a和设置于第一源区20b上的第二沟道30b；设置于第一沟道30a上的第二源区40a和设置于第二沟道30b上的第二漏区40b，第二源区40a和第二漏区40b包括第二掺杂物；设置于第一漏区20a和第二源区40a上的第一外延层50a，以及设置于第二漏区40b和第一源区20b上的第二外延层50b，第一外延层50a覆盖第一沟道30a和第二源区40a的侧墙，第二外延层50b覆盖第二沟道30b和第二漏区40b的侧墙；设置于第一外延层50a上的第一栅堆叠层60a，以及设置于第二外延层50b上的第二栅堆叠层60b。
其中，第一漏区20a、第一沟道30a、第二源区40a、第一外延层50a和第一栅堆叠层60a形成第一隧穿场效应晶体管，第二漏区40b、第二沟道30b、第一源区20b、第二外延层50b和第二栅堆叠层60b形成第二隧穿场效应晶体管。
需要说明的是，第一掺杂物为P型掺杂物，第二掺杂物为N型掺杂物，或者第一掺杂物为N型掺杂物，第二掺杂物为P型掺杂物。
进一步的，若第一掺杂物为N型掺杂物，第二掺杂物为P型掺杂物，则第一隧穿场效应晶体管为N型隧穿场效应晶体管，第二隧穿场效应晶体管为P型隧穿场效应晶体管；若第一掺杂物为P型掺杂物，第二掺杂物为N型掺杂物，则第一隧穿场效应晶体管为P型隧穿场效应晶体管，第二隧穿场效应晶体管为N型隧穿场效应晶体管。
需要说明的是，第一漏区20a、第一源区20b、第二源区40a和第二漏区40b为重掺杂，可以理解为第一漏区20a和第一源区20b中包括的第一掺杂物以及第二源区40a和第二漏区40b中包括的第二掺杂物的杂质浓度在每立方厘米1019个到每立方厘米1021个的范围内；第一沟道30a和第二沟道30b为轻掺杂层或者第一绝缘层。
需要说明的是，轻掺杂层可以理解为在半导体薄膜中均匀加入杂质，且杂质的浓度小于等于每立方厘米1015个。其中，半导体薄膜的材料为锗、硅、锗硅或者三五族化合物。第一沟道30a和第二沟道30b也可以为第一绝缘层，第一沟道30a和第二沟道30b的厚度为几十纳米至几百纳米。还需要补充的是，轻掺杂层中的杂质可以为施主杂质或者受主杂质，本发明对此不做限制。
还需要补充的是，衬底10为半导体衬底，衬底10的具体材料可以为锗、硅、锗硅或者三五族化合物。第一外延层50a和第二外延层50b为轻掺杂的半导体薄膜，半导体薄膜的材料为锗、硅、锗硅或者三五族化合物。轻掺杂是指加入的杂质浓度小于等于每立方厘米1015个。第一外延层50a和第二外延层50b的厚度在1纳米到10纳米之间。
需要说明的是，第一栅堆叠层60a包括第一栅介质层和第一栅导电层；第二栅堆叠层60b包括第二栅介质层和第二栅导电层，其中，第一栅导电层位于第一栅介质层的上方，第二栅导电层位于第二栅介质层的上方。第一栅介质层和第二栅介质层的材料可以为二氧化硅、氮化硅、高介电材料等绝缘材料。第一栅导电层和第二栅导电层的材料可以为多晶硅、氮化钛或者金属等导电材料，第一栅导电层和第二栅导电层的厚度为几十纳米。
进一步的，该互补隧穿场效应晶体管还包括：设置于第二源区40a和第一漏区20a上的第一隔离物70a，以及设置于第一源区20b和第二漏区40b上的第二隔离物70b，第一隔离物70a与第一外延层50a和第一栅堆叠层60a相接触，第二隔离物70b与第二外延层50b和第二栅堆叠层60b相接触。
需要补充的是，第一隔离物70a和第二隔离物70b的材料可以为二氧化硅、氮化硅、高介电材料等绝缘材料。
进一步的，如图3所示，该隧穿场效应晶体管还包括：设置于第二源区40a、第一栅堆叠层60a、第一漏区20a、第一源区20b、第二栅堆叠层60b和第二漏区40b上的第二绝缘层80，第二绝缘层80为低介电材料等绝缘材料。
进一步的，该互补隧穿场效应晶体管还包括：设置于第一漏区20a上的第一漏极ad，设置于第二源区40a上的第一源极as，以及设置于第一栅导电层上的第一栅极ag；设置于第二漏区40b上的第二漏极bd，设置于第一源区20b上的第二源极bs，以及设置于第二栅导电层上的第二栅极bg。其中，第一漏极ad、第二源极bs、第一栅极ag、第一源极as、第二漏极bd和第二栅极bg互不接触，且可以都为金属电极。
优选的，本发明实施例提供的N型隧穿场效应晶体管和P型隧穿场效应晶体管结合的互补型隧穿场效应晶体管，如图3所示，还包括：设置于衬底10上的隔离浅槽I，隔离浅槽I位于第一漏区20a和第一源区20b之间，因为第一漏区20a和第一源区20b都包括第一掺杂物，所以隔离浅槽I用于隔离相邻的第一漏区20a和第一源区20b。
进一步的，本发明实施例中提供的互补隧穿场效应晶体管采用线隧穿的工作机制。所谓线隧穿的工作机制是指载流子的隧穿方向和栅电场的方向平行，栅控能力比较强，并且隧穿电流的大小可以通过栅区和源区的重叠面积进行调控。
晶体管的开态电流由源区和外延层构成的隧穿结来提供。具体的，N型隧穿场效应晶体管的开态电流由其源区的电子向与源区接触的外延层隧穿形成，而P型隧穿场效应晶体管的开态电流由其源区的空穴向与源区接触的外延层隧穿形成。由于线隧穿机制能够提高载流子的隧穿几率以及开态电流在一定范围内线性可调等优势，本发明提供的互补隧穿场效应晶体管具有更高的开态电流、更小的亚阈值摆幅以及更大的电流调节自由度。
还需要补充的是，通常情况下，与MOSFET相似，P型隧穿场效应晶体管的电流驱动能力要弱于N型隧穿场效应晶体管的电流驱动能力。本发明实施例提供的互补型隧穿场效应晶体管可以通过增加P型隧穿场效应晶体管的隧穿结的面积，来增大P型隧穿场效应晶体管的开态电流，从而实现与N型隧穿场效应晶体管的开态电流匹配。
以图3所示的互补型隧穿场效应晶体管为例，通过增加P型隧穿场效应晶体管的隧穿结的面积，来增大P型隧穿场效应晶体管的开态电流，实现与N型隧穿场效应晶体管开态电流的匹配，得到的互补隧穿场效应晶体管的结构示意图如图4所示。
具体的在P型隧穿场效应晶体管的部分对其第一源区，进行一定程度的过刻蚀形成L型的表面，如图4中E所示，从而增加P型隧穿场效应晶体管的隧穿结面积，增大P型隧穿场效应晶体管的开态电流，实现与N型隧穿场效应晶体管开态电流的匹配。
需要补充的是，互补型隧穿场效应晶体管中N型隧穿场效应晶体管和P型隧穿场效应晶体管的位置可以互换，当N型隧穿场效应晶体管和P型隧穿场效应晶体管的位置互换时，其对应的电极也进行相应的改变。
当P型隧穿场效应晶体管位于如图3所示的N型隧穿场效应晶体管的位置时，可以通过增加第二源区的厚度来增加P型隧穿场效应管的隧穿结面积，从而增加P型隧穿场效应晶体管的开态电流。
示例性的，如图5所示，可以将本发明实施例提供的隧穿场效应晶体管的结构制作成只含有N型隧穿场效应晶体管，包括衬底10，设置于衬底10上的第一漏区20a，设置于第一漏区上的第一沟道30a，设置于第一沟道30a上的第二源区40a，设置于第一漏区20a和第二源区40a上的第一外延层50a，第一外延层50a覆盖第二源区40a和第一沟道30a的侧墙，设置于第一外延层50a上的第一栅堆叠层60a，设置于第一漏区20a和第二源区40a上的第一隔离物70a，第一隔离物70a与第一外延层50a和第一栅堆叠层60a接触，设置于第一漏区20a、第二源区40a、第一隔离物70a和第一栅堆叠层60a上的第二绝缘层80，以及设置于第一漏区20a上的第一漏极ad，设置于第一栅导电层上的第一栅极ag，设置于第二源区40a上的第一源极as。
或者，如图6所示，可以将本发明实施例提供的隧穿场效应晶体管的结构制作成只含有P型隧穿场效应晶体管，包括衬底10，设置于衬底10上的第一源区20b，设置于第一源区20b上的第二沟道30b，设置于第二沟道30b上的第二漏区40b，设置于第一源区20b和第二漏区40b上的第二外延层50b，第二外延层50b覆盖第二漏区40b和第二沟道30b的侧墙，设置于第二外延层50b上的第二栅堆叠层60b，设置于第一源区20b和第二漏区40b上的第二隔离物70b，第二隔离物70b与第二外延层50b和第二栅堆叠层60b接触，设置于第一源区20b、第二漏区40b、第二隔离物70b和第二栅堆叠层60b上的第二绝缘层80，以及设置于第一源区20b上的第二源极bs，设置于第二栅导电层上的第二栅极bg，设置于第二漏区40b上的第二漏极bd。
本发明实施例提供了一种互补隧穿场效应晶体管，该互补隧穿场效应晶体管包括第一隧穿场效应晶体管和第二隧穿场效应晶体管，其中，第一隧穿场效应晶体管包括第一漏区、第一沟道、第二源区、第一外延层和第一栅堆叠层，第二隧穿场效应晶体管包括第二漏区、第二沟道、第一源区、第二外延层和第二栅堆叠层，并且第一漏区和第一源区包括第一掺杂物，第二源区和第二漏区包括第二掺杂物。由于在第一隧穿场效应晶体管中的第一漏区和第二源区以及在第二隧穿场效应晶体管中的第一源区和第二漏区中的掺杂物是均匀分布的，而不是像现有技术中离子注入的掺杂物是高斯分布的，因而可以使得第二源区和第一外延层之间以及第一源区和第二外延层之间的杂质浓度在较短距离内发生突变，从而增加载流子的隧穿效率，提高隧穿场效应晶体管的性能。
实施例二
本发明实施例提供一种互补隧穿场效应晶体管的制作方法，如图7所示，为该制作方法的流程示意图。
S101、在衬底上沉积第一掺杂层。
如图8所示为衬底10。需要补充的是，衬底10可以为半导体衬底，衬底10的具体材料可以为锗、硅、锗硅或者三五族化合物。
如图9所示，在衬底10上沉积第一掺杂层20。
需要说明的是，第一掺杂层20包括第一掺杂物，第一掺杂物是掺杂在半导体薄膜中的，第一掺杂物的浓度高于每立方厘米1019个，介于每立方厘米1019个到每立方厘米1021个之间。其中，半导体薄膜的材料为锗、硅、锗硅或者三五族化合物，本发明对此不做限制。
需要补充的是，第一掺杂层的厚度为几十纳米至几百纳米。
S102、在第一掺杂层上设置隔离浅槽。
需要说明的是，本发明实施例提供的互补隧穿场效应晶体管的制作方法，如图10所示，在衬底10上形成第一掺杂层20之后，该制作方法还包括：在第一掺杂层20上设置隔离浅槽I。其中，隔离浅槽I位于第一漏区20a和第一源区20b之间。隔离浅槽I的底部等于或低于第一掺杂层20的底部。
需要补充的是，隔离浅槽I是可选的，即不设置隔离浅槽I时，可以通过刻蚀工艺将第一掺杂层进行刻断，并填充第二绝缘层对第一漏区20a和第一源区20b进行隔离。
S103、在第一掺杂层上沉积沟道层。
如图11所示，在第一掺杂层上形成沟道层30。
需要说明的是，沟道层30为轻掺杂层或者第一绝缘层，轻掺杂可以理解为在半导体薄膜中均匀加入杂质，且杂质的浓度小于等于每立方厘米1015个。其中，半导体薄膜的材料为锗、硅、锗硅或者三五族化合物。沟道层30也可以为第一绝缘层，本发明对此不做限制。
需要补充的是，沟道层30的厚度为几十纳米至几百纳米。
S104、在沟道层上沉积第二掺杂层。
如图11所示，在沟道层30上沉积第二掺杂层40。
需要说明的是，第二掺杂层40包括第二掺杂物，第二掺杂物是掺杂在半导体薄膜中的，第二掺杂物的浓度高于每立方厘米1019个，介于每立方厘米1019个到每立方厘米1021个之间。其中，半导体薄膜的材料为锗、硅、锗硅或者三五族化合物。
需要补充的是，第二掺杂层40的厚度为几十纳米至几百纳米。
结合光刻和刻蚀工艺，如图12所示，去除中间部分的沟道层30和第二掺杂层40，形成第二源区40a、第二漏区40b、第一沟道30a、第二沟道30b，第一沟道30a位于第一漏区上20a，第二源区40a位于第一沟道30a上，第二沟道30b位于第一源区20b上，第二漏区40b位于第二沟道30b上。
S105、在第二源区、第一漏区、第一源区和第二漏区上沉积外延层。
如图13所示，在第二源区40a、第一漏区20a、第一源区20b和第二漏区40b上沉积外延层50。
需要说明的是，外延层50为轻掺杂的半导体薄膜，半导体薄膜的材料为锗、硅、锗硅或者三五族化合物。轻掺杂是指加入的杂质浓度小于等于每立方厘米1015个。
需要补充的是，外延层50的厚度在1纳米到10纳米之间。
S106、在外延层上沉积栅介质层。
如图13所示，在外延层50上沉积栅介质层。
需要说明的是，栅介质层的材料可以为二氧化硅、氮化硅、高介电材料等绝缘材料。
S107、在栅介质层上沉积栅导电层。
如图13所示，在栅介质层上沉积栅导电层，栅介质层和栅导电层组成栅堆叠层60。
栅导电层的材料可以为多晶硅、氮化钛或者金属等导电材料，栅导电层的厚度为几十纳米。需要说明的是，如图14所示，在栅介质层上形成栅导电层后，通过刻蚀工艺形成第一隧穿场效应晶体管的第一外延层50a和第一栅堆叠层60a以及第二隧穿场效应晶体管的第二外延层50b和第二栅堆叠层60b，第一栅堆叠层60a位于第一外延层50a的上方，第二栅堆叠层60b位于第二外延层50b的上方，第一外延层50a覆盖第一沟道30a和第二源区40a的侧墙，第二外延层50b覆盖第二沟道30b和第二漏区40b的侧墙。
需要说明的是，本发明实施例中所说的外延层50包括第一外延层50a和第二外延层50b，即对外延层50进行部分刻蚀从而形成第一外延层50a和第二外延层50b。同理，栅介质层与第一栅介质层和第二栅介质层，栅导电层与第一栅导电层和第二栅导电层的关系也是如此。
其中，第一漏区20a、第一沟道30a、第二源区40a、第一外延层50a和第一栅堆叠层60a形成第一隧穿场效应晶体管，第二漏区40b、第二沟道30b、第一源区20b、第二外延层50b和第二栅堆叠层60形成第二隧穿场效应晶体管。
需要说明的是，第一掺杂物为P型掺杂物，第二掺杂物为N型掺杂物，或者第一掺杂物为N型掺杂物，第二掺杂物为P型掺杂物。
进一步的，若第一掺杂物为N型掺杂物，第二掺杂物为P型掺杂物，则第一隧穿场效应晶体管为N型隧穿场效应晶体管，第二隧穿场效应晶体管为P型隧穿场效应晶体管；若第一掺杂物为P型掺杂物，第二掺杂物为N型掺杂物，则第一隧穿场效应晶体管为P型隧穿场效应晶体管，第二隧穿场效应晶体管为N型隧穿场效应晶体管。
S108、在第二源区和第一漏区上设置第一隔离物，在第一源区和第二漏区上设置第二隔离物。
如图14所示，在第二源区40a和第一漏区20a上设置第一隔离物70a，在第一源区20b和第二漏区40b上设置第二隔离物70b。
其中，第一隔离物70a与第一外延层50a和第一栅堆叠层60a相接触，第二隔离物70b与第二外延层50b和第二栅堆叠层60b相接触；需要补充的是，第一隔离物70a和第二隔离物70b的材料均为二氧化硅、氮化硅、高介电材料等绝缘材料。
S109、在第二源区、第一栅堆叠层、第一漏区、第一源区、第二栅堆叠层和第二漏区上设置第二绝缘层。
如图15所示，在第二源区40a、第一栅堆叠层60a、第一漏区20a、第一源区20b、第二栅堆叠层60b和第二漏区40b上设置第二绝缘层80。
具体的，形成第二绝缘层80的过程为填充低介电材料等绝缘材料。
S110、对第二绝缘层进行刻蚀，并在第一漏区上形成第一漏极，在第二源区上形成第一源极，在第一栅导电层上形成第一栅极，在第二漏区上形成第二漏极，在第一源区上形成第二源极，以及在第二栅导电层上形成第二栅极。
需要说明的是，在设置了第二绝缘层80之后，通过光刻和刻蚀工艺制作金属电极接触窗口，对金属电极接触窗口沉积金属，并通过剥离技术制作晶体管的源极、漏极和栅极的金属电极。
具体的，如图16所示，在第一漏区20a上形成第一漏极ad，在第二源区40a上形成第一源极as，以及在第一栅导电层上形成第一栅极ag；在第二漏区40b上形成第二漏极bd，在第一源区20b上形成第二源极bs，以及在第二栅导电层上形成第二栅极bg。其中，第一漏极ad、第二源极bs、第一栅极ag、第二源极bs、第二漏极bd和第二栅极bg互不接触，且可以都为金属电极。
根据本发明实施例提供的制作方法制作的隧穿场效应晶体管，可以为N型隧穿场效应晶体管(NTFET)、P型隧穿场效应晶体管(PTFET)或者N型隧穿场效应晶体管和P型隧穿场效应晶体管相结合的互补型隧穿场效应晶体管，本发明对此不做限制。
进一步的，本发明实施例中提供的隧穿场效应晶体管采用线隧穿的工作机制来工作。所谓线隧穿机制是指载流子的隧穿方向和栅电场的方向平行，栅控能力比较强，并且隧穿电流的大小可以通过栅区和源区的重叠面积进行调控。
无论是N型隧穿场效应晶体管还是P型隧穿场效应晶体管，晶体管的开态电流由源区和外延层构成的隧穿结来提供。具体的，N型隧穿场效应晶体管的开态电流由其源区的电子向与源区接触的外延层隧穿形成，而P型隧穿场效应晶体管的开态电流由其源区的空穴向与源区接触的外延层隧穿形成。由于线隧穿机制能够提高载流子的隧穿几率以及开态电流在一定范围内线性可调等优势，本发明提供的隧穿场效应晶体管具有更高的开态电流、更小的亚阈值摆幅以及更大的电流调节自由度。
还需要补充的是，通常情况下，与MOSFET相似，P型隧穿场效应晶体管的电流驱动能力要弱于N型隧穿场效应晶体管的电流驱动能力。本发明实施例提供的互补型隧穿场效应晶体管还可以通过增加P型隧穿场效应晶体管的隧穿结的面积，增大P型隧穿场效应晶体管的开态电流，实现与N型隧穿场效应晶体管开态电流的匹配。
具体的，在P型隧穿场效应晶体管的部分对其第一源区，进行一定程度的过刻蚀形成L型的表面，从而增加P型隧穿场效应晶体管的隧穿结面积，增大P型隧穿场效应晶体管的开态电流，实现与N型隧穿场效应晶体管开态电流的匹配。
本发明实施例提供一种隧穿场效应晶体管的制作方法，该制作方法包括：在衬底上依次沉积第一掺杂层，沟道层和第二掺杂层，第一掺杂层包括第一掺杂物，第二掺杂层包括第二掺杂物；对第二掺杂层、沟道层和第一掺杂层进行刻蚀，形成第二源区、第二漏区、第一沟道、第二沟道、第一漏区和第一源区，第一沟道位于第一漏区上，第二源区位于第一沟道上，第二沟道位于第一源区上，第二漏区位于第二沟道上；在第二源区、第一漏区、第一源区和第二漏区上依次沉积外延层和栅堆叠层；对栅堆叠层和外延层进行刻蚀，依次形成第一栅堆叠层、第二栅堆叠层、第一外延层和第二外延层，第一栅堆叠层位于第一外延层的上方，第二栅堆叠层位于第二外延层的上方，第一外延层覆盖第一沟道和第二源区的侧墙，第二外延层覆盖第二沟道和第二漏区的侧墙；其中，第一漏区、第一沟道、第二源区、第一外延层和第一栅堆叠层形成第一隧穿场效应晶体管，第二漏区、第二沟道、第一源区、第二外延层和第二栅堆叠层形成第二隧穿场效应晶体管。
基于上述实施例的描述，采用本发明实施例提供的制作方法得到的互补隧穿场效应晶体管，包括第一隧穿场效应晶体管和第二隧穿场效应晶体管，其中，第一隧穿场效应晶体管包括第一漏区、第一沟道、第二源区、第一外延层和第一栅堆叠层，第二隧穿场效应晶体管包括第二漏区、第二沟道、第一源区、第二外延层和第二栅堆叠层，并且第一漏区和第一源区包括第一掺杂物，第二源区和第二漏区包括第二掺杂物。由于在第一隧穿场效应晶体管中的第一漏区和第二源区以及在第二隧穿场效应晶体管中的第一源区和第二漏区中的掺杂物是均匀分布的，而不是像现有技术中离子注入的掺杂物是高斯分布的，因而可以使得第二源区和第一外延层之间以及第一源区和第二外延层之间的杂质浓度在较短距离内发生突变，从而增加载流子的隧穿效率，提高隧穿场效应晶体管的性能。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种互补隧穿场效应晶体管，其特征在于，包括：
设置于衬底上的第一漏区和第一源区，所述第一漏区和所述第一源区包括第一掺杂物；
设置于所述第一漏区上的第一沟道和设置于所述第一源区上的第二沟道；
设置于所述第一沟道上的第二源区和设置于所述第二沟道上的第二漏区，所述第二源区和所述第二漏区包括第二掺杂物；
设置于所述第一漏区和所述第二源区上的第一外延层，以及设置于所述第二漏区和所述第一源区上的第二外延层，所述第一外延层覆盖所述第一沟道和所述第二源区的侧墙，所述第二外延层覆盖所述第二沟道和所述第二漏区的侧墙；
设置于所述第一外延层上的第一栅堆叠层，以及设置于所述第二外延层上的第二栅堆叠层；
其中，所述第一漏区、所述第一沟道、所述第二源区、所述第一外延层和所述第一栅堆叠层形成第一隧穿场效应晶体管，所述第二漏区、所述第二沟道、所述第一源区、所述第二外延层和所述第二栅堆叠层形成第二隧穿场效应晶体管；
所述第一掺杂物与所述第二掺杂物是均匀分布的；
所述第一掺杂物为P型掺杂物，所述第二掺杂物为N型掺杂物；
对所述第一源区进行过刻蚀形成L型表面。
2.根据权利要求1所述的互补隧穿场效应晶体管，其特征在于，
所述第一掺杂物为N型掺杂物，所述第二掺杂物为P型掺杂物；
所述第一掺杂物和所述第二掺杂物的杂质浓度在每立方厘米1019个到每立方厘米1021个的范围内；所述第一沟道和所述第二沟道为轻掺杂层或者第一绝缘层，所述轻掺杂层中杂质的浓度小于等于每立方厘米1015个。
3.根据权利要求1所述的互补隧穿场效应晶体管，其特征在于，
所述第一栅堆叠层包括第一栅介质层和第一栅导电层；所述第二栅堆叠层包括第二栅介质层和第二栅导电层；
所述互补隧穿场效应晶体管还包括：
设置于所述第二源区和所述第一漏区上的第一隔离物，以及设置于所述第一源区和所述第二漏区上的第二隔离物，所述第一隔离物与所述第一外延层和所述第一栅堆叠层相接触，所述第二隔离物与所述第二外延层和所述第二栅堆叠层相接触；
设置于所述第二源区、所述第一栅堆叠层、所述第一漏区、所述第一源区、所述第二栅堆叠层和所述第二漏区上的第二绝缘层；
设置于所述第一漏区上的第一漏极，设置于所述第二源区上的第一源极，以及设置于所述第一栅导电层上的第一栅极；
设置于所述第二漏区上的第二漏极，设置于所述第一源区上的第二源极，以及设置于所述第二栅导电层上的第二栅极。
4.根据权利要求1-3中任意一项所述的互补隧穿场效应晶体管，其特征在于，所述互补隧穿场效应晶体管还包括：
设置于所述第一漏区和所述第一源区之间的隔离浅槽。
5.根据权利要求1-3中任意一项所述的互补隧穿场效应晶体管，其特征在于，
所述衬底、所述第一漏区、所述第一源区、所述第二漏区、所述第二源区、所述第一外延层、所述第二外延层、所述第一沟道和所述第二沟道的材料均为硅、锗、锗硅或者三五族化合物；
所述第一栅介质层和所述第二栅介质层的材料为二氧化硅、氮化硅或者高介电材料，所述第一栅导电层和所述第二栅导电层的材料为多晶硅、氮化钛或者金属材料。
6.一种互补隧穿场效应晶体管的制作方法，其特征在于，包括：
衬底；
在所述衬底上依次沉积第一掺杂层，沟道层和第二掺杂层，所述第一掺杂层包括第一掺杂物，所述第二掺杂层包括第二掺杂物；
对所述第二掺杂层、所述沟道层和所述第一掺杂层进行刻蚀，形成第二源区、第二漏区、第一沟道、第二沟道、第一漏区和第一源区，所述第一沟道位于所述第一漏区上，所述第二源区位于所述第一沟道上，所述第二沟道位于所述第一源区上，所述第二漏区位于所述第二沟道上；
在所述第二源区、所述第一漏区、所述第一源区和所述第二漏区上依次沉积外延层和栅堆叠层；
对所述栅堆叠层和所述外延层进行刻蚀，依次形成第一栅堆叠层、第二栅堆叠层、第一外延层和第二外延层，所述第一栅堆叠层位于所述第一外延层的上方，所述第二栅堆叠层位于所述第二外延层的上方，所述第一外延层覆盖所述第一沟道和所述第二源区的侧墙，所述第二外延层覆盖所述第二沟道和所述第二漏区的侧墙；
其中，所述第一漏区、所述第一沟道、所述第二源区、所述第一外延层和所述第一栅堆叠层形成第一隧穿场效应晶体管，所述第二漏区、所述第二沟道、所述第一源区、所述第二外延层和所述第二栅堆叠层形成第二隧穿场效应晶体管；
所述第一掺杂物与所述第二掺杂物是均匀分布的；
所述第一掺杂物为P型掺杂物，所述第二掺杂物为N型掺杂物；
对所述第一源区进行过刻蚀形成L型表面。
7.根据权利要求6所述的制作方法，其特征在于，
所述第一掺杂物为N型掺杂物，所述第二掺杂物为P型掺杂物；
所述第一掺杂物和所述第二掺杂物的杂质浓度在每立方厘米1019个到每立方厘米1021个的范围内；所述第一沟道和所述第二沟道为轻掺杂层或者第一绝缘层，所述轻掺杂层中杂质的浓度小于等于每立方厘米1015个。
8.根据权利要求6所述的制作方法，其特征在于，
所述第一栅堆叠层包括第一栅介质层和第一栅导电层；所述第二栅堆叠层包括第二栅介质层和第二栅导电层；
在对所述栅堆叠层和所述外延层进行刻蚀，依次形成第一栅堆叠层、第二栅堆叠层、第一外延层和第二外延层之后，所述制作方法还包括：
在所述第二源区和所述第一漏区上设置第一隔离物，以及在所述第一源区和所述第二漏区上设置第二隔离物，所述第一隔离物与所述第一外延层和所述第一栅堆叠层相接触，所述第二隔离物与所述第二外延层和所述第二栅堆叠层相接触；
在所述第二源区、所述第一栅堆叠层、所述第一漏区、所述第一源区、所述第二栅堆叠层和所述第二漏区上设置第二绝缘层；
对所述第二绝缘层进行刻蚀，并在所述第一漏区上形成第一漏极，在所述第二源区上形成第一源极，在所述第一栅导电层上形成第一栅极，在所述第二漏区上形成第二漏极，在所述第一源区上形成第二源极，以及在所述第二栅导电层上形成第二栅极。
9.根据权利要求6-8中任意一项所述的制作方法，其特征在于，
在所述衬底上沉积所述第一掺杂层之后，且在沉积所述沟道层之前，所述制作方法还包括：
在所述第一掺杂层上设置隔离浅槽，所述隔离浅槽位于所述第一漏区和所述第一源区之间。
10.根据权利要求6-8中任意一项所述的制作方法，其特征在于，
所述衬底、所述第一漏区、所述第一源区、所述第二漏区、所述第二源区、所述第一外延层、所述第二外延层、所述第一沟道和所述第二沟道的材料均为硅、锗、锗硅或者三五族化合物；
所述第一栅介质层和所述第二栅介质层的材料为二氧化硅、氮化硅或高介电材料，所述第一栅导电层和所述第二栅导电层的材料为多晶硅、氮化钛或者金属材料。
CN201410623588.6A 2014-11-07 2014-11-07 一种互补隧穿场效应晶体管及其制作方法 Active CN104332502B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410623588.6A CN104332502B (zh) 2014-11-07 2014-11-07 一种互补隧穿场效应晶体管及其制作方法
PCT/CN2015/077523 WO2016070592A1 (zh) 2014-11-07 2015-04-27 一种互补隧穿场效应晶体管及其制作方法
EP15857108.3A EP3193374B1 (en) 2014-11-07 2015-04-27 Complementary tunneling field effect transistor and manufacturing method therefor
US15/587,781 US10141434B2 (en) 2014-11-07 2017-05-05 Complementary tunneling field effect transistor and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410623588.6A CN104332502B (zh) 2014-11-07 2014-11-07 一种互补隧穿场效应晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN104332502A CN104332502A (zh) 2015-02-04
CN104332502B true CN104332502B (zh) 2017-06-06

Family

ID=52407194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410623588.6A Active CN104332502B (zh) 2014-11-07 2014-11-07 一种互补隧穿场效应晶体管及其制作方法

Country Status (4)

Country Link
US (1) US10141434B2 (zh)
EP (1) EP3193374B1 (zh)
CN (1) CN104332502B (zh)
WO (1) WO2016070592A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332502B (zh) * 2014-11-07 2017-06-06 华为技术有限公司 一种互补隧穿场效应晶体管及其制作方法
CN108140671A (zh) * 2016-06-27 2018-06-08 华为技术有限公司 一种隧穿场效应晶体管及其制作方法
CN108028271B (zh) * 2016-08-17 2020-08-14 华为技术有限公司 存储装置及其制作方法、数据读写方法
CN106783967A (zh) * 2016-11-29 2017-05-31 东莞市广信知识产权服务有限公司 一种硅基遂穿场效应晶体管结构
WO2018120170A1 (zh) * 2016-12-30 2018-07-05 华为技术有限公司 隧穿场效应晶体管的制作方法及隧穿场效应晶体管
CN108493240B (zh) * 2018-04-28 2020-09-04 西安电子科技大学 具有轻掺杂漏结构的z型异质结隧穿场效应晶体管及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792295B2 (ja) * 1991-12-25 1998-09-03 日本電気株式会社 トンネルトランジスタ
DE69202554T2 (de) 1991-12-25 1995-10-19 Nec Corp Tunneltransistor und dessen Herstellungsverfahren.
US7866105B2 (en) 2003-06-03 2011-01-11 Owens Corning Intellectual Capital, Llc Flangeless insulation product for compression fitting into insulation cavities
US6943407B2 (en) 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
US8026509B2 (en) * 2008-12-30 2011-09-27 Intel Corporation Tunnel field effect transistor and method of manufacturing same
EP2378557B1 (en) * 2010-04-19 2015-12-23 Imec Method of manufacturing a vertical TFET
CN102456745B (zh) 2010-10-22 2013-09-04 北京大学 一种快闪存储器及其制备方法和操作方法
CN102142461B (zh) * 2011-01-07 2013-01-30 清华大学 栅控肖特基结隧穿场效应晶体管及其形成方法
US8614468B2 (en) * 2011-06-16 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Mask-less and implant free formation of complementary tunnel field effect transistors
US8916927B2 (en) * 2012-07-19 2014-12-23 Taiwan Semiconductor Manufacturing Vertical tunnel field effect transistor (FET)
US20140054549A1 (en) * 2012-08-23 2014-02-27 Sematech, Inc. Gated circuit structure with ultra-thin, epitaxially-grown tunnel and channel layer
US8969949B2 (en) * 2013-03-10 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for static random access memory device of vertical tunneling field effect transistor
CN104134695A (zh) * 2014-07-15 2014-11-05 华为技术有限公司 隧穿场效应晶体管及隧穿场效应晶体管的制备方法
CN104332502B (zh) * 2014-11-07 2017-06-06 华为技术有限公司 一种互补隧穿场效应晶体管及其制作方法

Also Published As

Publication number Publication date
US10141434B2 (en) 2018-11-27
EP3193374B1 (en) 2021-06-09
EP3193374A4 (en) 2017-08-23
US20170243960A1 (en) 2017-08-24
WO2016070592A1 (zh) 2016-05-12
EP3193374A1 (en) 2017-07-19
CN104332502A (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
CN104332502B (zh) 一种互补隧穿场效应晶体管及其制作方法
US10686065B2 (en) Apparatus and method for power MOS transistor
CN205452292U (zh) 隧穿场效应晶体管
CN102214684B (zh) 一种具有悬空源漏的半导体结构及其形成方法
KR101774824B1 (ko) 실리콘 나노와이어에 게르마늄 채널을 갖는 트랜지스터 및 그 제조방법
CN107924941B (zh) 隧穿场效应晶体管及其制备方法
CN104269439B (zh) 一种嵌入层异质结隧穿场效应晶体管及其制备方法
CN113257921B (zh) 半导体结构
WO2012116528A1 (en) Tunneling field effect transistor and method for forming the same
CN109326639B (zh) 具有体内场板的分离栅vdmos器件及其制造方法
CN108321197A (zh) 一种遂穿场效应晶体管及其制造方法
KR20140088658A (ko) 독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법
CN105428241A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN103295899B (zh) FinFET器件制造方法
CN104538442B (zh) 一种隧穿场效应晶体管及其制作方法
CN106098765A (zh) 一种增加电流开关比的隧穿场效应晶体管
CN104393033B (zh) 具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管
CN106653610A (zh) 一种改良的沟槽超势垒整流器件及其制造方法
CN103377941A (zh) Pmos晶体管及形成方法
WO2012034515A1 (en) High-voltage mos device and method for manufacturing the same
CN105990410A (zh) 隧穿场效应晶体管及其形成方法
CN104979385B (zh) 隧道场效应晶体管及其制作方法
CN104934471A (zh) 沟槽式功率金氧半场效晶体管与其制造方法
CN105390531B (zh) 一种隧穿场效应晶体管的制备方法
CN105810732B (zh) 沟槽式功率金氧半场效晶体管与其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant