CN109326639B - 具有体内场板的分离栅vdmos器件及其制造方法 - Google Patents
具有体内场板的分离栅vdmos器件及其制造方法 Download PDFInfo
- Publication number
- CN109326639B CN109326639B CN201810967996.1A CN201810967996A CN109326639B CN 109326639 B CN109326639 B CN 109326639B CN 201810967996 A CN201810967996 A CN 201810967996A CN 109326639 B CN109326639 B CN 109326639B
- Authority
- CN
- China
- Prior art keywords
- gate
- field plate
- separation
- type semiconductor
- split
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 238000000926 separation method Methods 0.000 claims abstract description 88
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 18
- 238000001727 in vivo Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Abstract
本发明提供一种具有体内场板的分离栅VDMOS器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型半导体源接触区、第一导电类型半导体漂移区、第二导电类型半导体源接触区、第二导电类型半导体阱区、多晶硅体内场板、栅电极、分离栅电极、源极金属电极、第一分离栅槽、体内场板槽、第二分离栅槽，栅氧化层、4个介质层；本发明通过在分离栅VDMOS器件的漂移区内引入体内场板，将原有常规器件的二维耗尽方式变成三维耗尽，体内场板的引入，可以有效增加漂移区的掺杂浓度，降低器件的比导通电阻，增强器件的耗尽能力，另一方面，本发明在漂移区中引入新的控制栅和分离栅，在相同的器件面积内增大沟道面积，增大器件的导电能力。
Description
技术领域
本发明属于功率半导体领域。主要提出了一种具有体内场板的分离栅VDMOS及其制造方法，通过在元胞引入体内场板，将原有常规器件的二维耗尽方式变成三维耗尽，增强器件的耗尽能力，提高器件的漂移区掺杂浓度，改善器件的开关态特性。
背景技术
相对于常规VDMOS器件，具有分离栅结构的VDMOS器件因为分离栅的引入具有更优的性能。和常规VDMOS器件相比，引入的分离栅与源极短接，可视作体内场板，通过MOS 耗尽的方式对漂移区电场进行调制，使得相同耐压下漂移区浓度可以更高，比导通电阻更低。另一方面，由于分离栅的存在，屏蔽了栅极与漏极间的电容，因此分离栅器件具有更低的栅电荷。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有体内场板的分离栅 VDMOS器件及其制造方法。
为实现上述发明目的，本发明技术方案如下：
第一导电类型半导体衬底110、第一导电类型半导体漂移区112、第二导电类型半导体阱区122、第一导电类型半导体源接触区111、第二导电类型半导体源接触区121、源极金属140、第一分离栅槽161、体内场板槽162、第二分离栅槽163，在第一分离栅槽161内形成的栅氧化层150、第一介质层151、栅电极131、分离栅电极132、栅电极131和分离栅电极132之间的第三介质层153，在体内场板槽162内形成的第二介质层152和多晶硅体内场板130，在第二分离栅槽163内形成的栅氧化层150、第一介质层151、栅电极131、分离栅电极132、栅电极131和分离栅电极132之间的第三介质层153，器件表面的第四介质层154；
由挖槽实现的第二介质层152和多晶硅体内场板130伸入第一导电类型半导体漂移区112 内，第二介质层152将多晶硅体内场板130包围；体内场板槽162内设有多晶硅体内场板130 和第二介质层152，体内场板槽162呈周期性排布，第二分离栅槽163在相邻的体内场板槽 162之间；与第一分离栅槽161相同，第二分离栅槽163内也是由栅电极131、栅氧化层150、分离栅电极132，第一介质层151、栅电极131和分离栅电极132之间的第三介质层153构成，第一分离栅槽161和第二分离栅槽163的区别在于：第一分离栅槽161接0电位，第二分离栅槽163中的分离栅电极132在器件工作时浮空，起浮空场板的作用；第一导电类型半导体衬底110重掺杂，第一导电类型半导体源接触区111和第二导电类型半导体源接触区121重掺杂，源极金属140将第一导电类型半导体源接触区111和第二导电类型半导体源接触区121 短接，并覆盖住多晶硅体内场板130，体内场板槽162和第二分离栅槽163在前后方向交替出现。
作为优选方式，第一分离栅槽161和体内场板槽162铺满整个表面，在左右和前后方向均交替出现，第一分离栅槽161通过第一导电类型半导体源接触区111和第二导电类型半导体源接触区121与四周的体内场板槽162相接。
作为优选方式，第一分离栅槽161、体内场板槽162、第二分离栅槽163伸入第一导电类型半导体衬底110中。
作为优选方式，第一分离栅槽161、第二分离栅槽163伸入第一导电类型半导体漂移区 112中，体内场板槽162伸入第一导电类型半导体衬底110中。
作为优选方式，第一导电类型半导体是N型，第二导电类型是P型，或者第一导电类型半导体是P型，第二导电类型是N型。
作为优选方式，其半导体是硅，或者碳化硅。
为实现上述发明目的，本发明还提供一种具有体内场板的分离栅VDMOS器件的制造方法，包括如下步骤：
第一步，在给定的第一类导电类型半导体材料衬底片上通过外延工艺形成器件的漂移区，在此基础上利用掩膜版通过深槽刻蚀工艺形成第一分离栅槽161和体内场板槽162，两种槽的刻蚀采用两道掩膜版分开先后刻蚀；
第二步，通过淀积工艺或者热生长的方式形成介质层，形成包围分离栅的第一介质层151 和体内场板的第二介质层152，通过热生长时间工艺来控制两种介质层的厚度，其厚度由器件的击穿电压决定；
第三步，通过掩膜版控制刻蚀第一分离栅槽161的上部分介质，只留下分离栅与漂移区之间的介质层，刻蚀深度由分离栅的尺寸决定；
第四步，填充poly形成分离栅和体内场板表面CMP，并利用掩模版对分离栅槽内的poly 进行刻蚀，形成分离栅poly；
第五步，通过淀积形成分离栅与控制栅之间的介质层，并通过刻蚀将栅氧位置的氧化层去除掉，并通过热生长形成高质量高可靠性的栅氧化层，再填充多晶硅形成栅电极，并进行表面CMP；
第六步，采用自对准工艺，利用形成的栅电极多晶硅作阻挡层，通过在表面进行离子注入第二类导电类型杂质，并推结形成阱区；
第七步，利用自对准工艺，利用形成的栅电极多晶硅作阻挡层，在表面进行离子注入第一类导电类型杂质，形成重掺杂接触区；
第八步，利用掩模版，离子注入第二类导电类型杂质，形成重掺杂第二导电类型半导体源接触区121，并在此基础上通过淀积并刻蚀钝化层形成源极和栅极接触。
作为优选方式，第一分离栅槽161及第二分离栅槽163和体内场板槽162的形成使用同一道掩膜版，体内场板槽162中的第二介质层152和第一分离栅槽161中的第一介质层151 通过淀积形成。
作为优选方式，分离栅电极132与栅电极131之间的第三介质层153通过生长栅氧化层 150的热过程形成。
本发明的有益效果为：本发明通过在分离栅VDMOS器件的漂移区内引入体内场板，将原有常规器件的二维耗尽方式变成三维耗尽，体内场板的引入，可以增强器件的耗尽能力，有效增加漂移区的掺杂浓度，降低器件的比导通电阻，另一方面，本发明在漂移区中引入新的控制栅和分离栅，在相同的器件面积内增大沟道面积，增大器件的导电能力。
附图说明
图1为常规的分离栅VDMOS器件结构；
图2(a)为本发明实施例1的一种具有体内场板的分离栅VDMOS器件剥去部分表面的三维结构示意图；
图2(b)为本发明实施例1的一种具有体内场板的分离栅VDMOS器件截面示意图；
图3为本发明实施例1的一种具有体内场板的分离栅VDMOS器件表面示意图；
图4为本发明实施例2的一种具有体内场板的分离栅VDMOS器件表面示意图；
图5(a)-图5(h)所示为实施例1的一种具有体内场板的分离栅VDMOS器件的制造工艺关键步骤示意图；
图1中，10为第一导电类型半导体衬底，11为第一导电类型半导体接触区，12为第一导电类型半导体漂移区，21为第二导电类型半导体接触区，22为第二导电类型半导体阱区，31 为多晶硅栅极，32为多晶硅分离栅电极，41为金属源电极，50为氧化层介质，51为氧化层介质，52为A氧化层介质，53为B氧化层介质；
110为第一导电类型半导体衬底，111为第一导电类型半导体源接触区，112为第一导电类型半导体漂移区，121为第二导电类型半导体源接触区，122为第二导电类型半导体阱区， 130为多晶硅体内场板，131为栅电极，132为分离栅电极，140为源极金属，150为栅氧化层，151为第一介质层，152为第二介质层，153为第三介质层，154为第四介质层，161为第一分离栅槽，162为体内场板槽，163为第二分离栅槽。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图1所示，为传统的分离栅VDMOS器件结构剖面图，器件包括：第一导电类型半导体衬底10、第一导电类型半导体漂移区12、第一导电类型半导体接触区11、第二导电类型半导体阱区22、第二导电类型半导体接触区21、多晶硅栅极31、多晶硅分离栅电极32、金属源电极41、A氧化层介质50、B氧化层介质51、C氧化层介质52、D氧化层介质53。其中，第一导电类型半导体衬底10、第一导电类型半导体接触区11和第二导电类型半导体接触区21一般采用重掺杂，多晶硅分离栅电极32通过其他位置引出和源电极短接，C氧化层介质52和D氧化层介质53将多晶硅栅极31包围住。
实施例1
如图2(a)所示，一种具有体内场板的分离栅VDMOS器件，包括：第一导电类型半导体衬底110、第一导电类型半导体漂移区112、第二导电类型半导体阱区122、第一导电类型半导体源接触区111、第二导电类型半导体源接触区121、源极金属140、第一分离栅槽161、体内场板槽162、第二分离栅槽163，在第一分离栅槽161内形成的栅氧化层150、第一介质层151、栅电极131、分离栅电极132、栅电极131和分离栅电极132之间的第三介质层153，在体内场板槽162内形成的第二介质层152和多晶硅体内场板130，在第二分离栅槽163内形成的栅氧化层150、第一介质层151、栅电极131、分离栅电极132、栅电极131和分离栅电极132之间的第三介质层153，器件表面的第四介质层154；
由挖槽实现的第二介质层152和多晶硅体内场板130伸入第一导电类型半导体漂移区112 内，第二介质层152将多晶硅体内场板130包围；体内场板槽162内设有多晶硅体内场板130 和第二介质层152，体内场板槽162呈周期性排布，第二分离栅槽163在相邻的体内场板槽 162之间；与第一分离栅槽161相同，第二分离栅槽163内也是由栅电极131、栅氧化层150、分离栅电极132，第一介质层151、栅电极131和分离栅电极132之间的第三介质层153构成，第一分离栅槽161和第二分离栅槽163的区别在于：第一分离栅槽161接0电位，第二分离栅槽163中的分离栅电极132在器件工作时浮空，起浮空场板的作用；第一导电类型半导体衬底110重掺杂，第一导电类型半导体源接触区111和第二导电类型半导体源接触区121重掺杂，源极金属140将第一导电类型半导体源接触区111和第二导电类型半导体源接触区121 短接，并覆盖住多晶硅体内场板130，体内场板槽162和第二分离栅槽163在前后方向交替出现。
如图2(b)所示，为实施例1的一种具有体内场板的分离栅VDMOS器件沿着第一分离栅槽161和体内场板槽162所在平面截图，如图所示，在该截面下，第一分离栅槽161和第二分离栅槽163内部形貌一致，都是由栅氧化层150、第一介质层151、第三介质层153、器件表面的第四介质层154构成；
如图3所示为实施例1的一种具有体内场板的分离栅VDMOS器件的表面俯视图，如图所示，第二介质层152为包裹住体内场板，第二分离栅槽163体内场板槽162交替出现。
优选的，第一导电类型半导体是N型，第二导电类型是P型，或者第一导电类型半导体是P型，第二导电类型是N型。
优选的，器件半导体是硅，或者碳化硅。
如图5(a)-5(h)所示为实施例1的一种具有体内场板的分离栅VDMOS器件的制造工艺关键步骤示意图：
第一步，在给定的第一类导电类型半导体材料衬底片上通过外延工艺形成器件的漂移区，在此基础上利用掩膜版通过深槽刻蚀工艺形成第一分离栅槽161和体内场板槽162，两种槽的刻蚀采用两道掩膜版分开先后刻蚀；如图5(a)所示；
第二步，通过淀积工艺或者热生长的方式形成介质层，形成包围分离栅的第一介质层151 和体内场板的第二介质层152，通过热生长时间工艺来控制两种介质层的厚度，其厚度由器件的击穿电压决定；如图5(b)所示；
第三步，通过掩膜版控制刻蚀第一分离栅槽161的上部分介质，只留下分离栅与漂移区之间的介质层，刻蚀深度由分离栅的尺寸决定；如图5(c)所示；
第四步，填充poly形成分离栅和体内场板表面CMP，并利用掩模版对分离栅槽内的poly 进行刻蚀，形成分离栅poly；如图5(d)所示；
第五步，通过淀积形成分离栅与控制栅之间的介质层，并通过刻蚀将栅氧位置的氧化层去除掉，并通过热生长形成高质量高可靠性的栅氧化层，再填充多晶硅形成栅电极，并进行表面CMP；如图5(e)所示；
第六步，采用自对准工艺，利用形成的栅电极多晶硅作阻挡层，通过在表面进行离子注入第二类导电类型杂质，并推结形成阱区；如图5(f)所示；
第七步，利用自对准工艺，利用形成的栅电极多晶硅作阻挡层，在表面进行离子注入第一类导电类型杂质，形成重掺杂接触区；如图5(g)所示；
第八步，利用掩模版，离子注入第二类导电类型杂质，形成重掺杂第二导电类型半导体源接触区121，并在此基础上通过淀积并刻蚀钝化层形成源极和栅极接触。如图5(h)所示；
优选的，第一分离栅槽161、体内场板槽162、第二分离栅槽163伸入第一导电类型半导体衬底110中。
优选的，第一分离栅槽161、第二分离栅槽163伸入第一导电类型半导体漂移区112中，体内场板槽162伸入第一导电类型半导体衬底110中。
优选的，第一分离栅槽161及第二分离栅槽163和体内场板槽162的形成使用同一道掩膜版，体内场板槽162中的第二介质层152和第一分离栅槽161中的第一介质层151通过淀积形成。
优选的，分离栅电极132与栅电极131之间的第三介质层153通过生长栅氧化层150的热过程形成。
实施例2
如图4所示，第一分离栅槽161和体内场板槽162铺满整个表面，在左右和前后方向均交替出现，第一分离栅槽161通过第一导电类型半导体源接触区111和第二导电类型半导体源接触区121与四周的体内场板槽162相接。相比实施例1而言，在相同面积下具有更大沟道面积和更多的体内场板槽162可用于耗尽漂移区，因此，漂移区掺杂浓度可以更高，即比导通电阻更小。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种具有体内场板的分离栅VDMOS器件，其特征在于包括：第一导电类型半导体衬底(110)、第一导电类型半导体漂移区(112)、第二导电类型半导体阱区(122)、第一导电类型半导体源接触区(111)、第二导电类型半导体源接触区(121)、源极金属(140)、第一分离栅槽(161)、体内场板槽(162)、第二分离栅槽(163)，在第一分离栅槽(161)内形成的栅氧化层(150)、第一介质层(151)、栅电极(131)、分离栅电极(132)、栅电极(131)和分离栅电极(132)之间的第三介质层(153)，在体内场板槽(162)内形成的第二介质层(152)和多晶硅体内场板(130)，在第二分离栅槽(163)内形成的栅氧化层(150)、第一介质层(151)、栅电极(131)、分离栅电极(132)、栅电极(131)和分离栅电极(132)之间的第三介质层(153)，器件表面的第四介质层(154)；
由挖槽实现的第二介质层(152)和多晶硅体内场板(130)伸入第一导电类型半导体漂移区(112)内，第二介质层(152)将多晶硅体内场板(130)包围；体内场板槽(162)内设有多晶硅体内场板(130)和第二介质层(152)，体内场板槽(162)呈周期性排布，第二分离栅槽(163)在相邻的体内场板槽(162)之间；与第一分离栅槽(161)相同，第二分离栅槽(163)内也是由栅电极(131)、栅氧化层(150)、分离栅电极(132)，第一介质层(151)、栅电极(131)和分离栅电极(132)之间的第三介质层(153)构成，第一分离栅槽(161)和第二分离栅槽(163)的区别在于：第一分离栅槽(161)接0电位，第二分离栅槽(163)中的分离栅电极(132)在器件工作时浮空，起浮空场板的作用；第一导电类型半导体衬底(110)重掺杂，第一导电类型半导体源接触区(111)和第二导电类型半导体源接触区(121)重掺杂，源极金属(140)将第一导电类型半导体源接触区(111)和第二导电类型半导体源接触区(121)短接，并覆盖住多晶硅体内场板(130)，体内场板槽(162)和第二分离栅槽(163)在前后方向交替出现；第一分离栅槽(161)通过第一导电类型半导体源接触区(111)和第二导电类型半导体源接触区(121)与四周的体内场板槽(162)相接。
2.根据权利要求1所述的具有体内场板的分离栅VDMOS器件，其特征在于：第一分离栅槽(161)和体内场板槽(162)铺满整个表面，在左右和前后方向均交替出现，第一分离栅槽(161)通过第一导电类型半导体源接触区(111)和第二导电类型半导体源接触区(121)与四周的体内场板槽(162)相接。
3.根据权利要求1所述的具有体内场板的分离栅VDMOS器件，其特征在于：第一分离栅槽(161)、体内场板槽(162)、第二分离栅槽(163)伸入第一导电类型半导体衬底(110)中。
4.根据权利要求1所述的具有体内场板的分离栅VDMOS器件，其特征在于：第一分离栅槽(161)、第二分离栅槽(163)伸入第一导电类型半导体漂移区(112)中，体内场板槽(162)伸入第一导电类型半导体衬底(110)中。
5.根据权利要求1至4任意一项所述的具有体内场板的分离栅VDMOS器件，其特征在于：第一导电类型半导体是N型，第二导电类型是P型，或者第一导电类型半导体是P型，第二导电类型是N型。
6.根据权利要求1所述的一种具有体内场板的分离栅VDMOS器件，其特征在于：其半导体是硅，或者碳化硅。
7.根据权利要求1所述的一种具有体内场板的分离栅VDMOS器件的制造方法，其特征在于包括如下步骤：
第一步，在给定的第一类导电类型半导体材料衬底片上通过外延工艺形成器件的漂移区，在此基础上利用掩膜版通过深槽刻蚀工艺形成第一分离栅槽(161)和体内场板槽(162)，两种槽的刻蚀采用两道掩膜版分开先后刻蚀；
第二步，通过淀积工艺或者热生长的方式形成介质层，形成包围分离栅的第一介质层(151)和体内场板的第二介质层(152)，通过热生长时间工艺来控制两种介质层的厚度，其厚度由器件的击穿电压决定；
第三步，通过掩膜版控制刻蚀第一分离栅槽(161)的上部分介质，只留下分离栅与漂移区之间的介质层，刻蚀深度由分离栅的尺寸决定；
第四步，填充poly形成分离栅和体内场板表面CMP，并利用掩模版对分离栅槽内的poly进行刻蚀，形成分离栅poly；
第五步，通过淀积形成分离栅与控制栅之间的介质层，并通过刻蚀将栅氧位置的氧化层去除掉，并通过热生长形成高质量高可靠性的栅氧化层，再填充多晶硅形成栅电极，并进行表面CMP；
第六步，采用自对准工艺，利用形成的栅电极多晶硅作阻挡层，通过在表面进行离子注入第二类导电类型杂质，并推结形成阱区；
第七步，利用自对准工艺，利用形成的栅电极多晶硅作阻挡层，在表面进行离子注入第一类导电类型杂质，形成重掺杂接触区；
第八步，利用掩模版，离子注入第二类导电类型杂质，形成重掺杂第二导电类型半导体源接触区(121)，并在此基础上通过淀积并刻蚀钝化层形成源极和栅极接触。
8.根据权利要求7所述的具有体内场板的分离栅VDMOS器件的制造方法，其特征在于：第一分离栅槽(161)及第二分离栅槽(163)和体内场板槽(162)的形成使用同一道掩膜版，体内场板槽(162)中的第二介质层(152)和第一分离栅槽(161)中的第一介质层(151)通过淀积形成。
9.根据权利要求7所述的具有体内场板的分离栅VDMOS器件的制造方法，其特征在于：分离栅电极(132)与栅电极(131)之间的第三介质层(153)通过生长栅氧化层(150)的热过程形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810967996.1A CN109326639B (zh) | 2018-08-23 | 2018-08-23 | 具有体内场板的分离栅vdmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810967996.1A CN109326639B (zh) | 2018-08-23 | 2018-08-23 | 具有体内场板的分离栅vdmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109326639A CN109326639A (zh) | 2019-02-12 |
| CN109326639B true CN109326639B (zh) | 2021-11-23 |
Family
ID=65264466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810967996.1A Active CN109326639B (zh) | 2018-08-23 | 2018-08-23 | 具有体内场板的分离栅vdmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109326639B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113690299B (zh) * | 2020-05-18 | 2024-02-09 | 华润微电子（重庆）有限公司 | 沟槽栅vdmos器件及其制备方法 |
| CN111987145B (zh) * | 2020-09-09 | 2022-11-29 | 电子科技大学 | 抗总剂量电离辐射的超结vdmos器件 |
| CN113594257A (zh) * | 2021-08-23 | 2021-11-02 | 电子科技大学 | 一种分离栅vdmos器件及制造方法 |
| CN114420637B (zh) * | 2021-12-22 | 2023-12-29 | 深圳深爱半导体股份有限公司 | 半导体器件结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101794817A (zh) * | 2003-12-30 | 2010-08-04 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
| CN102007584A (zh) * | 2008-02-14 | 2011-04-06 | 马克斯半导体股份有限公司 | 半导体装置结构及其相关工艺 |
| CN106024894A (zh) * | 2016-05-31 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet结构及其制造方法 |
-
2018
- 2018-08-23 CN CN201810967996.1A patent/CN109326639B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101794817A (zh) * | 2003-12-30 | 2010-08-04 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
| CN102007584A (zh) * | 2008-02-14 | 2011-04-06 | 马克斯半导体股份有限公司 | 半导体装置结构及其相关工艺 |
| CN106024894A (zh) * | 2016-05-31 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109326639A (zh) | 2019-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109326639B (zh) | 具有体内场板的分离栅vdmos器件及其制造方法 | |
| US7989887B2 (en) | Trench MOSFET with trenched floating gates as termination | |
| CN103579339B (zh) | 半导体器件 | |
| US8581341B2 (en) | Power MOSFET with embedded recessed field plate and methods of fabrication | |
| KR101552022B1 (ko) | 반도체 장치 및 반도체 장치를 제조하는 방법 | |
| CN103928516B (zh) | 具有双平行沟道结构的半导体器件及其制造方法 | |
| US8643092B2 (en) | Shielded trench MOSFET with multiple trenched floating gates as termination | |
| TWI358089B (en) | Method of manufacturing a superjunction device | |
| US9553184B2 (en) | Edge termination for trench gate FET | |
| US8372717B2 (en) | Method for manufacturing a super-junction trench MOSFET with resurf stepped oxides and trenched contacts | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| US9397213B2 (en) | Trench gate FET with self-aligned source contact | |
| US8252648B2 (en) | Power MOSFET device with self-aligned integrated Schottky and its manufacturing method | |
| CN110620152A (zh) | 沟槽式金属氧化物半导体场效应管 | |
| CN104347420A (zh) | Ldmos器件及其形成方法 | |
| CN110071169A (zh) | 具有体接触与介电间隔部的半导体器件及对应的制造方法 | |
| CN110518059B (zh) | 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法 | |
| US20110254071A1 (en) | Shielded trench mosfet with multiple trenched floating gates as termination | |
| CN102945806A (zh) | 集成肖特基二极管的mos器件的制造方法 | |
| US10608103B2 (en) | Method for forming vertical field effect transistor devices having alternating drift regions and compensation regions | |
| US9224806B2 (en) | Edge termination structure with trench isolation regions | |
| JP2009141185A (ja) | 半導体装置及びその製造方法 | |
| KR20160129922A (ko) | 트렌치 금속 산화물 반도체 전계 효과 트랜지스터 | |
| CN108962972B (zh) | 沟槽式功率半导体元件及其制造方法 | |
| JP6421337B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |