CN106024894A - 沟槽栅功率mosfet结构及其制造方法 - Google Patents
沟槽栅功率mosfet结构及其制造方法 Download PDFInfo
- Publication number
- CN106024894A CN106024894A CN201610374736.4A CN201610374736A CN106024894A CN 106024894 A CN106024894 A CN 106024894A CN 201610374736 A CN201610374736 A CN 201610374736A CN 106024894 A CN106024894 A CN 106024894A
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- power mosfet
- region
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 230000015556 catabolic process Effects 0.000 claims abstract description 12
- 230000005684 electric field Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 219
- 229920005591 polysilicon Polymers 0.000 claims description 85
- 125000006850 spacer group Chemical group 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 238000010276 construction Methods 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 230000001413 cellular effect Effects 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 230000000737 periodic effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000013011 mating Effects 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000002372 labelling Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Abstract
本发明公开了一种沟槽栅功率MOSFET，导通区中包括：表面形成有外延层的半导体衬底，由阱区组成的沟道区，漂移区由沟道区底部的外延层组成；在漂移区中形成有由外延层围成呈封闭式结构的第一沟槽，在第一沟槽中填充有多晶硅埋层，在多晶硅埋层和第一沟槽的侧面、底部和顶部的外延层之间隔离有隔离介质层；导通区中的各第一沟槽和各第一沟槽之间的外延层呈交替排列的结构，在器件反向偏置时各多晶硅埋层对外延层进行横向耗尽从而降低沟道区和漂移区的PN结的电场斜率，提高器件的反向击穿耐压并降低导通电阻。本发明还公开了一种沟槽栅功率MOSFET的制造方法。本发明能大幅度提高击穿电压并同时降低导通电阻。
Description
技术领域
本发明涉及一种半导体集成电路制造领域，特别是涉及一种沟槽栅功率MOSFET结构。本发明还涉及一种沟槽栅功率MOSFET的制造方法。
背景技术
如图1所示，是现有沟槽栅功率MOSFET结构示意图；器件结构包括：半导体衬底如硅衬底101，形成于半导体衬底101表面的外延层102，沟槽栅的沟槽形成于外延层102中，在沟槽的内侧表面形成有栅介质层如栅氧化层103以及在内部填充有多晶硅并形成多晶硅栅104。器件包括导通区和位于导通区外侧的栅极引出区，导通区和栅极引出区的沟槽相连通，各沟槽中的多晶硅栅104也互相连接在一起，其中在图1中特意将栅极引出区中的多晶硅栅用标记104a标出。
体区105形成于外延层102的表面，体区105一般由阱区组成，被多晶硅栅104侧面覆盖的体区105表面用于形成沟道。
源区106形成于导通区中的体区105表面，且在导通区中源区106是采用普注形成的。
层间膜107覆盖在外延层102的表面。接触孔108穿过层间膜107和底部掺杂区连接。在层间膜107的顶部形成有正面金属层110，正面金属层110图形化后形成栅极和源极。可以看出，栅极通过接触孔108和底部的多晶硅栅104a连接，并能通过多晶硅栅104a连接位于导通区中的各多晶硅栅104。
源极通过接触孔108和底部的源区106连接。而且为了实现源极和体区105的连接，源区106对应的接触孔108的底部需要穿过所述源区106和体区105实现连接，且在该接触孔108的底部形成有体区接触区109，体区接触区109用于和接触孔108形成良好的欧姆接触。
在半导体衬底101背面形成有漏区，在漏区的背面形成有背面金属层并引出漏极。体区105底部的外延层102组成漂移区。
沟槽栅功率MOSFET的导通电阻由表面金属即正面金属层110及其接触电阻，体区105的沟道电阻，源区106的电阻，漂移区电阻，漏区及背面接触电阻等几部分构成。为使沟槽栅功率MOSFET具有足够高的击穿电压，漂移区通常采用轻掺杂的外延层102，故漂移区电阻在整个MOSFET导通电阻中占有很大比重。如果能在保证器件击穿电压的前提下降低漂移区电阻，则能大幅度提升器件性能。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅功率MOSFET，能大幅度提高击穿电压并同时降低导通电阻。为此，本发明还提供一种沟槽栅功率MOSFET的制造方法。
为解决上述技术问题，本发明提供的沟槽栅功率MOSFET的导通区由多个原胞周期性排列组成，所述沟槽栅功率MOSFET的导通区中包括：
第一导电类型的半导体衬底，在所述半导体衬底表面形成有第一导电类型的外延层。
沟道区，由形成于所述外延层表面的第二导电类型的阱区组成。
漂移区由所述沟道区底部的所述外延层组成。
在所述漂移区中形成有第一沟槽，所述第一沟槽呈由所述外延层围成的封闭式结构，在所述第一沟槽中填充有多晶硅埋层，在所述多晶硅埋层和所述第一沟槽的侧面、底部和顶部的所述外延层之间隔离有隔离介质层。
所述导通区中的各所述第一沟槽和各所述第一沟槽之间的所述外延层呈交替排列的结构，在所述沟槽栅功率MOSFET反向偏置时各所述多晶硅埋层用于对所述外延层进行横向耗尽从而能降低所述沟道区和所述漂移区的PN结的电场斜率，从而提高器件的反向击穿耐压并降低导通电阻。
进一步的改进是，所述导通区中各所述元胞的栅极结构包括：
第二沟槽，所述第二沟槽穿过所述沟道区。
在所述第二沟槽的底部表面形成有底部介质层，在所述第二沟槽的侧面形成有栅介质层。
多晶硅填充于形成有所述底部介质层和所述栅介质层的所述第二沟槽中并组成多晶硅栅。
进一步的改进是，所述半导体衬底为硅衬底，所述外延层为硅外延层。
进一步的改进是，所述隔离介质层为场氧化层。
进一步的改进是，所述底部介质层和所述栅介质层都为氧化层。
进一步的改进是，通过匹配所述第一沟槽的间距、所述第一沟槽侧面的所述隔离介质层的厚度以及所述外延层的掺杂浓度使得在器件反向偏置时各所述多晶硅埋层对各所述第一沟槽间的所述外延层完全耗尽。
进一步的改进是，所述导通区中各所述元胞还包括：
源区，由形成于所述阱区表面的第一导电类型的重掺杂区组成。
层间膜、接触孔和正面金属层，由所述正面金属层图形化形成源极和栅极；所述源极通过接触孔和所述源区接触，所述栅极通过接触孔和所述多晶硅栅接触。
漏区，由形成于所述半导体衬底背面的第一导电类型的重掺杂区组成，在所述漏区的背面形成有背面金属层并作为漏极。
进一步的改进是，在和所述源区相接触的接触孔的底部形成有第二导电类型的重掺杂的阱区接触区。
进一步的改进是，所述沟槽栅功率MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅功率MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的沟槽栅功率MOSFET的制造方法中的沟槽栅功率MOSFET的导通区由多个原胞周期性排列组成，沟槽栅功率MOSFET的导通区中的结构的形成步骤包括：
步骤一、提供具有第一导电类型的半导体衬底，在所述半导体衬底表面形成有第一导电类型的外延层。
步骤二、在所述外延层中形成呈由所述外延层围成的封闭式结构的第一沟槽，在所述第一沟槽中填充有多晶硅埋层，在所述多晶硅埋层和所述第一沟槽的侧面、底部和顶部的所述外延层之间隔离有隔离介质层。
步骤三、在所述外延层表面形成第二导电类型的阱区并由所述阱区组成沟道区，漂移区由所述沟道区底部的所述外延层组成，所述第一沟槽位于所述漂移区中。
所述导通区中的各所述第一沟槽和各所述第一沟槽之间的所述外延层呈交替排列的结构，在所述沟槽栅功率MOSFET反向偏置时各所述多晶硅埋层用于对所述外延层进行横向耗尽从而能降低所述沟道区和所述漂移区的PN结的电场斜率，从而提高器件的反向击穿耐压并降低导通电阻。
进一步的改进是，步骤二中包括如下分步骤形成具有封闭式结构的所述第一沟槽：
步骤21、在所述外延层表面形成硬质掩模层；采用光刻工艺定义出第一沟槽的形成区域；依次对所述第一沟槽的形成区域的所述硬质掩模层和所述外延层进行刻蚀形成顶部开口的所述第一沟槽。
步骤22、在所述第一沟槽的侧面和底部表面形成隔离介质层。
步骤23、进行多晶硅淀积将形成有所述隔离介质层的所述第一沟槽完全填充。
步骤24、依次对所述第一沟槽中的多晶硅和所述隔离介质层进行回刻，该回刻工艺将位于封闭式结构的所述第一沟槽的顶部的多晶硅和所述隔离介质层都去除并由回刻后的多晶硅组成所述多晶硅埋层。
步骤25、在所述多晶硅埋层顶部形成封闭式结构的所述第一沟槽的顶部的隔离介质层。
步骤26、进行外延生长在所述第一沟槽顶部中填充外延层，该填充的外延层和所述第一沟槽外的外延层形成一个整体，外延层填充后使所述第一沟槽呈封闭式结构。
进一步的改进是，还包括如下形成所述导通区中各所述元胞的栅极结构的步骤：
步骤四、形成第二沟槽，所述第二沟槽穿过所述沟道区。
步骤五、在所述第二沟槽的底部表面形成底部介质层，在所述第二沟槽的侧面形成栅介质层。
步骤六、进行多晶硅淀积将形成有所述底部介质层和所述栅介质层的所述第二沟槽完全填充并由填充于所述第二沟槽中的多晶硅组成多晶硅栅。
上述形成所述元胞的栅极结构的步骤四至六位于形成步骤三的形成所述阱区之前或之后。
进一步的改进是，所述半导体衬底为硅衬底，所述外延层为硅外延层。
进一步的改进是，所述隔离介质层为场氧化层。
进一步的改进是，所述底部介质层和所述栅介质层都为氧化层。
进一步的改进是，通过匹配所述第一沟槽的间距、所述第一沟槽侧面的所述隔离介质层的厚度以及所述外延层的掺杂浓度使得在器件反向偏置时各所述多晶硅埋层对各所述第一沟槽间的所述外延层完全耗尽。
进一步的改进是，所述导通区中各所述元胞还包括：
步骤七、进行第一导电类型的重掺杂的源注入在所述阱区表面形成源区。
步骤八、在所述半导体衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区，所述栅极通过接触孔和所述多晶硅栅接触。
步骤九、对所述硅衬底背面进行减薄并形成第一导电类型的重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
进一步的改进是，步骤八中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行第二导电类型的重掺杂注入形成阱区接触区的步骤。
进一步的改进是，所述沟槽栅功率MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅功率MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明通过在漂移区中设置呈由外延层围成的封闭式结构的第一沟槽并在第一沟槽中填充多晶硅埋层，且将导通区中的各第一沟槽和各第一沟槽之间的外延层设置成交替排列的结构，各多晶硅埋层能在器件反向偏置时对邻近的外延层进行横向耗尽从而能降低沟道区和漂移区的PN结的电场斜率，从而能大幅度提高击穿电压，另外，在保证具有较高击穿电压的同时，能够降低漂移区的电阻，从而能降低器件的导通电阻，大大提升器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有沟槽栅功率MOSFET结构示意图；
图2是本发明实施例沟槽栅功率MOSFET的结构示意图；
图3A-图3M是本发明实施例沟槽栅功率MOSFET的制造方法各步骤的器件结构意图。
具体实施方式
如图2所示，是本发明实施例沟槽栅功率MOSFET的结构示意图；本发明实施例沟槽栅功率MOSFET的导通区由多个原胞周期性排列组成，所述沟槽栅功率MOSFET的导通区中包括：
第一导电类型的半导体衬底1，在所述半导体衬底1表面形成有第一导电类型的外延层2。较佳为，所述半导体衬底1为硅衬底，所述外延层2为硅外延层2。
沟道区6，由形成于所述外延层2表面的第二导电类型的阱区6组成。
漂移区由所述沟道区6底部的所述外延层2组成。
在所述漂移区中形成有第一沟槽301，所述第一沟槽301呈由所述外延层2围成的封闭式结构，在所述第一沟槽301中填充有多晶硅埋层4，在所述多晶硅埋层4和所述第一沟槽301的侧面、底部和顶部的所述外延层2之间隔离有隔离介质层3；其中，位于所述第一沟槽301顶部的隔离介质层单独用标记3a标出。较佳为，所述隔离介质层3为场氧化层，由于所述外延层2为硅外延层，故场氧化层为场氧化硅层。
所述导通区中的各所述第一沟槽301和各所述第一沟槽301之间的所述外延层2呈交替排列的结构，在所述沟槽栅功率MOSFET反向偏置时各所述多晶硅埋层4用于对所述外延层2进行横向耗尽从而能降低所述沟道区6和所述漂移区的PN结的电场斜率，从而提高器件的反向击穿耐压并降低导通电阻。本发明实施例中，通过匹配所述第一沟槽301的间距、所述第一沟槽301侧面的所述隔离介质层3的厚度以及所述外延层2的掺杂浓度使得在器件反向偏置时各所述多晶硅埋层4对各所述第一沟槽301间的所述外延层2完全耗尽。
所述导通区中各所述元胞的栅极结构包括：
第二沟槽，所述第二沟槽穿过所述沟道区6。
在所述第二沟槽的底部表面形成有底部介质层，在所述第二沟槽的侧面形成有栅介质层。较佳为，所述底部介质层和所述栅介质层都为氧化层，由于所述外延层2为硅外延层，故氧化层为氧化硅层。
多晶硅填充于形成有所述底部介质层和所述栅介质层的所述第二沟槽中并组成多晶硅栅5。
所述导通区中各所述元胞还包括：
源区7，由形成于所述阱区6表面的第一导电类型的重掺杂区组成。
层间膜8、接触孔9和正面金属层11，由所述正面金属层11图形化形成源极和栅极；所述源极通过接触孔9和所述源区7接触，所述栅极通过接触孔9和所述多晶硅栅5接触。在和所述源区7相接触的接触孔9的底部形成有第二导电类型的重掺杂的阱区接触区10。
漏区，由形成于所述半导体衬底1背面的第一导电类型的重掺杂区组成，在所述漏区的背面形成有背面金属层并作为漏极。
本发明实施例中，所述沟槽栅功率MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例中，也能为：所述沟槽栅功率MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明实施例中，在所述沟槽栅功率MOSFET的导通区的外侧还包括多晶硅埋层引出区，所述多晶硅埋层引出区中的沟槽301a和第一沟槽301相连通，在沟槽301a中填充有多晶硅4a，多晶硅4a和多晶硅埋层4相连接，多晶硅4a和沟槽301a的侧面和底部表面直接隔离有隔离介质层如场氧化层。在多晶硅4a的顶部通过接触孔9连接到正面金属层11形成的源极。
如图3A至图3M所示，是本发明实施例沟槽栅功率MOSFET的制造方法各步骤的器件结构意图。本发明实施例沟槽栅功率MOSFET的制造方法，其特征在于，沟槽栅功率MOSFET的导通区由多个原胞周期性排列组成，沟槽栅功率MOSFET的导通区中的结构形成步骤包括：
步骤一、如图3A所示，提供具有第一导电类型的半导体衬底1，在所述半导体衬底1表面形成有第一导电类型的外延层2。较佳为，所述半导体衬底1为硅衬底，所述外延层2为硅外延层2。
步骤二、在所述外延层2中形成呈由所述外延层2围成的封闭式结构的第一沟槽301，在所述第一沟槽301中填充有多晶硅埋层4，在所述多晶硅埋层4和所述第一沟槽301的侧面、底部和顶部的所述外延层2之间隔离有隔离介质层3。
包括如下分步骤形成具有封闭式结构的所述第一沟槽301：
步骤21、如图3B所示，在所述外延层2表面形成硬质掩模层201；采用光刻工艺形成的光刻胶图形202定义出第一沟槽301的形成区域。较佳为，硬质掩模层201为氧化硅加氮化硅组成的双层膜结构。
如图3C所示，对所述第一沟槽301的形成区域的所述硬质掩模层201进行刻蚀形成所述硬质掩模层201的开口图形，之后去除光刻胶图形202。
如图3D所示，以在所述第一沟槽301的形成区域具有开口图形的所述硬质掩模层201为掩模对所述外延层2进行刻蚀形成顶部开口的所述第一沟槽301。本发明实施例方法中，在所述沟槽栅功率MOSFET的导通区的外侧还包括多晶硅埋层引出区，多晶硅埋层引出区和导通区的结构集成在一起实现。在形成导通区中的所述第一沟槽301的同时，在多晶硅埋层引出区中形成沟槽301a。
步骤22、如图3E所示，在所述第一沟槽301的侧面和底部表面形成隔离介质层3。较佳为，所述隔离介质层3为场氧化层。
步骤23、如图3F所示，进行多晶硅淀积将形成有所述隔离介质层3的所述第一沟槽301完全填充即填充多晶硅4。沟槽301a中的多晶硅单独用标记4a表示。
步骤24、如图3G所示，对所述第一沟槽301中的多晶硅4进行回刻，该回刻工艺将位于封闭式结构的所述第一沟槽301的顶部的多晶硅4去除由回刻后的多晶硅4组成所述多晶硅埋层4。本发明实施例方法中，沟槽301a不需要形成封闭式结构，而是要形成顶部开口的结构，故在进行多晶硅4的回刻到和外延层2表面相平之后需要采用光刻胶图形203将多晶硅埋层引出区保护。
如图3H所示，对所述第一沟槽301中的所述隔离介质层3进行回刻，该回刻工艺将位于封闭式结构的所述第一沟槽301的顶部的所述隔离介质层3去除。
如图3I所示，去除所述光刻胶图形203。
步骤25、在所述多晶硅埋层4顶部形成封闭式结构的所述第一沟槽301的顶部的隔离介质层3a。包括分步骤：
如图3J所示，首先采用淀积加化学机械研磨(CMP)工艺形成介质层204将所述第一沟槽301完全填充。CMP以硬质掩模层201为终点。
如图3K所示，对所述介质层204进行回刻形成所需厚度的隔离介质层3a。
步骤26、如图3K所示，进行外延生长在所述第一沟槽301顶部中填充外延层205，该填充的外延层205和所述第一沟槽301外的外延层2形成一个整体，外延层2填充后使所述第一沟槽301呈封闭式结构。
如图3M所示，进行CMP，该CMP将所述硬质掩模层201表面的外延层205去除，之后在去除所述硬质掩模层201直至所述外延层2表面。
步骤三、如图2所示，在所述外延层2表面形成第二导电类型的阱区6并由所述阱区6组成沟道区6，漂移区由所述沟道区6底部的所述外延层2组成，所述第一沟槽301位于所述漂移区中。
所述导通区中的各所述第一沟槽301和各所述第一沟槽301之间的所述外延层2呈交替排列的结构，在所述沟槽栅功率MOSFET反向偏置时各所述多晶硅埋层4用于对所述外延层2进行横向耗尽从而能降低所述沟道区6和所述漂移区的PN结的电场斜率，从而提高器件的反向击穿耐压并降低导通电阻。通过匹配所述第一沟槽301的间距、所述第一沟槽301侧面的所述隔离介质层3的厚度以及所述外延层2的掺杂浓度使得在器件反向偏置时各所述多晶硅埋层4对各所述第一沟槽301间的所述外延层2完全耗尽。
还包括如下形成所述导通区中各所述元胞的栅极结构的步骤：
步骤四、形成第二沟槽，所述第二沟槽穿过所述沟道区6。
步骤五、在所述第二沟槽的底部表面形成底部介质层，在所述第二沟槽的侧面形成栅介质层。较佳为，所述底部介质层和所述栅介质层都为氧化层。
步骤六、进行多晶硅淀积将形成有所述底部介质层和所述栅介质层的所述第二沟槽完全填充并由填充于所述第二沟槽中的多晶硅组成多晶硅栅5。
上述形成所述元胞的栅极结构的步骤四至六位于形成步骤三的形成所述阱区6之前或之后。
所述导通区中各所述元胞还包括如下形成步骤：
步骤七、进行第一导电类型的重掺杂的源注入在所述阱区6表面形成源区7。
步骤八、在所述半导体衬底1正面形成层间膜8、接触孔9和正面金属层11，对所述正面金属层11进行光刻刻蚀形成源极和栅极，所述源极通过接触孔9和所述源区7，所述栅极通过接触孔9和所述多晶硅栅5接触。
步骤八中所述接触孔9的开口形成后、金属填充前，还包括在和所述源区7相接触的接触孔9的底部进行第二导电类型的重掺杂注入形成阱区接触区10的步骤。
步骤九、对所述硅衬底背面进行减薄并形成第一导电类型的重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
本发明实施例方法中，所述沟槽栅功率MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例方法中，也能为：所述沟槽栅功率MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (19)
1.一种沟槽栅功率MOSFET，其特征在于，沟槽栅功率MOSFET的导通区由多个原胞周期性排列组成，所述沟槽栅功率MOSFET的导通区中包括：
第一导电类型的半导体衬底，在所述半导体衬底表面形成有第一导电类型的外延层；
沟道区，由形成于所述外延层表面的第二导电类型的阱区组成；
漂移区由所述沟道区底部的所述外延层组成；
在所述漂移区中形成有第一沟槽，所述第一沟槽呈由所述外延层围成的封闭式结构，在所述第一沟槽中填充有多晶硅埋层，在所述多晶硅埋层和所述第一沟槽的侧面、底部和顶部的所述外延层之间隔离有隔离介质层；
所述导通区中的各所述第一沟槽和各所述第一沟槽之间的所述外延层呈交替排列的结构，在所述沟槽栅功率MOSFET反向偏置时各所述多晶硅埋层用于对所述外延层进行横向耗尽从而能降低所述沟道区和所述漂移区的PN结的电场斜率，从而提高器件的反向击穿耐压并降低导通电阻。
2.如权利要求1所述的沟槽栅功率MOSFET，其特征在于：所述导通区中各所述元胞的栅极结构包括：
第二沟槽，所述第二沟槽穿过所述沟道区；
在所述第二沟槽的底部表面形成有底部介质层，在所述第二沟槽的侧面形成有栅介质层；
多晶硅填充于形成有所述底部介质层和所述栅介质层的所述第二沟槽中并组成多晶硅栅。
3.如权利要求1或2所述的沟槽栅功率MOSFET，其特征在于：所述半导体衬底为硅衬底，所述外延层为硅外延层。
4.如权利要求3所述的沟槽栅功率MOSFET，其特征在于：所述隔离介质层为场氧化层。
5.如权利要求2所述的沟槽栅功率MOSFET，其特征在于：所述底部介质层和所述栅介质层都为氧化层。
6.如权利要求1所述的沟槽栅功率MOSFET，其特征在于：通过匹配所述第一沟槽的间距、所述第一沟槽侧面的所述隔离介质层的厚度以及所述外延层的掺杂浓度使得在器件反向偏置时各所述多晶硅埋层对各所述第一沟槽间的所述外延层完全耗尽。
7.如权利要求2所述的沟槽栅功率MOSFET，其特征在于：所述导通区中各所述元胞还包括：
源区，由形成于所述阱区表面的第一导电类型的重掺杂区组成；
层间膜、接触孔和正面金属层，由所述正面金属层图形化形成源极和栅极；所述源极通过接触孔和所述源区接触，所述栅极通过接触孔和所述多晶硅栅接触；
漏区，由形成于所述半导体衬底背面的第一导电类型的重掺杂区组成，在所述漏区的背面形成有背面金属层并作为漏极。
8.如权利要求7所述的沟槽栅功率MOSFET，其特征在于：在和所述源区相接触的接触孔的底部形成有第二导电类型的重掺杂的阱区接触区。
9.如权利要求1或2或5或6或7或8所述的沟槽栅功率MOSFET，其特征在于：所述沟槽栅功率MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅功率MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
10.一种沟槽栅功率MOSFET的制造方法，其特征在于，沟槽栅功率MOSFET的导通区由多个原胞周期性排列组成，沟槽栅功率MOSFET的导通区中的结构形成步骤包括：
步骤一、提供具有第一导电类型的半导体衬底，在所述半导体衬底表面形成有第一导电类型的外延层；
步骤二、在所述外延层中形成呈由所述外延层围成的封闭式结构的第一沟槽，在所述第一沟槽中填充有多晶硅埋层，在所述多晶硅埋层和所述第一沟槽的侧面、底部和顶部的所述外延层之间隔离有隔离介质层；
步骤三、在所述外延层表面形成第二导电类型的阱区并由所述阱区组成沟道区，漂移区由所述沟道区底部的所述外延层组成，所述第一沟槽位于所述漂移区中；
所述导通区中的各所述第一沟槽和各所述第一沟槽之间的所述外延层呈交替排列的结构，在所述沟槽栅功率MOSFET反向偏置时各所述多晶硅埋层用于对所述外延层进行横向耗尽从而能降低所述沟道区和所述漂移区的PN结的电场斜率，从而提高器件的反向击穿耐压并降低导通电阻。
11.如权利要求10所述的沟槽栅功率MOSFET的制造方法，其特征在于：步骤二中包括如下分步骤形成具有封闭式结构的所述第一沟槽：
步骤21、在所述外延层表面形成硬质掩模层；采用光刻工艺定义出第一沟槽的形成区域；依次对所述第一沟槽的形成区域的所述硬质掩模层和所述外延层进行刻蚀形成顶部开口的所述第一沟槽；
步骤22、在所述第一沟槽的侧面和底部表面形成隔离介质层；
步骤23、进行多晶硅淀积将形成有所述隔离介质层的所述第一沟槽完全填充；
步骤24、依次对所述第一沟槽中的多晶硅和所述隔离介质层进行回刻，该回刻工艺将位于封闭式结构的所述第一沟槽的顶部的多晶硅和所述隔离介质层都去除并由回刻后的多晶硅组成所述多晶硅埋层；
步骤25、在所述多晶硅埋层顶部形成封闭式结构的所述第一沟槽的顶部的隔离介质层；
步骤26、进行外延生长在所述第一沟槽顶部中填充外延层，该填充的外延层和所述第一沟槽外的外延层形成一个整体，外延层填充后使所述第一沟槽呈封闭式结构。
12.如权利要求10所述的沟槽栅功率MOSFET的制造方法，其特征在于，还包括如下形成所述导通区中各所述元胞的栅极结构的步骤：
步骤四、形成第二沟槽，所述第二沟槽穿过所述沟道区；
步骤五、在所述第二沟槽的底部表面形成底部介质层，在所述第二沟槽的侧面形成栅介质层；
步骤六、进行多晶硅淀积将形成有所述底部介质层和所述栅介质层的所述第二沟槽完全填充并由填充于所述第二沟槽中的多晶硅组成多晶硅栅；
上述形成所述元胞的栅极结构的步骤四至六位于形成步骤三的形成所述阱区之前或之后。
13.如权利要求10或11或12所述的沟槽栅功率MOSFET的制造方法，其特征在于：所述半导体衬底为硅衬底，所述外延层为硅外延层。
14.如权利要求13所述的沟槽栅功率MOSFET的制造方法，其特征在于：所述隔离介质层为场氧化层。
15.如权利要求12所述的沟槽栅功率MOSFET的制造方法，其特征在于：所述底部介质层和所述栅介质层都为氧化层。
16.如权利要求10所述的沟槽栅功率MOSFET的制造方法，其特征在于：通过匹配所述第一沟槽的间距、所述第一沟槽侧面的所述隔离介质层的厚度以及所述外延层的掺杂浓度使得在器件反向偏置时各所述多晶硅埋层对各所述第一沟槽间的所述外延层完全耗尽。
17.如权利要求12所述的沟槽栅功率MOSFET的制造方法，其特征在于：所述导通区中各所述元胞还包括如下形成步骤：
步骤七、进行第一导电类型的重掺杂的源注入在所述阱区表面形成源区；
步骤八、在所述半导体衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区，所述栅极通过接触孔和所述多晶硅栅接触；
步骤九、对所述硅衬底背面进行减薄并形成第一导电类型的重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
18.如权利要求17所述的沟槽栅功率MOSFET的制造方法，其特征在于：步骤八中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行第二导电类型的重掺杂注入形成阱区接触区的步骤。
19.如权利要求10或11或12或15或16或17或18所述的沟槽栅功率MOSFET的制造方法，其特征在于：所述沟槽栅功率MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅功率MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610374736.4A CN106024894B (zh) | 2016-05-31 | 2016-05-31 | 沟槽栅功率mosfet结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610374736.4A CN106024894B (zh) | 2016-05-31 | 2016-05-31 | 沟槽栅功率mosfet结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106024894A true CN106024894A (zh) | 2016-10-12 |
| CN106024894B CN106024894B (zh) | 2020-02-07 |
Family
ID=57092759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610374736.4A Active CN106024894B (zh) | 2016-05-31 | 2016-05-31 | 沟槽栅功率mosfet结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106024894B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331706A (zh) * | 2017-05-27 | 2017-11-07 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结器件及其制造方法 |
| CN107658214A (zh) * | 2017-09-02 | 2018-02-02 | 西安交通大学 | 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法 |
| WO2018211341A1 (en) * | 2017-05-16 | 2018-11-22 | International Business Machines Corporation | Bottom contact resistance reduction on vfet |
| CN109326639A (zh) * | 2018-08-23 | 2019-02-12 | 电子科技大学 | 具有体内场板的分离栅vdmos器件及其制造方法 |
| CN110518056A (zh) * | 2019-08-02 | 2019-11-29 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN111223931A (zh) * | 2018-11-26 | 2020-06-02 | 深圳尚阳通科技有限公司 | 沟槽mosfet及其制造方法 |
| CN114709258A (zh) * | 2022-06-07 | 2022-07-05 | 深圳市威兆半导体有限公司 | 一种双沟道mosfet器件及其制造方法 |
| CN115020478A (zh) * | 2022-08-08 | 2022-09-06 | 北京芯可鉴科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150279946A1 (en) * | 2014-03-26 | 2015-10-01 | International Rectifier Corporation | Power Semiconductor Device with Embedded Field Electrodes |
-
2016
- 2016-05-31 CN CN201610374736.4A patent/CN106024894B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150279946A1 (en) * | 2014-03-26 | 2015-10-01 | International Rectifier Corporation | Power Semiconductor Device with Embedded Field Electrodes |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018211341A1 (en) * | 2017-05-16 | 2018-11-22 | International Business Machines Corporation | Bottom contact resistance reduction on vfet |
| GB2575598B (en) * | 2017-05-16 | 2021-10-06 | Ibm | Bottom contact resistance reduction on VFET |
| GB2575598A (en) * | 2017-05-16 | 2020-01-15 | Ibm | Bottom contact resistance reduction on VFET |
| CN107331706B (zh) * | 2017-05-27 | 2020-09-29 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结器件及其制造方法 |
| CN107331706A (zh) * | 2017-05-27 | 2017-11-07 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结器件及其制造方法 |
| CN107658214A (zh) * | 2017-09-02 | 2018-02-02 | 西安交通大学 | 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法 |
| CN109326639B (zh) * | 2018-08-23 | 2021-11-23 | 电子科技大学 | 具有体内场板的分离栅vdmos器件及其制造方法 |
| CN109326639A (zh) * | 2018-08-23 | 2019-02-12 | 电子科技大学 | 具有体内场板的分离栅vdmos器件及其制造方法 |
| CN111223931A (zh) * | 2018-11-26 | 2020-06-02 | 深圳尚阳通科技有限公司 | 沟槽mosfet及其制造方法 |
| CN111223931B (zh) * | 2018-11-26 | 2023-06-23 | 深圳尚阳通科技股份有限公司 | 沟槽mosfet及其制造方法 |
| CN110518056A (zh) * | 2019-08-02 | 2019-11-29 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN114709258A (zh) * | 2022-06-07 | 2022-07-05 | 深圳市威兆半导体有限公司 | 一种双沟道mosfet器件及其制造方法 |
| CN114709258B (zh) * | 2022-06-07 | 2022-08-30 | 深圳市威兆半导体股份有限公司 | 一种双沟道mosfet器件及其制造方法 |
| CN115020478A (zh) * | 2022-08-08 | 2022-09-06 | 北京芯可鉴科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
| CN115020478B (zh) * | 2022-08-08 | 2022-10-04 | 北京芯可鉴科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106024894B (zh) | 2020-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106024894A (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| CN105870022B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN106298941B (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| CN105702739B (zh) | 屏蔽栅沟槽mosfet器件及其制造方法 | |
| CN104752511B (zh) | 场效应半导体器件及其制造 | |
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| CN107564908A (zh) | 具有背对背场效应晶体管的双向开关 | |
| CN102738211A (zh) | 在mosfet器件中集成肖特基的方法和结构 | |
| CN103035721B (zh) | 超级结器件及其制造方法 | |
| CN111081779B (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| CN106024630B (zh) | 沟槽栅功率器件的制造方法及结构 | |
| CN105742185A (zh) | 屏蔽栅功率器件及其制造方法 | |
| CN106129105B (zh) | 沟槽栅功率mosfet及制造方法 | |
| CN107768442A (zh) | 超结器件及其制造方法 | |
| CN103633089B (zh) | 多晶硅电阻及其制造方法 | |
| CN109148569A (zh) | 沟槽型双层栅mosfet及其制造方法 | |
| CN105932064B (zh) | 沟槽栅功率mosfet及制造方法 | |
| CN114823872A (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| CN106252413A (zh) | 具有改进的雪崩击穿特性的晶体管 | |
| CN106057675B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| JPH08213613A (ja) | たて型半導体素子およびその製造方法 | |
| CN105280712A (zh) | 电荷补偿器件及其制造 | |
| CN104103518A (zh) | 半导体功率器件的制作方法 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN102214561A (zh) | 超级结半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |