CN107331706B - 沟槽栅超结器件及其制造方法 - Google Patents

沟槽栅超结器件及其制造方法 Download PDF

Info

Publication number
CN107331706B
CN107331706B CN201710388218.2A CN201710388218A CN107331706B CN 107331706 B CN107331706 B CN 107331706B CN 201710388218 A CN201710388218 A CN 201710388218A CN 107331706 B CN107331706 B CN 107331706B
Authority
CN
China
Prior art keywords
gate
trench
conductive type
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710388218.2A
Other languages
English (en)
Other versions
CN107331706A (zh
Inventor
范让萱
缪进征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710388218.2A priority Critical patent/CN107331706B/zh
Publication of CN107331706A publication Critical patent/CN107331706A/zh
Application granted granted Critical
Publication of CN107331706B publication Critical patent/CN107331706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽栅超结器件，包括：超结结构的第二导电类型柱由填充于形成于第一导电类型外延层中的超结沟槽中的第二导电类型外延层组成；沟槽栅的栅极沟槽为通过对超结沟槽顶部的第二导电类型外延层进行回刻形成，使得栅极沟槽和超结沟槽呈自对准结构，沟槽栅和第二导电类型柱呈自对准结构，从而消除沟槽栅对超结结构的步进的影响。本发明还公开了一种沟槽栅超结器件的制造方法。本发明能缩小超结结构的步进尺寸，能节省一层栅极沟槽对应的光罩，从而能降低成本，能降低器件的正向导通电阻。

Description

沟槽栅超结器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅超结(superjunction)器件。本发明还涉及一种沟槽栅超结器件的制造方法。
背景技术
现有第三代超结结构需要在两个深沟槽即超结沟槽外延生长的柱(Pillar)之间额外使用光罩光刻和刻蚀形成栅极沟槽，该栅极沟槽的引入使得器件步进(pitch)尺寸的缩小变得困难，且需要额外的光罩和光刻工艺，步进为超结结构中一个超结单元的宽度，即一个P柱和一个N柱的宽度和。如图1A至图1J所示，是现有沟槽栅超结器件的制造方法各步骤中的器件结构示意图，以N型器件为例，现有方法包括如下步骤：
如图1A所示，提供一N型外延层如N型硅外延层101，在所述N型外延层101的表面形成硬质掩模层102，硬质掩模层102能为氮化硅层，或者氧化硅和氮化硅的叠层。采用光刻工艺定义出超结沟槽的形成区域，依次对硬质掩模层102和N型外延层101进行刻蚀形成超结沟槽103。
如图1B所示，在所述超结沟槽103中填充P型外延层如P型硅外延层形成P型柱104，P型柱104之间的N型外延层101形成N型柱，N型柱101和P型柱104交替排列形成超结结构。P型柱104形成时需要先进行外延生长之后进行化学机械研磨(CMP)形成，CMP后硬质掩模层102会有一定的损耗。
如图1C所示，采用光刻工艺定义出栅极沟槽105的形成区域，之后对形成区域的N型外延层101进行刻蚀形成栅极沟槽105。由图1C所示可知，栅极沟槽105位于两个P型柱104之间。一个P型柱104和一个N型柱101组成一个超结单元，整个超结单元的宽度为超结结构的步进尺寸，由于需要在两个P型柱104之间形成栅极沟槽105，这会使得器件的步进尺寸的缩小变得困难，且栅极沟槽105需要单独采用光刻工艺进行定义，成本也较高。
如图1D所示，在栅极沟槽105的侧面和底部形成栅介质层如栅氧化层106。
如图1E所示，在所述栅极沟槽105中填充多晶硅形成多晶硅栅107。
如图1F所示，依次形成P阱108和N+区组成的源区109。
如图1G所示，去除所述硬质掩模层102，形成层间膜110，形成穿过所述层间膜110的接触孔112的开口111；如图1H所示，在开口111中填充金属形成完整的接触孔112。
如图1I所示，形成正面金属层113，对所述正面金属层113进行图形化形成源极和栅极。
如图1J所示，对所述N型外延层101进行背面减薄并在减薄后的N型外延层101的背面形成漏区，之后再形成背面金属层114，由背面金属层114组成漏极。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅超结器件，能消除栅极沟槽对超结结构的步进的影响，从而能缩小超结结构的步进。为此，本发明还提供一种沟槽栅超结器件的制造方法。
为解决上述技术问题，本发明提供的沟槽栅超结器件包括：
由交替排列的第二导电类型柱和第一导电类型柱组成的超结结构，所述第二导电类型柱由填充于形成于第一导电类型外延层中的超结沟槽中的第二导电类型外延层组成，所述第一导电类型柱由各所述第二导电类型柱之间的所述第一导电类型外延层组成。
沟槽栅包括形成于栅极沟槽的侧面的栅介质层和形成于所述栅极沟槽底部表面的底部介质层以及填充于所述栅极沟槽中的多晶硅栅；所述栅极沟槽为通过对所述超结沟槽顶部的所述第二导电类型外延层进行回刻形成，使得所述栅极沟槽和所述超结沟槽呈自对准结构，所述沟槽栅和所述第二导电类型柱呈自对准结构，从而消除所述沟槽栅对所述超结结构的步进的影响。
进一步的改进是，还包括：
体区，由形成于所述第一导电类型外延层表面的第二导电类型阱组成，所述多晶硅栅侧面覆盖所述体区，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道。
源区，由形成于所述体区表面的第一导电类型重掺杂区组成。
层间膜，穿过所述层间膜的接触孔和由正面金属层图形化形成的源极和栅极，所述源极通过对应的接触孔连接底部的所述源区和所述体区，所述栅极通过对应的接触孔连接所述多晶硅栅。
漏区，由形成于所述第一导电类型外延层背面的第一导电类型重掺杂区组成。
在所述漏区的背面形成有由背面金属层组成的漏极。
进一步的改进是，所述栅介质层由氧化层组成，所述底部介质层由氧化层组成。
进一步的改进是，所述底部介质层的厚度大于所述栅介质层的厚度。
进一步的改进是，沟槽栅超结器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅超结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的沟槽栅超结器件的制造方法包括如下步骤：
步骤一、提供第一导电类型外延层，通过光刻工艺定义出第二导电类型柱的形成区域。
步骤二、对所述第二导电类型柱的形成区域的所述第一导电类型外延层进行刻蚀形成超结沟槽。
步骤三、在所述超结沟槽中填充第二导电类型外延层形成第二导电类型柱，由交替排列的所述第二导电类型柱和所述第一导电类型柱组成的超结结构，所述第一导电类型柱由各所述第二导电类型柱之间的所述第一导电类型外延层组成。
步骤四、采用步骤一中所述第二导电类型柱的形成区域的光刻工艺自对准定义出栅极沟槽的形成区域，对所述栅极沟槽的形成区域中的所述超结沟槽顶部的所述第二导电类型外延层进行回刻形成所述栅极沟槽。
步骤五、在所述栅极沟槽的底部形成底部介质层，在所述栅极沟槽的侧面形成栅介质层，在所述栅极沟槽中填充多晶硅形成多晶硅栅；所述沟槽栅和所述第二导电类型柱呈自对准结构，用以消除所述沟槽栅对所述超结结构的步进的影响。
进一步的改进是，步骤一中在进行光刻工艺之前还包括在所述第一导电类型外延层的表面形成硬质掩模层的步骤。
定义出所述第二导电类型柱的形成区域之后将所述第二导电类型柱的形成区域中的所述硬质掩模层去除，并以所述硬质掩模层作为步骤二中所述超结沟槽刻蚀时的掩模。
进一步的改进是，步骤三中填充所述第二导电类型外延层还需对采用化学机械研磨工艺对所述第二导电类型外延层进行回刻，该回刻将所述超结沟槽外的所述第二导电类型外延层去除并以所述硬质掩模层为终止层。
进一步的改进是，步骤四中以回刻后剩余的所述硬质掩模层自对准定义出栅极沟槽的形成区域。
进一步的改进是，步骤五中的所述底部介质层采用先在所述栅极沟槽中填充所述底部介质层的材料，之后对填充的所述底部介质层的材料进行回刻得到所需厚度且仅位于所述栅极沟槽底部的所述底部介质层。
进一步的改进是，所述栅介质层由氧化层组成，所述栅介质层采用热氧化工艺形成；所述底部介质层由氧化层组成。
进一步的改进是，所述底部介质层的厚度大于所述栅介质层的厚度。
进一步的改进是，所述硬质掩模层为氮化硅层，或者所述硬质掩模层为氧化硅和氮化硅层的叠层。
进一步的改进是，还包括如下步骤：
步骤六、采用离子注入加推阱工艺在所述第一导电类型外延层表面形成第二导电类型阱，由所述第二导电类型阱组成体区；所述多晶硅栅侧面覆盖所述体区，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道。
步骤七、在所述体区表面形成由第一导电类型重掺杂区组成源区。
步骤八、形成层间膜；形成穿过所述层间膜的接触孔；形成正面金属层；对所述正面金属层进行图形化形成源极和栅极，所述源极通过对应的接触孔连接底部的所述源区和所述体区，所述栅极通过对应的接触孔连接所述多晶硅栅。
步骤九、对所述第一导电类型外延层进行背面减薄并在减薄后的所述第一导电类型外延层的背面形成由第一导电类型重掺杂区组成漏区。
步骤十、在所述漏区的背面形成背面金属层，由所述背面金属层组成漏极。
进一步的改进是，沟槽栅超结器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅超结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明的栅极沟槽为通过对超结沟槽顶部的第二导电类型外延层进行回刻形成，使得栅极沟槽和超结沟槽呈自对准结构，沟槽栅和第二导电类型柱呈自对准结构，相对于现有技术中栅极沟槽位于超结沟槽之间的结构，本发明能消除沟槽栅对超结结构的步进的影响，从而有利于超结结构的步进尺寸的减少并能实现超结结构的步进尺寸的缩小。
另外，由于本发明的栅极沟槽和超结沟槽之间呈自对准结构，故不需要额外采用光刻工艺单独定义栅极沟槽，从而能节省一层光罩，从而能降低成本。
另外，本发明通过减少超结结构的步进尺寸后，能在保持相同的耐压能力下进一步的提供P型柱和N型柱的掺杂浓度，从而能降低超结器件的漂移区的电阻率，降低器件的正向导通电阻。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1J是现有沟槽栅超结器件的制造方法各步骤中的器件结构示意图；
图2是本发明实施例沟槽栅超结器件的结构示意图；
图3A-图3K是本发明实施例沟槽栅超结器件的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例沟槽栅超结器件的结构示意图；本发明实施例沟槽栅超结器件包括：
由交替排列的第二导电类型柱3和第一导电类型柱1组成的超结结构，所述第二导电类型柱3由填充于形成于第一导电类型外延层1中的超结沟槽2中的第二导电类型外延层组成，所述第一导电类型柱1由各所述第二导电类型柱3之间的所述第一导电类型外延层1组成。
沟槽栅包括形成于栅极沟槽4的侧面的栅介质层5和形成于所述栅极沟槽4底部表面的底部介质层6以及填充于所述栅极沟槽4中的多晶硅栅7；所述栅极沟槽4为通过对所述超结沟槽2顶部的所述第二导电类型外延层进行回刻形成，使得所述栅极沟槽4和所述超结沟槽2呈自对准结构，所述沟槽栅和所述第二导电类型柱3呈自对准结构，从而消除所述沟槽栅对所述超结结构的步进的影响。
还包括：
体区8，由形成于所述第一导电类型外延层1表面的第二导电类型阱组成，所述多晶硅栅7侧面覆盖所述体区8，被所述多晶硅栅7侧面覆盖的所述体区8表面用于形成沟道。
源区9，由形成于所述体区8表面的第一导电类型重掺杂区组成。
层间膜10，穿过所述层间膜10的接触孔11和由正面金属层12图形化形成的源极和栅极，所述源极通过对应的接触孔11连接底部的所述源区9和所述体区8，所述栅极通过对应的接触孔11连接所述多晶硅栅7。
漏区，由形成于所述第一导电类型外延层1背面的第一导电类型重掺杂区组成。
在所述漏区的背面形成有由背面金属层13组成的漏极。
本发明实施例器件中，所述栅介质层5由氧化层组成，所述底部介质层6由氧化层组成。所述底部介质层6的厚度大于所述栅介质层5的厚度。
本发明实施例沟槽栅超结器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例中，也能为：所述沟槽栅超结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
由图2所示可知，本发明实施例的栅极沟槽4为通过对超结沟槽2顶部的第二导电类型外延层进行回刻形成，使得栅极沟槽4和超结沟槽2呈自对准结构，沟槽栅和第二导电类型柱3呈自对准结构，相对于现有技术中栅极沟槽位于超结沟槽之间的结构，本发明实施例能消除沟槽栅对超结结构的步进的影响，从而有利于超结结构的步进尺寸的减少并能实现超结结构的步进尺寸的缩小。
另外，由于本发明实施例的栅极沟槽4和超结沟槽2之间呈自对准结构，故不需要额外采用光刻工艺单独定义栅极沟槽4，从而能节省一层光罩，从而能降低成本。
另外，本发明实施例通过减少超结结构的步进尺寸后，能在保持相同的耐压能力下进一步的提高P型柱和N型柱的掺杂浓度，从而能降低超结器件的漂移区的电阻率，降低器件的正向导通电阻。
如图3A至图3K所示，是本发明实施例沟槽栅超结器件的制造方法各步骤中的器件结构示意图，本发明实施例沟槽栅超结器件的制造方法包括如下步骤：
步骤一、如图3A所示，提供第一导电类型外延层1，在所述第一导电类型外延层1的表面形成硬质掩模层201的步骤。较佳为，所述硬质掩模层201为氮化硅层，或者所述硬质掩模层201为氧化硅和氮化硅层的叠层。
通过光刻工艺定义出第二导电类型柱3的形成区域。
步骤二、如图3A所示，采用刻蚀工艺将所述第二导电类型柱3的形成区域中的所述硬质掩模层201去除，并以所述硬质掩模层201作为掩模对所述第二导电类型柱3的形成区域的所述第一导电类型外延层1进行刻蚀形成超结沟槽2。步骤一形成光刻胶可以在所述硬质掩模层201的刻蚀工艺完成后去除，也能在超结沟槽2形成之后去除。
步骤三、如图3B所示，在所述超结沟槽2中填充第二导电类型外延层形成第二导电类型柱3，由交替排列的所述第二导电类型柱3和所述第一导电类型柱1组成的超结结构，所述第一导电类型柱1由各所述第二导电类型柱3之间的所述第一导电类型外延层1组成。
较佳为，本步骤中填充所述第二导电类型外延层之后还需对采用化学机械研磨工艺对所述第二导电类型外延层进行回刻，该回刻将所述超结沟槽2外的所述第二导电类型外延层去除并以所述硬质掩模层201为终止层。
步骤四、如图3C所示，采用步骤一中所述第二导电类型柱3的形成区域的光刻工艺自对准定义出栅极沟槽4的形成区域；较佳为，以回刻后剩余的所述硬质掩模层201自对准定义出栅极沟槽4的形成区域。对所述栅极沟槽4的形成区域中的所述超结沟槽2顶部的所述第二导电类型外延层进行回刻形成所述栅极沟槽4。
步骤五、在所述栅极沟槽4的底部形成底部介质层6。较佳为，形成底部介质层6的步骤包括：如图3D所示，先在所述栅极沟槽4中填充所述底部介质层6的材料202；如图3E所示，之后对填充的所述底部介质层6的材料202进行回刻得到所需厚度且仅位于所述栅极沟槽4底部的所述底部介质层6。较佳为，所述底部介质层6由氧化层组成。
如图3F所示，在所述栅极沟槽4的侧面形成栅介质层5。较佳为，所述栅介质层5由氧化层组成，所述栅介质层5采用热氧化工艺形成。所述底部介质层6的厚度大于所述栅介质层5的厚度。
如图3G所示，在所述栅极沟槽4中填充多晶硅形成多晶硅栅7；所述沟槽栅和所述第二导电类型柱3呈自对准结构，用以消除所述沟槽栅对所述超结结构的步进的影响。
还包括如下步骤：
步骤六、如图3H所示，采用离子注入加推阱工艺在所述第一导电类型外延层1表面形成第二导电类型阱，由所述第二导电类型阱组成体区8；所述多晶硅栅7侧面覆盖所述体区8，被所述多晶硅栅7侧面覆盖的所述体区8表面用于形成沟道。
步骤七、如图3H所示，在所述体区8表面形成由第一导电类型重掺杂区组成源区9。
步骤八、如图3I所示，去除所述硬质掩模层201，之后形成层间膜10。
形成穿过所述层间膜10的接触孔11的开口203，之后在开口203中填充金属形成完整的接触孔11。
如图3J所示，形成正面金属层12。
如图3K所示，对所述正面金属层12进行图形化形成源极和栅极，所述源极通过对应的接触孔11连接底部的所述源区9和所述体区8，所述栅极通过对应的接触孔11连接所述多晶硅栅7。
步骤九、如图2所示，对所述第一导电类型外延层1进行背面减薄并在减薄后的所述第一导电类型外延层1的背面形成由第一导电类型重掺杂区组成漏区。
步骤十、如图2所示，在所述漏区的背面形成背面金属层13，由所述背面金属层13组成漏极。
本发明实施例方法中，沟槽栅超结器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例中也能为：所述沟槽栅超结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种沟槽栅超结器件，其特征在于，包括：
由交替排列的第二导电类型柱和第一导电类型柱组成的超结结构，所述第二导电类型柱由填充于形成于第一导电类型外延层中的超结沟槽中的第二导电类型外延层组成，所述第一导电类型柱由各所述第二导电类型柱之间的所述第一导电类型外延层组成；
沟槽栅包括形成于栅极沟槽的侧面的栅介质层和形成于所述栅极沟槽底部表面的底部介质层以及填充于所述栅极沟槽中的多晶硅栅；所述栅极沟槽为通过对所述超结沟槽顶部的所述第二导电类型外延层进行回刻形成，使得所述栅极沟槽和所述超结沟槽呈自对准结构，所述沟槽栅和所述第二导电类型柱呈自对准结构，从而消除所述沟槽栅对所述超结结构的步进的影响。
2.如权利要求1所述的沟槽栅超结器件，其特征在于，还包括：
体区，由形成于所述第一导电类型外延层表面的第二导电类型阱组成，所述多晶硅栅侧面覆盖所述体区，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道；
源区，由形成于所述体区表面的第一导电类型重掺杂区组成；
层间膜，穿过所述层间膜的接触孔和由正面金属层图形化形成的源极和栅极，所述源极通过对应的接触孔连接底部的所述源区和所述体区，所述栅极通过对应的接触孔连接所述多晶硅栅；
漏区，由形成于所述第一导电类型外延层背面的第一导电类型重掺杂区组成；
在所述漏区的背面形成有由背面金属层组成的漏极。
3.如权利要求1所述的沟槽栅超结器件，其特征在于：所述栅介质层由氧化层组成，所述底部介质层由氧化层组成。
4.如权利要求3所述的沟槽栅超结器件，其特征在于：所述底部介质层的厚度大于所述栅介质层的厚度。
5.如权利要求权1至4中任一权项所述的沟槽栅超结器件，其特征在于：沟槽栅超结器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅超结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
6.一种沟槽栅超结器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供第一导电类型外延层，通过光刻工艺定义出第二导电类型柱的形成区域；
步骤二、对所述第二导电类型柱的形成区域的所述第一导电类型外延层进行刻蚀形成超结沟槽；
步骤三、在所述超结沟槽中填充第二导电类型外延层形成第二导电类型柱，由交替排列的所述第二导电类型柱和所述第一导电类型柱组成的超结结构，所述第一导电类型柱由各所述第二导电类型柱之间的所述第一导电类型外延层组成；
步骤四、采用步骤一中所述第二导电类型柱的形成区域的光刻工艺自对准定义出栅极沟槽的形成区域，对所述栅极沟槽的形成区域中的所述超结沟槽顶部的所述第二导电类型外延层进行回刻形成所述栅极沟槽；
步骤五、在所述栅极沟槽的底部形成底部介质层，在所述栅极沟槽的侧面形成栅介质层，在所述栅极沟槽中填充多晶硅形成多晶硅栅；所述沟槽栅和所述第二导电类型柱呈自对准结构，用以消除所述沟槽栅对所述超结结构的步进的影响。
7.如权利要求6所述的沟槽栅超结器件的制造方法，其特征在于：步骤一中在进行光刻工艺之前还包括在所述第一导电类型外延层的表面形成硬质掩模层的步骤；
定义出所述第二导电类型柱的形成区域之后将所述第二导电类型柱的形成区域中的所述硬质掩模层去除，并以所述硬质掩模层作为步骤二中所述超结沟槽刻蚀时的掩模。
8.如权利要求7所述的沟槽栅超结器件的制造方法，其特征在于：步骤三中填充所述第二导电类型外延层还需对采用化学机械研磨工艺对所述第二导电类型外延层进行回刻，该回刻将所述超结沟槽外的所述第二导电类型外延层去除并以所述硬质掩模层为终止层。
9.如权利要求8所述的沟槽栅超结器件的制造方法，其特征在于：步骤四中以回刻后剩余的所述硬质掩模层自对准定义出栅极沟槽的形成区域。
10.如权利要求9所述的沟槽栅超结器件的制造方法，其特征在于：步骤五中的所述底部介质层采用先在所述栅极沟槽中填充所述底部介质层的材料，之后对填充的所述底部介质层的材料进行回刻得到所需厚度且仅位于所述栅极沟槽底部的所述底部介质层。
11.如权利要求10所述的沟槽栅超结器件的制造方法，其特征在于：所述栅介质层由氧化层组成，所述栅介质层采用热氧化工艺形成；所述底部介质层由氧化层组成。
12.如权利要求11所述的沟槽栅超结器件的制造方法，其特征在于：所述底部介质层的厚度大于所述栅介质层的厚度。
13.如权利要求7所述的沟槽栅超结器件的制造方法，其特征在于：所述硬质掩模层为氮化硅层，或者所述硬质掩模层为氧化硅和氮化硅层的叠层。
14.如权利要求6所述的沟槽栅超结器件的制造方法，其特征在于，还包括如下步骤：
步骤六、采用离子注入加推阱工艺在所述第一导电类型外延层表面形成第二导电类型阱，由所述第二导电类型阱组成体区；所述多晶硅栅侧面覆盖所述体区，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道；
步骤七、在所述体区表面形成由第一导电类型重掺杂区组成源区；
步骤八、形成层间膜；形成穿过所述层间膜的接触孔；形成正面金属层；对所述正面金属层进行图形化形成源极和栅极，所述源极通过对应的接触孔连接底部的所述源区和所述体区，所述栅极通过对应的接触孔连接所述多晶硅栅；
步骤九、对所述第一导电类型外延层进行背面减薄并在减薄后的所述第一导电类型外延层的背面形成由第一导电类型重掺杂区组成漏区；
步骤十、在所述漏区的背面形成背面金属层，由所述背面金属层组成漏极。
15.如权利要求权6至14中任一权项所述的沟槽栅超结器件的制造方法，其特征在于：沟槽栅超结器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅超结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
CN201710388218.2A 2017-05-27 2017-05-27 沟槽栅超结器件及其制造方法 Active CN107331706B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710388218.2A CN107331706B (zh) 2017-05-27 2017-05-27 沟槽栅超结器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710388218.2A CN107331706B (zh) 2017-05-27 2017-05-27 沟槽栅超结器件及其制造方法

Publications (2)

Publication Number Publication Date
CN107331706A CN107331706A (zh) 2017-11-07
CN107331706B true CN107331706B (zh) 2020-09-29

Family

ID=60193802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710388218.2A Active CN107331706B (zh) 2017-05-27 2017-05-27 沟槽栅超结器件及其制造方法

Country Status (1)

Country Link
CN (1) CN107331706B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919399A (zh) * 2017-12-13 2018-04-17 深圳市晶特智造科技有限公司 半超结器件及其制造方法
CN108922851B (zh) * 2018-08-31 2023-09-29 江苏丽隽功率半导体有限公司 一种带有超结结构的沟槽型vdmos器件及其制作方法
CN113628969B (zh) * 2020-05-06 2022-06-24 苏州东微半导体股份有限公司 半导体超结器件的制造方法
CN111900089B (zh) * 2020-08-26 2024-01-19 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN111900090B (zh) * 2020-08-26 2024-01-23 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN113921401B (zh) * 2021-12-09 2022-03-22 南京华瑞微集成电路有限公司 一种超结和sgt新型复合mosfet及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428397A (zh) * 2015-11-17 2016-03-23 深圳尚阳通科技有限公司 超结器件及其制造方法
CN106024894A (zh) * 2016-05-31 2016-10-12 上海华虹宏力半导体制造有限公司 沟槽栅功率mosfet结构及其制造方法
CN106129105A (zh) * 2016-06-28 2016-11-16 上海华虹宏力半导体制造有限公司 沟槽栅功率mosfet及制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428397A (zh) * 2015-11-17 2016-03-23 深圳尚阳通科技有限公司 超结器件及其制造方法
CN106024894A (zh) * 2016-05-31 2016-10-12 上海华虹宏力半导体制造有限公司 沟槽栅功率mosfet结构及其制造方法
CN106129105A (zh) * 2016-06-28 2016-11-16 上海华虹宏力半导体制造有限公司 沟槽栅功率mosfet及制造方法

Also Published As

Publication number Publication date
CN107331706A (zh) 2017-11-07

Similar Documents

Publication Publication Date Title
CN107527948B (zh) 屏蔽栅沟槽mosfet及其制造方法
CN107331706B (zh) 沟槽栅超结器件及其制造方法
KR101920717B1 (ko) 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
TWI409950B (zh) 自我校準之溝槽金屬氧化物半導體場效電晶體（ｍｏｓｆｅｔ）及其製造方法
US10263070B2 (en) Method of manufacturing LV/MV super junction trench power MOSFETs
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
CN107527944B (zh) 沟槽栅功率mosfet及其制造方法
CN113745116B (zh) 超级结器件及其制造方法
CN105870022A (zh) 屏蔽栅沟槽mosfet的制造方法
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
CN106024894B (zh) 沟槽栅功率mosfet结构及其制造方法
CN109119477B (zh) 沟槽栅mosfet及其制造方法
CN108400168B (zh) Ldmos器件及其制造方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
CN109148585B (zh) 沟槽mosfet及其制造方法
CN111370463A (zh) 沟槽栅功率器件及其制造方法
EP3255654A1 (en) Semiconductor device and fabrication method thereof
JP6249571B2 (ja) 適応電荷平衡ｍｏｓｆｅｔ技法
CN105895533A (zh) 超结结构的制造方法
US20130320437A1 (en) Power MOSFET and Methods for Forming the Same
KR101960547B1 (ko) 반도체 장치 및 그 제조 방법
CN114023821A (zh) 超级结器件及其制造方法
CN106876439B (zh) 超结器件及其制造方法
CN105977285A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant