CN111370463A - 沟槽栅功率器件及其制造方法 - Google Patents
沟槽栅功率器件及其制造方法 Download PDFInfo
- Publication number
- CN111370463A CN111370463A CN201811600175.0A CN201811600175A CN111370463A CN 111370463 A CN111370463 A CN 111370463A CN 201811600175 A CN201811600175 A CN 201811600175A CN 111370463 A CN111370463 A CN 111370463A
- Authority
- CN
- China
- Prior art keywords
- gate
- trench
- layer
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 146
- 229920005591 polysilicon Polymers 0.000 claims abstract description 145
- 239000004065 semiconductor Substances 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 230000003647 oxidation Effects 0.000 claims abstract description 57
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 57
- 239000010410 layer Substances 0.000 claims description 260
- 239000002184 metal Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 35
- 238000005468 ion implantation Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000006872 improvement Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽栅功率器件，沟槽栅包括栅极沟槽、栅介质层和多晶硅栅；栅极沟槽形成于半导体衬底中，多晶硅栅填充在栅极沟槽中；栅极沟槽采用形成于硬质掩模层定义，填充所述栅极沟槽之后的多晶硅栅的顶部表面和硬质掩模层表面相平，之后硬质掩模层被去除，在多晶硅栅的顶部形成有利用多晶硅栅的氧化速率大于半导体衬底的氧化速率的特点自对准形成的第一氧化层，在第一氧化层之间为第一自对准沟槽；在第一自对准沟槽底部形成有沟道区和源区，由第一自对准沟槽自对准定义出源接触孔。本发明还公开了一种沟槽栅功率器件的制造方法。本发明能自对准定义出源区顶部的接触孔，从而能缩小器件的步进并从而减少器件的比导通电阻。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅功率器件；本发明还涉及一种沟槽栅功率器件的制造方法。
背景技术
半导体功率器件是电力电子系统进行能量控制和转换的基本电子元器件，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域。以IGBT、MOSFET为标志的半导体功率器件是当今电力电子领域器件的主流。IGBT及MOSFET目前都是通过平面栅或沟槽(Trench)栅工艺形成，尤其是沟槽栅原胞结构被广泛应用，原胞的步进(pitch)尺寸越来越小对光刻对准精度要求越来越高，由于沟槽工艺可能导致硅片的翘曲，对准精度难以精确控制，因此接触孔和栅极沟槽距离一致性难以控制。其中，步进为栅极沟槽的宽度和栅极沟槽之间的间距的和，对应于一个原胞的宽度。
如图1所示，是现有沟槽栅功率器件的结构示意图，包括：高掺杂的半导体衬底如硅衬底1，硅衬底1的电阻率通常在0.001Ω*cm到0.002Ω*cm之间，硅衬底1的厚度也希望尽可能的薄以降低衬底电阻。
在硅衬底1的表面形成有外延层如硅外延层2，硅外延层2的厚度和掺杂浓度决定了器件的器件电压。器件的击穿电压越高，硅外延层2需要的厚度也越厚，掺杂浓度也越低。通常硅外延层2的厚度在2μm到15μm之间，硅外延层2的电阻率在0.1Ω*cm到2Ω*cm之间。硅外延层2可以是单层结构，电阻率在整个外延层是一致的；硅外延层2也可以是二层结构且有一层缓冲层(Buffer)，缓冲层位于硅外延层2和硅衬底1之间的接触区域，缓冲层的电阻率通常比较低。硅外延层2也可以是多层结构。
沟槽栅包括形成于栅极沟槽中的栅介质层如栅氧化层3和多晶硅栅如多晶硅栅9。器件的击穿电压越低，栅氧化层3的厚度越薄。对于N型沟槽栅功率器件，其多晶硅栅9通常是N型重掺杂；对于P型沟槽栅功率器件，其多晶硅栅9通常是P型重掺杂组成的。
沟道区4形成于硅外延层2的表面，沟道区4的掺杂浓度决定了器件的阈值电压。在实际中，栅极沟槽的深度通常比沟道区4的深度深0.1μm到0.2μm之间。
在沟道区4的表面形成有重掺杂的源区5。
层间膜6和正面金属层7，层间膜6通常为氧化层。为了降低功率MOSFET的导通电阻，顶部金属层7的厚度通常比较厚，目前都在4μm以上。
通孔或接触孔8，通常，正面金属层7包括多层，第一层正面金属层7和底部的掺杂区域如源区5和沟道区4的连接是通过接触孔来相连的；正面金属层7之间的连接是通过通孔相连的，图1中仅示意出了一层正面金属层7，标记8对应的为接触孔。正面金属层7在图形化后会形成源极和栅极，源极通过对应的接触孔8和源区5和沟道区4相连。
所述沟槽栅功率器件的电流流动区由多个原胞周期性排列组成，沟槽栅通常会延伸到电流流动区外部的栅引出区，通过在栅引出区的多晶硅栅9的顶部形成的接触孔8连接到由正面金属层7组成的栅极。
沟槽栅功率器件的导通电阻跟沟槽即栅极沟槽的密度有很大的关联，沟槽密度越大，沟槽栅功率器件的导通电阻越低。因此，在工艺上，都希望尽量增加沟槽密度。沟槽密度决定于：
沟槽的宽度，这个主要是由光刻的精度和沟槽的刻蚀深度有关。
沟槽和沟槽之间的距离也就是我们常说的平台区(Mesa)的宽度。Mesa的宽度由接触孔的尺寸以及接触孔和沟槽的距离。接触孔的尺寸由光刻的精度决定即如图1中的沟槽的顶部宽度d2，接触孔和沟槽的距离即为图1中的距离d2需要保证一定的距离。此外，接触孔的位置还受到光刻对准精度的影响。这样都导致的Mesa的宽度需要比较宽。
一个典型的沟槽栅功率器件，沟槽的宽度最小可以做到0.2μm，Mesa的宽度是0.6μm，接触孔的宽度是0.2μm，对应的步进可以做到0.8μm，其中步进即一个沟槽的宽度和一个沟槽间距的和。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅功率器件，能自对准定义出源区顶部的接触孔，从而能缩小器件的步进并从而减少器件的比导通电阻。为此，本发明还提供一种沟槽栅功率器件的制造方法。
为解决上述技术问题，本发明提供的沟槽栅功率器件形成在半导体衬底中，所述半导体衬底的顶部表面为第一表面；所述沟槽栅功率器件的电流流动区由多个原胞周期性排列组成，各所述原胞的沟槽栅包括栅极沟槽、栅介质层和多晶硅栅。
所述栅极沟槽形成于半导体衬底中，各相邻的所述栅极沟槽之间的区域为半导体平台区。
所述栅介质层形成在所述栅极沟槽的底部表面和侧面，所述多晶硅栅填充在所述栅极沟槽中。
所述栅极沟槽采用形成于所述半导体衬底的第一表面的硬质掩模层定义，所述硬质掩模层的顶部表面为第二表面；填充所述栅极沟槽之后的所述多晶硅栅的顶部表面和所述第二表面相平，在所述多晶硅栅填充所述栅极沟槽之后所述硬质掩模层被去除，在所述硬质掩模层去除之后，在所述多晶硅栅的顶部形成有利用所述多晶硅栅的氧化速率大于所述半导体衬底的氧化速率的特点自对准形成的第一氧化层，在所述第一氧化层之间的区域组成第一自对准沟槽。
在所述第一自对准沟槽底部的所述半导体平台区中形成有第二导电类型掺杂的沟道区，第一导电类型重掺杂的源区形成在所述沟道区的表面。
所述多晶硅栅侧面覆盖所述沟道区并用于在所述沟道区的表面形成沟道。
由所述第一自对准沟槽自对准定义出所述源区顶部的源接触孔；所述源接触孔的底部还穿过所述源区和所述沟道区连接，所述源区和所述沟道区同时通过所述源接触孔连接到由正面金属层组成的源极。
进一步的改进是，所述半导体衬底为硅衬底；所述栅介质层为栅氧化层；所述硬质掩模层的材料为氧化层、氮化层或氮氧化层。
进一步的改进是，所述沟槽栅功率器件还具有屏蔽层，所述屏蔽层形成于所述多晶硅栅底部的所述栅极沟槽中，所述屏蔽层的材料和所述多晶硅栅的材料相同，所述屏蔽层和所述栅极沟槽的底部表面和侧面之间隔离有屏蔽介质层，所述屏蔽层和所述多晶硅栅之间间隔有栅间隔离介质层。
进一步的改进是，在所述电流流动区外部还形成有栅极引出区，所述电流流动区的所述沟槽栅还延伸到所述栅极引出区中，在所述栅极引出区中的所述多晶硅栅的顶部形成有栅接触孔，通过所述栅接触孔将所述多晶硅栅和由正面金属层组成的栅极。
进一步的改进是，通过在去除所述硬质掩模层之前，通过以所述硬质掩模层为自对准条件在所述多晶硅栅的顶部区域中进行离子注入来改变所述多晶硅栅的多晶硅的晶粒尺寸来提高所述多晶硅栅的氧化速率，从而减少在形成所述第一氧化层时在所述半导体衬底表面形成的第二氧化层的厚度。
进一步的改进是，改变所述多晶硅栅的多晶硅的晶粒尺寸对应的离子注入为N型杂质离子注入、P型杂质离子注入或非掺杂离子注入。
进一步的改进是，所述沟槽栅功率器件为沟槽栅MOSFET，第一导电类型重掺杂的漏区形成于所述半导体衬底的背面，由所述漏区和所述沟道区之间的所述半导体衬底组成第一导电类型掺杂的漂移区。
或者，所述沟槽栅功率器件为沟槽栅IGBT，第二导电类型重掺杂的集电区形成于所述半导体衬底的背面，由所述集电区和所述沟道区之间的所述半导体衬底组成第一导电类型掺杂的漂移区。
进一步的改进是，所述沟槽栅功率器件为N型器件，第一导电类型为N型，第二导电类型为P型；所述沟槽栅功率器件为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的沟槽栅功率器件的制造方法包括如下步骤：
步骤一、提供半导体衬底，所述半导体衬底的顶部表面为第一表面，在所述半导体衬底的第一表面形成硬质掩模层；所述硬质掩模层的顶部表面为第二表面。
步骤二、光刻定义出所述栅极沟槽的形成区域，依次对所述硬质掩模层和所述半导体衬底进行各项异性刻蚀在所述半导体衬底中形成多个栅极沟槽，各相邻的所述栅极沟槽之间的区域为半导体平台区。
步骤三、形成栅介质层，所述栅介质层形成在所述栅极沟槽的底部表面和侧面并延伸到所述栅极沟槽外部的表面。
步骤四、形成多晶硅栅，所述多晶硅栅将所述栅极沟槽完全填充并延伸到所述栅极沟槽外部的表面。
步骤五、对所述多晶硅栅进行回刻使所述多晶硅栅仅填充于所述栅极沟槽中且所述多晶硅栅的顶部表面和所述第二表面相平，所述栅极沟槽外的所述多晶硅栅都被去除。
步骤六、去除所述硬质掩模层；进行氧化并利用所述多晶硅栅的氧化速率大于所述半导体衬底的氧化速率的特点在所述多晶硅栅的顶部自对准形成第一氧化层，在所述第一氧化层之间的区域组成第一自对准沟槽。
步骤七、在所述第一自对准沟槽的底部的所述半导体平台区中形成沟道区，所述多晶硅栅侧面覆盖所述沟道区并用于在所述沟道区的表面形成沟道。
步骤八、在所述沟道区的表面形成源区；由所述第一自对准沟槽自对准定义出所述源区顶部的源接触孔。
以所述第一自对准沟槽为自对准条件对底部的所述半导体衬底进行刻蚀使所述源接触孔的底部穿过所述源区并使所述源接触孔和所述沟道区连接。
步骤九、形成层间膜，接触孔和正面金属层，对所述正面金属层进行图形化形成栅极和源极；所述栅极通过栅接触孔和所述多晶硅栅连接，所述源极通过源接触孔和所述源区和所述沟道区连接。
进一步的改进是，所述半导体衬底为硅衬底；所述栅介质层为栅氧化层；所述硬质掩模层的材料为氧化层、氮化层或氮氧化层；所述硬质掩模层的厚度为0.3μm～0.5μm。
进一步的改进是，所述沟槽栅MOSFET还具有屏蔽层，在形成所述栅介质层和所述多晶硅栅之前还包括形成所述屏蔽层的步骤，分别为：
形成屏蔽介质层；
采用沉积加回刻工艺形成所述屏蔽层；
在所述屏蔽层的顶部表面形成栅间隔离介质层；
所述屏蔽层形成于所述多晶硅栅底部的所述栅极沟槽中，所述屏蔽层的材料和所述多晶硅栅的材料相同，所述屏蔽层和所述栅极沟槽的底部表面和侧面之间隔离有屏蔽介质层，所述屏蔽层和所述多晶硅栅之间间隔有栅间隔离介质层。
进一步的改进是，在所述电流流动区外部还形成有栅极引出区，所述电流流动区的所述沟槽栅还延伸到所述栅极引出区中，在所述栅极引出区中的所述多晶硅栅的顶部形成有栅接触孔，通过所述栅接触孔将所述多晶硅栅和由正面金属层组成的栅极。
进一步的改进是，通过在去除所述硬质掩模层之前，还包括步骤：
以所述硬质掩模层为自对准条件在所述多晶硅栅的顶部区域中进行离子注入并用以改变所述多晶硅栅的多晶硅的晶粒尺寸来提高所述多晶硅栅的氧化速率，从而减少在形成所述第一氧化层时在所述半导体衬底表面形成的第二氧化层的厚度。
进一步的改进是，改变所述多晶硅栅的多晶硅的晶粒尺寸对应的离子注入为N型杂质离子注入、P型杂质离子注入或非掺杂离子注入。
提高所述多晶硅栅的氧化速率还包括对所述第一氧化层的氧化工艺条件进行设置，所述第一氧化层的氧化工艺条件为湿氧氧化，氧化温度为700℃～900℃；所述第二氧化层的厚度为0.03μm～0.1μm。
进一步的改进是，所述沟槽栅功率器件为沟槽栅MOSFET，还包括如下背面工艺：
步骤十、对所述半导体衬底进行背面减薄并在所述半导体衬底的背面形成第一导电类型重掺杂的漏区，由所述漏区和所述沟道区之间的所述半导体衬底组成第一导电类型掺杂的漂移区。
步骤十一、在所述漏区的背面形成背面金属层并由所述背面金属层组成漏极。
或者，所述沟槽栅功率器件为沟槽栅IGBT，还包括如下背面工艺：
步骤十、对所述半导体衬底进行背面减薄并在所述半导体衬底的背面形成第二导电类型重掺杂的集电区，由所述集电区和所述沟道区之间的所述半导体衬底组成第一导电类型掺杂的漂移区。
步骤十一、在所述集电区的背面形成背面金属层并由所述背面金属层组成集电极。
针对现有工艺中采用光刻定义源区顶部的接触孔即源接触孔时会对源接触孔的尺寸缩小以及源接触孔和邻近的沟槽栅的间距的缩小受限的缺陷，本发明利用栅极沟槽采用硬质掩模层定义特点，将填充栅极沟槽后的多晶硅栅的顶部表面和硬质掩模层的顶部表面相平，这样在硬质掩模层去除之后多晶硅栅的顶部能突出在半导体衬底的顶部表面即第一表面上，之后在结合多晶硅栅的突出结构以及利用多晶硅栅的氧化速率大于半导体衬底的氧化速率的特点在多晶硅栅的顶部自对准形成的第一氧化层，而在第一氧化层之间的区域组成第一自对准沟槽，这样沟道区和源区能自对准形成于第一自对准沟槽的底部，第一自对准沟槽同时自对准定义出源区顶部的源接触孔，所以本发明能自对准定义出源区顶部的接触孔，从而能缩小器件的步进并从而减少器件的比导通电阻。
而且本发明的源接触孔是通过自对准定义的，故源接触孔的尺寸的一致性也能得到提高，进一步提高器件的性能。
另外，本发明的源接触孔都是通过自对准定义实现的，没有涉及到复杂的工艺条件，故本发明还具有工艺简单，成本低的优点，有利于实现小尺寸的原胞结构的量产，如本发明的原胞的步进能做到1微米以下。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有沟槽栅功率器件的结构示意图；
图2是本发明第一实施例沟槽栅功率器件的结构示意图；
图3A-图3J是本发明第一实施例沟槽栅功率器件的制造方法的各步骤中的器件结构示意图。
具体实施方式
本发明第一实施例沟槽栅功率器件：
如图2所示，是本发明第一实施例沟槽栅功率器件的结构示意图，本发明第一实施例沟槽栅功率器件形成在半导体衬底101中，所述半导体衬底101的顶部表面为第一表面；所述沟槽栅功率器件的电流流动区由多个原胞周期性排列组成，各所述原胞的沟槽栅包括栅极沟槽201、栅介质层102和多晶硅栅103。
所述半导体衬底101为硅衬底；所述栅介质层102为栅氧化层；所述硬质掩模层202的材料为氧化层、氮化层或氮氧化层。
所述栅极沟槽201形成于半导体衬底101中，各相邻的所述栅极沟槽201之间的区域为半导体平台区。
所述栅介质层102形成在所述栅极沟槽201的底部表面和侧面，所述多晶硅栅103填充在所述栅极沟槽201中。
所述栅极沟槽201采用形成于所述半导体衬底101的第一表面的硬质掩模层202(请参考图3A所示)定义，所述硬质掩模层202的顶部表面为第二表面；填充所述栅极沟槽201之后的所述多晶硅栅103的顶部表面和所述第二表面相平，在所述多晶硅栅103填充所述栅极沟槽201之后所述硬质掩模层202被去除，在所述硬质掩模层202去除之后，在所述多晶硅栅103的顶部形成有利用所述多晶硅栅103的氧化速率大于所述半导体衬底101的氧化速率的特点自对准形成的第一氧化层104，在所述第一氧化层104之间的区域组成第一自对准沟槽204。
所述硬质掩模层202的厚度为0.3μm～0.5μm；所述硬质掩模层202去除之后能使所述多晶硅栅103的突出在所述第一表面之上的厚度为0.1μm～0.5μm。
本发明第一实施例中，通过在去除所述硬质掩模层202之前，通过以所述硬质掩模层202为自对准条件在所述多晶硅栅103的顶部区域中进行离子注入来改变所述多晶硅栅103的多晶硅的晶粒尺寸来提高所述多晶硅栅103的氧化速率，从而减少在形成所述第一氧化层104时在所述半导体衬底101表面形成的第二氧化层104a(请参考图3F所示)的厚度。
改变所述多晶硅栅103的多晶硅的晶粒尺寸对应的离子注入为N型杂质离子注入、P型杂质离子注入或非掺杂离子注入。经过离子注入之后，所述多晶硅栅103的氧化速率能大于所述半导体衬底101的氧化速率且最大值能为所述半导体衬底101的氧化速率的5倍。
提高所述多晶硅栅103的氧化速率还包括对所述第一氧化层104的氧化工艺条件进行设置，所述第一氧化层104的氧化工艺条件为湿氧氧化，氧化温度为700℃～900℃；所述第二氧化层104a的厚度为0.03μm～0.1μm。
在所述第一自对准沟槽204底部的所述半导体平台区中形成有第二导电类型掺杂的沟道区105，第一导电类型重掺杂的源区106形成在所述沟道区105的表面。
所述多晶硅栅103侧面覆盖所述沟道区105并用于在所述沟道区105的表面形成沟道。
由所述第一自对准沟槽204自对准定义出所述源区106顶部的源接触孔108；所述源接触孔108的底部还穿过所述源区106和所述沟道区105连接，所述源区106和所述沟道区105同时通过所述源接触孔108连接到由正面金属层109组成的源极。图2中，填充金属后形成的所述源接触孔108还穿过层间膜107，所述源接触孔108的底部区域由所述第一自对准沟槽204自对准定义。所述正面金属层108形成于所述层间膜107的表面。
本发明第一实施例中，在所述电流流动区外部还形成有栅极引出区，所述电流流动区的所述沟槽栅还延伸到所述栅极引出区中，在所述栅极引出区中的所述多晶硅栅103的顶部形成有栅接触孔，通过所述栅接触孔将所述多晶硅栅103和由正面金属层109组成的栅极。
所述沟槽栅功率器件为沟槽栅MOSFET，第一导电类型重掺杂的漏区110形成于所述半导体衬底101的背面，由所述漏区110和所述沟道区105之间的所述半导体衬底101组成第一导电类型掺杂的漂移区。
在所述漏区110的背面形成背面金属层111并由所述背面金属层111组成漏极。
本发明第一实施例中，所述沟槽栅功率器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：所述沟槽栅功率器件为P型器件，第一导电类型为P型，第二导电类型为N型。
针对现有工艺中采用光刻定义源区106顶部的接触孔即源接触孔108时会对源接触孔108的尺寸缩小以及源接触孔108和邻近的沟槽栅的间距的缩小受限的缺陷，本发明第一实施例器件利用栅极沟槽201采用硬质掩模层202定义特点，将填充栅极沟槽201后的多晶硅栅103的顶部表面和硬质掩模层202的顶部表面相平，这样在硬质掩模层202去除之后多晶硅栅103的顶部能突出在半导体衬底101的顶部表面即第一表面上，之后在结合多晶硅栅103的突出结构以及利用多晶硅栅103的氧化速率大于半导体衬底101的氧化速率的特点在多晶硅栅103的顶部自对准形成的第一氧化层104，而在第一氧化层104之间的区域组成第一自对准沟槽204，这样沟道区105和源区106能自对准形成于第一自对准沟槽204的底部，第一自对准沟槽204同时自对准定义出源区106顶部的源接触孔108，所以本发明第一实施例器件能自对准定义出源区106顶部的接触孔，从而能缩小器件的步进并从而减少器件的比导通电阻。
而且本发明第一实施例器件的源接触孔108是通过自对准定义的，故源接触孔108的尺寸的一致性也能得到提高，进一步提高器件的性能。
另外，本发明第一实施例器件的源接触孔108都是通过自对准定义实现的，没有涉及到复杂的工艺条件，故本发明还具有工艺简单，成本低的优点，有利于实现小尺寸的原胞结构的量产，如本发明第一实施例器件的原胞的步进能做到1微米以下。
本发明第二实施例沟槽栅功率器件：
本发明第二实施例沟槽栅功率器件和本发明第一实施例沟槽栅功率器件的区别之处为，本发明第二实施例沟槽栅功率器件中具有如下特征：
所述沟槽栅功率器件为沟槽栅IGBT，第二导电类型重掺杂的集电区形成于所述半导体衬底101的背面，由所述集电区和所述沟道区105之间的所述半导体衬底101组成第一导电类型掺杂的漂移区。
本发明第三实施例沟槽栅功率器件：
本发明第三实施例沟槽栅功率器件和本发明第一实施例沟槽栅功率器件的区别之处为，本发明第三实施例沟槽栅功率器件中具有如下特征：
所述沟槽栅功率器件还具有屏蔽层，所述屏蔽层形成于所述多晶硅栅103底部的所述栅极沟槽201中，所述屏蔽层的材料和所述多晶硅栅103的材料相同，所述屏蔽层和所述栅极沟槽201的底部表面和侧面之间隔离有屏蔽介质层，所述屏蔽层和所述多晶硅栅103之间间隔有栅间隔离介质层。所述屏蔽介质层的材料能采用氧化层，所述栅间隔离介质层的材料能采用氧化层。
本发明第一实施例沟槽栅功率器件的制造方法：
如图3A至图3J所示，是本发明第一实施例沟槽栅功率器件的制造方法的各步骤中的器件结构示意图，本发明第一实施例沟槽栅功率器件的制造方法包括如下步骤：
步骤一、如图3A所示，提供半导体衬底101，所述半导体衬底101的顶部表面为第一表面，在所述半导体衬底101的第一表面形成硬质掩模层202；所述硬质掩模层202的顶部表面为第二表面。
所述半导体衬底101为硅衬底；所述栅介质层102为栅氧化层；所述硬质掩模层202的材料为氧化层、氮化层或氮氧化层；所述硬质掩模层202的厚度为0.1μm～0.5μm。
步骤二、如图3A所示，光刻定义出所述栅极沟槽201的形成区域，依次对所述硬质掩模层202和所述半导体衬底101进行各项异性刻蚀在所述半导体衬底101中形成多个栅极沟槽201，各相邻的所述栅极沟槽201之间的区域为半导体平台区。
步骤三、如图3B所示，形成栅介质层102，所述栅介质层102形成在所述栅极沟槽201的底部表面和侧面并延伸到所述栅极沟槽201外部的表面。
步骤四、如图3C所示，形成多晶硅栅103，所述多晶硅栅103将所述栅极沟槽201完全填充并延伸到所述栅极沟槽201外部的表面。
步骤五、如图3C所示，对所述多晶硅栅103进行回刻使所述多晶硅栅103仅填充于所述栅极沟槽201中且所述多晶硅栅103的顶部表面和所述第二表面相平，所述栅极沟槽201外的所述多晶硅栅103都被去除。
如图3D所示，通过在去除所述硬质掩模层202之前，还包括步骤：
以所述硬质掩模层202为自对准条件在所述多晶硅栅103的顶部区域中进行离子注入如标记203对应的箭头线所示，用以改变所述多晶硅栅103的多晶硅的晶粒尺寸来提高所述多晶硅栅103的氧化速率，从而减少在形成所述第一氧化层104时在所述半导体衬底101表面形成的第二氧化层104a的厚度。
改变所述多晶硅栅103的多晶硅的晶粒尺寸对应的离子注入为N型杂质离子注入、P型杂质离子注入或非掺杂离子注入。在离子注入之后通常还需要进行退火。通过离子注入和退火改变表面多晶硅的晶粒尺寸，能便于提高多晶硅的氧化速率。
步骤六、如图3E所示，去除所述硬质掩模层202。
如图3F所示，进行氧化并利用所述多晶硅栅103的氧化速率大于所述半导体衬底101的氧化速率的特点在所述多晶硅栅103的顶部自对准形成第一氧化层104，在所述第一氧化层104之间的区域组成第一自对准沟槽204。
对所述多晶硅栅103的氧化主要是对其凸出在所述第一表面之上的部分进行氧化，氧化利用在所述半导体衬底101的第一表面和所述多晶硅栅103的表面不同氧化速率，在所述多晶硅栅103表面形成更厚的所述第一氧化层104。所述多晶硅栅103的氧化速率的高低由所述多晶硅栅103的表面晶粒尺寸、所述多晶硅栅103的掺杂浓度、氧化工艺条件确定，所述多晶硅栅103的氧化速率可以为所述半导体衬底101的第一表面的氧化速率的1倍～5倍。
提高所述多晶硅栅103的氧化速率还包括对所述第一氧化层104的氧化工艺条件进行设置，所述第一氧化层104的氧化工艺条件为湿氧氧化，氧化温度为700℃～900℃；所述第二氧化层104a的厚度为0.03μm～0.1μm。也就采用湿氧氧化能提高所述多晶硅栅103的氧化速率。
另外，提高所述多晶硅栅103的掺杂浓度也能提高氧化速率。
另外，增加所述多晶硅栅103的晶粒尺寸也能提高氧化速率。
步骤七、如图3G所示，在所述第一自对准沟槽204的底部的所述半导体平台区中形成沟道区105，所述多晶硅栅103侧面覆盖所述沟道区105并用于在所述沟道区105的表面形成沟道。
所述沟道区105通过采用第二导电类型掺杂的阱注入加推阱工艺形成。
步骤八、如图3H所示，在所述沟道区105的表面形成源区106；由所述第一自对准沟槽204自对准定义出所述源区106顶部的源接触孔108。
如图3I所示，在所述源区106形成之后，需要去除所述第二氧化层104a。
之后，以所述第一自对准沟槽204为自对准条件对底部的所述半导体衬底101进行刻蚀使所述源接触孔108的底部穿过所述源区106并使所述源接触孔108和所述沟道区105连接。
步骤九、如图3J所示，形成层间膜107，接触孔和正面金属层109，对所述正面金属层109进行图形化形成栅极和源极；所述栅极通过栅接触孔和所述多晶硅栅103连接，所述源极通过源接触孔108和所述源区106和所述沟道区105连接。
图3J中，填充金属后形成的所述源接触孔108还穿过层间膜107，所述源接触孔108的底部区域由所述第一自对准沟槽204自对准定义。所述正面金属层108形成于所述层间膜107的表面。
所述沟槽栅功率器件为沟槽栅MOSFET，还包括如下背面工艺：
步骤十、如图2所示，对所述半导体衬底101进行背面减薄并在所述半导体衬底101的背面形成第一导电类型重掺杂的漏区110，由所述漏区110和所述沟道区105之间的所述半导体衬底101组成第一导电类型掺杂的漂移区。
步骤十一、在所述漏区110的背面形成背面金属层111并由所述背面金属层111组成漏极。
本发明第一实施例方法中，在所述电流流动区外部还形成有栅极引出区，所述电流流动区的所述沟槽栅还延伸到所述栅极引出区中，在所述栅极引出区中的所述多晶硅栅103的顶部形成有栅接触孔，通过所述栅接触孔将所述多晶硅栅103和由正面金属层109组成的栅极。
本发明第二实施例沟槽栅功率器件的制造方法：
本发明第二实施例沟槽栅功率器件的制造方法和本发明第一实施例沟槽栅功率器件的制造方法的区别之处为，本发明第二实施例沟槽栅功率器件的制造方法中具有如下特征：
所述沟槽栅功率器件为沟槽栅IGBT，还包括如下背面工艺：
步骤十、对所述半导体衬底101进行背面减薄并在所述半导体衬底101的背面形成第二导电类型重掺杂的集电区，由所述集电区和所述沟道区105之间的所述半导体衬底101组成第一导电类型掺杂的漂移区。
步骤十一、在所述集电区的背面形成背面金属层111并由所述背面金属层111组成集电极。
本发明第三实施例沟槽栅功率器件的制造方法：
本发明第三实施例沟槽栅功率器件的制造方法和本发明第一实施例沟槽栅功率器件的制造方法的区别之处为，本发明第三实施例沟槽栅功率器件的制造方法中具有如下特征：
所述沟槽栅MOSFET还具有屏蔽层，在形成所述栅介质层102和所述多晶硅栅103之前还包括形成所述屏蔽层的步骤，分别为：
形成屏蔽介质层。
采用沉积加回刻工艺形成所述屏蔽层。
在所述屏蔽层的顶部表面形成栅间隔离介质层。
所述屏蔽层形成于所述多晶硅栅103底部的所述栅极沟槽201中，所述屏蔽层的材料和所述多晶硅栅103的材料相同，所述屏蔽层和所述栅极沟槽201的底部表面和侧面之间隔离有屏蔽介质层，所述屏蔽层和所述多晶硅栅103之间间隔有栅间隔离介质层。
其实对于SGT MOSFET，减小Mesa的宽度意义更大。这是因为对于SGT而言，作为源极场板的屏蔽层会对漂移区进行横向耗尽，Mesa的宽度越小，漂移区的掺杂浓度可以做到更高，器件的比导通电阻更低。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种沟槽栅功率器件，其特征在于：沟槽栅功率器件形成在半导体衬底中，所述半导体衬底的顶部表面为第一表面；所述沟槽栅功率器件的电流流动区由多个原胞周期性排列组成，各所述原胞的沟槽栅包括栅极沟槽、栅介质层和多晶硅栅；
所述栅极沟槽形成于半导体衬底中，各相邻的所述栅极沟槽之间的区域为半导体平台区；
所述栅介质层形成在所述栅极沟槽的底部表面和侧面，所述多晶硅栅填充在所述栅极沟槽中；
所述栅极沟槽采用形成于所述半导体衬底的第一表面的硬质掩模层定义，所述硬质掩模层的顶部表面为第二表面；填充所述栅极沟槽之后的所述多晶硅栅的顶部表面和所述第二表面相平，在所述多晶硅栅填充所述栅极沟槽之后所述硬质掩模层被去除，在所述硬质掩模层去除之后，在所述多晶硅栅的顶部形成有利用所述多晶硅栅的氧化速率大于所述半导体衬底的氧化速率的特点自对准形成的第一氧化层，在所述第一氧化层之间的区域组成第一自对准沟槽；
在所述第一自对准沟槽底部的所述半导体平台区中形成有第二导电类型掺杂的沟道区，第一导电类型重掺杂的源区形成在所述沟道区的表面；
所述多晶硅栅侧面覆盖所述沟道区并用于在所述沟道区的表面形成沟道；
由所述第一自对准沟槽自对准定义出所述源区顶部的源接触孔；所述源接触孔的底部还穿过所述源区和所述沟道区连接，所述源区和所述沟道区同时通过所述源接触孔连接到由正面金属层组成的源极。
2.如权利要求1所述的沟槽栅功率器件，其特征在于：所述半导体衬底为硅衬底；所述栅介质层为栅氧化层；所述硬质掩模层的材料为氧化层、氮化层或氮氧化层。
3.如权利要求2所述的沟槽栅功率器件，其特征在于：所述沟槽栅功率器件还具有屏蔽层，所述屏蔽层形成于所述多晶硅栅底部的所述栅极沟槽中，所述屏蔽层的材料和所述多晶硅栅的材料相同，所述屏蔽层和所述栅极沟槽的底部表面和侧面之间隔离有屏蔽介质层，所述屏蔽层和所述多晶硅栅之间间隔有栅间隔离介质层。
4.如权利要求2所述的沟槽栅功率器件，其特征在于：在所述电流流动区外部还形成有栅极引出区，所述电流流动区的所述沟槽栅还延伸到所述栅极引出区中，在所述栅极引出区中的所述多晶硅栅的顶部形成有栅接触孔，通过所述栅接触孔将所述多晶硅栅和由正面金属层组成的栅极。
5.如权利要求2所述的沟槽栅功率器件，其特征在于：通过在去除所述硬质掩模层之前，通过以所述硬质掩模层为自对准条件在所述多晶硅栅的顶部区域中进行离子注入来改变所述多晶硅栅的多晶硅的晶粒尺寸来提高所述多晶硅栅的氧化速率，从而减少在形成所述第一氧化层时在所述半导体衬底表面形成的第二氧化层的厚度。
6.如权利要求6所述的沟槽栅功率器件，其特征在于：改变所述多晶硅栅的多晶硅的晶粒尺寸对应的离子注入为N型杂质离子注入、P型杂质离子注入或非掺杂离子注入。
7.如权利要求2所述的沟槽栅功率器件，其特征在于：所述沟槽栅功率器件为沟槽栅MOSFET，第一导电类型重掺杂的漏区形成于所述半导体衬底的背面，由所述漏区和所述沟道区之间的所述半导体衬底组成第一导电类型掺杂的漂移区；
或者，所述沟槽栅功率器件为沟槽栅IGBT，第二导电类型重掺杂的集电区形成于所述半导体衬底的背面，由所述集电区和所述沟道区之间的所述半导体衬底组成第一导电类型掺杂的漂移区。
8.如权利要求1至7中任一权项所述的沟槽栅功率器件，其特征在于：所述沟槽栅功率器件为N型器件，第一导电类型为N型，第二导电类型为P型；所述沟槽栅功率器件为P型器件，第一导电类型为P型，第二导电类型为N型。
9.一种沟槽栅功率器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供半导体衬底，所述半导体衬底的顶部表面为第一表面，在所述半导体衬底的第一表面形成硬质掩模层；所述硬质掩模层的顶部表面为第二表面；
步骤二、光刻定义出所述栅极沟槽的形成区域，依次对所述硬质掩模层和所述半导体衬底进行各项异性刻蚀在所述半导体衬底中形成多个栅极沟槽，各相邻的所述栅极沟槽之间的区域为半导体平台区；
步骤三、形成栅介质层，所述栅介质层形成在所述栅极沟槽的底部表面和侧面并延伸到所述栅极沟槽外部的表面；
步骤四、形成多晶硅栅，所述多晶硅栅将所述栅极沟槽完全填充并延伸到所述栅极沟槽外部的表面；
步骤五、对所述多晶硅栅进行回刻使所述多晶硅栅仅填充于所述栅极沟槽中且所述多晶硅栅的顶部表面和所述第二表面相平，所述栅极沟槽外的所述多晶硅栅都被去除；
步骤六、去除所述硬质掩模层；进行氧化并利用所述多晶硅栅的氧化速率大于所述半导体衬底的氧化速率的特点在所述多晶硅栅的顶部自对准形成第一氧化层，在所述第一氧化层之间的区域组成第一自对准沟槽；
步骤七、在所述第一自对准沟槽的底部的所述半导体平台区中形成沟道区，所述多晶硅栅侧面覆盖所述沟道区并用于在所述沟道区的表面形成沟道；
步骤八、在所述沟道区的表面形成源区；由所述第一自对准沟槽自对准定义出所述源区顶部的源接触孔；
以所述第一自对准沟槽为自对准条件对底部的所述半导体衬底进行刻蚀使所述源接触孔的底部穿过所述源区并使所述源接触孔和所述沟道区连接。
步骤九、形成层间膜，接触孔和正面金属层，对所述正面金属层进行图形化形成栅极和源极；所述栅极通过栅接触孔和所述多晶硅栅连接，所述源极通过源接触孔和所述源区和所述沟道区连接。
10.如权利要求9所述的沟槽栅功率器件的制造方法，其特征在于：所述半导体衬底为硅衬底；所述栅介质层为栅氧化层；所述硬质掩模层的材料为氧化层、氮化层或氮氧化层；所述硬质掩模层的厚度为0.3μm～0.5μm。
11.如权利要求10所述的沟槽栅功率器件的制造方法，其特征在于：所述沟槽栅MOSFET还具有屏蔽层，在形成所述栅介质层和所述多晶硅栅之前还包括形成所述屏蔽层的步骤，分别为：
形成屏蔽介质层；
采用沉积加回刻工艺形成所述屏蔽层；
在所述屏蔽层的顶部表面形成栅间隔离介质层；
所述屏蔽层形成于所述多晶硅栅底部的所述栅极沟槽中，所述屏蔽层的材料和所述多晶硅栅的材料相同，所述屏蔽层和所述栅极沟槽的底部表面和侧面之间隔离有屏蔽介质层，所述屏蔽层和所述多晶硅栅之间间隔有栅间隔离介质层。
12.如权利要求10所述的沟槽栅功率器件的制造方法，其特征在于：在所述电流流动区外部还形成有栅极引出区，所述电流流动区的所述沟槽栅还延伸到所述栅极引出区中，在所述栅极引出区中的所述多晶硅栅的顶部形成有栅接触孔，通过所述栅接触孔将所述多晶硅栅和由正面金属层组成的栅极。
13.如权利要求10所述的沟槽栅功率器件的制造方法，其特征在于：通过在去除所述硬质掩模层之前，还包括步骤：
以所述硬质掩模层为自对准条件在所述多晶硅栅的顶部区域中进行离子注入并用以改变所述多晶硅栅的多晶硅的晶粒尺寸来提高所述多晶硅栅的氧化速率，从而减少在形成所述第一氧化层时在所述半导体衬底表面形成的第二氧化层的厚度。
14.如权利要求13所述的沟槽栅功率器件的制造方法，其特征在于：改变所述多晶硅栅的多晶硅的晶粒尺寸对应的离子注入为N型杂质离子注入、P型杂质离子注入或非掺杂离子注入；
提高所述多晶硅栅的氧化速率还包括对所述第一氧化层的氧化工艺条件进行设置，所述第一氧化层的氧化工艺条件为湿氧氧化，氧化温度为700℃～900℃；所述第二氧化层的厚度为0.03μm～0.1μm。
15.如权利要求10所述的沟槽栅功率器件的制造方法，其特征在于：所述沟槽栅功率器件为沟槽栅MOSFET，还包括如下背面工艺：
步骤十、对所述半导体衬底进行背面减薄并在所述半导体衬底的背面形成第一导电类型重掺杂的漏区，由所述漏区和所述沟道区之间的所述半导体衬底组成第一导电类型掺杂的漂移区；
步骤十一、在所述漏区的背面形成背面金属层并由所述背面金属层组成漏极；
或者，所述沟槽栅功率器件为沟槽栅IGBT，还包括如下背面工艺：
步骤十、对所述半导体衬底进行背面减薄并在所述半导体衬底的背面形成第二导电类型重掺杂的集电区，由所述集电区和所述沟道区之间的所述半导体衬底组成第一导电类型掺杂的漂移区；
步骤十一、在所述集电区的背面形成背面金属层并由所述背面金属层组成集电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811600175.0A CN111370463A (zh) | 2018-12-26 | 2018-12-26 | 沟槽栅功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811600175.0A CN111370463A (zh) | 2018-12-26 | 2018-12-26 | 沟槽栅功率器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111370463A true CN111370463A (zh) | 2020-07-03 |
Family
ID=71209808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811600175.0A Pending CN111370463A (zh) | 2018-12-26 | 2018-12-26 | 沟槽栅功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111370463A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112635568A (zh) * | 2020-12-29 | 2021-04-09 | 上海昱率科技有限公司 | 功率mosfet及其制造方法和电子设备 |
| CN113948397A (zh) * | 2021-10-15 | 2022-01-18 | 上海朕芯微电子科技有限公司 | 一种自对准功率Trench MOSFET制作方法及其结构 |
| CN113964039A (zh) * | 2021-10-15 | 2022-01-21 | 上海朕芯微电子科技有限公司 | 一种新型自对准功率Trench MOSFET制作方法及其结构 |
| US20220320102A1 (en) * | 2017-05-29 | 2022-10-06 | SK Hynix Inc. | Semiconductor device including buried gate structure and method for fabricating the same |
| CN117012817A (zh) * | 2023-09-25 | 2023-11-07 | 上海功成半导体科技有限公司 | 一种沟槽栅igbt器件及其制作方法 |
| CN117497419A (zh) * | 2023-11-02 | 2024-02-02 | 深圳市美浦森半导体有限公司 | 具有自对准接触孔的沟槽mosfet的制造方法 |
| CN117747433A (zh) * | 2023-12-25 | 2024-03-22 | 深圳芯能半导体技术有限公司 | 一种沟槽栅型功率器件及其制备方法、元胞版图结构 |
| WO2024060260A1 (zh) * | 2022-09-23 | 2024-03-28 | 华为数字能源技术有限公司 | 半导体器件、制备方法、功率转换电路及车辆 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918114A (en) * | 1996-05-22 | 1999-06-29 | Samsung Electronics Co., Ltd. | Method of forming vertical trench-gate semiconductor devices having self-aligned source and body regions |
| US20040145011A1 (en) * | 2003-01-24 | 2004-07-29 | Industrial Technology Research Institute | Trench power MOSFET in silicon carbide and method of making the same |
| CN101179030A (zh) * | 1999-04-22 | 2008-05-14 | 先进模拟科技公司 | 超级自对准的沟-栅双扩散金属氧化物半导体器件 |
| CN104377133A (zh) * | 2013-08-14 | 2015-02-25 | 北大方正集团有限公司 | 沟槽型双扩散金属氧化物半导体晶体管的制作方法 |
| CN104795446A (zh) * | 2015-04-17 | 2015-07-22 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mosfet及其制造方法 |
| CN106876278A (zh) * | 2017-03-01 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN109037074A (zh) * | 2018-08-02 | 2018-12-18 | 深圳市诚朗科技有限公司 | 一种晶体管的制作方法 |
-
2018
- 2018-12-26 CN CN201811600175.0A patent/CN111370463A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918114A (en) * | 1996-05-22 | 1999-06-29 | Samsung Electronics Co., Ltd. | Method of forming vertical trench-gate semiconductor devices having self-aligned source and body regions |
| CN101179030A (zh) * | 1999-04-22 | 2008-05-14 | 先进模拟科技公司 | 超级自对准的沟-栅双扩散金属氧化物半导体器件 |
| US20040145011A1 (en) * | 2003-01-24 | 2004-07-29 | Industrial Technology Research Institute | Trench power MOSFET in silicon carbide and method of making the same |
| CN104377133A (zh) * | 2013-08-14 | 2015-02-25 | 北大方正集团有限公司 | 沟槽型双扩散金属氧化物半导体晶体管的制作方法 |
| CN104795446A (zh) * | 2015-04-17 | 2015-07-22 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mosfet及其制造方法 |
| CN106876278A (zh) * | 2017-03-01 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN109037074A (zh) * | 2018-08-02 | 2018-12-18 | 深圳市诚朗科技有限公司 | 一种晶体管的制作方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220320102A1 (en) * | 2017-05-29 | 2022-10-06 | SK Hynix Inc. | Semiconductor device including buried gate structure and method for fabricating the same |
| US11943912B2 (en) * | 2017-05-29 | 2024-03-26 | SK Hynix Inc. | Semiconductor device including buried gate structure and method for fabricating the same |
| CN112635568A (zh) * | 2020-12-29 | 2021-04-09 | 上海昱率科技有限公司 | 功率mosfet及其制造方法和电子设备 |
| CN112635568B (zh) * | 2020-12-29 | 2024-03-19 | 苏州迈志微半导体有限公司 | 功率mosfet及其制造方法和电子设备 |
| CN113948397A (zh) * | 2021-10-15 | 2022-01-18 | 上海朕芯微电子科技有限公司 | 一种自对准功率Trench MOSFET制作方法及其结构 |
| CN113964039A (zh) * | 2021-10-15 | 2022-01-21 | 上海朕芯微电子科技有限公司 | 一种新型自对准功率Trench MOSFET制作方法及其结构 |
| CN113964039B (zh) * | 2021-10-15 | 2024-01-05 | 上海朕芯微电子科技有限公司 | 一种新型自对准功率Trench MOSFET制作方法及其结构 |
| CN113948397B (zh) * | 2021-10-15 | 2024-01-05 | 上海朕芯微电子科技有限公司 | 一种自对准功率Trench MOSFET制作方法及其结构 |
| WO2024060260A1 (zh) * | 2022-09-23 | 2024-03-28 | 华为数字能源技术有限公司 | 半导体器件、制备方法、功率转换电路及车辆 |
| CN117012817A (zh) * | 2023-09-25 | 2023-11-07 | 上海功成半导体科技有限公司 | 一种沟槽栅igbt器件及其制作方法 |
| CN117497419A (zh) * | 2023-11-02 | 2024-02-02 | 深圳市美浦森半导体有限公司 | 具有自对准接触孔的沟槽mosfet的制造方法 |
| CN117747433A (zh) * | 2023-12-25 | 2024-03-22 | 深圳芯能半导体技术有限公司 | 一种沟槽栅型功率器件及其制备方法、元胞版图结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111370463A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN111883592B (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| TWI591789B (zh) | 用於製造具有一屏蔽電極結構之一絕緣閘極半導體裝置之方法 | |
| CN112713184B (zh) | 具有屏蔽栅的沟槽栅mosfet及其制造方法 | |
| CN111370487B (zh) | 沟槽栅mosfet器件及其制造方法 | |
| CN107527944B (zh) | 沟槽栅功率mosfet及其制造方法 | |
| CN109119477B (zh) | 沟槽栅mosfet及其制造方法 | |
| CN107799601B (zh) | 屏蔽栅沟槽功率mostet器件及其制造方法 | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| US6528355B2 (en) | Method for fabricating a trench MOS power transistor | |
| US9379187B2 (en) | Vertically-conducting trench MOSFET | |
| CN114582863A (zh) | 沟槽栅功率器件 | |
| CN111900090B (zh) | 超级结器件的制造方法 | |
| CN111900089B (zh) | 超级结器件的制造方法 | |
| CN117476755A (zh) | 超结igbt器件及其制造方法 | |
| EP1198842A2 (en) | Trench-gate semiconductor devices | |
| US9012985B2 (en) | Semiconductor device having a trench whose upper width is wider than a lower width thereof, and a method for fabricating the same | |
| CN115719759A (zh) | Ldmos器件及工艺方法 | |
| CN108807517B (zh) | 沟槽栅超结器件及其制造方法 | |
| CN112447844A (zh) | 半导体器件的制造方法 | |
| CN112701164A (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN112864248A (zh) | Sgtmosfet器件及制造方法 | |
| JP5014622B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| CN113284953B (zh) | 一种屏蔽栅沟槽型mosfet结构及其制造方法 | |
| TWI511293B (zh) | 雙溝渠式ｍｏｓ電晶體結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Shangyangtong Technology Co.,Ltd. Address before: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN SANRISE-TECH Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200703 |