CN108807517B - 沟槽栅超结器件及其制造方法 - Google Patents

沟槽栅超结器件及其制造方法 Download PDF

Info

Publication number
CN108807517B
CN108807517B CN201810696314.8A CN201810696314A CN108807517B CN 108807517 B CN108807517 B CN 108807517B CN 201810696314 A CN201810696314 A CN 201810696314A CN 108807517 B CN108807517 B CN 108807517B
Authority
CN
China
Prior art keywords
type
gate
layer
trench
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810696314.8A
Other languages
English (en)
Other versions
CN108807517A (zh
Inventor
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810696314.8A priority Critical patent/CN108807517B/zh
Publication of CN108807517A publication Critical patent/CN108807517A/zh
Application granted granted Critical
Publication of CN108807517B publication Critical patent/CN108807517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种沟槽栅超结器件，包括：超结沟槽，由硬质掩膜层光刻刻蚀形成的第一开口定义；在超结沟槽和顶部的第一开口中填充有P型外延层并组成P型薄层；硬质掩膜层被去除且形成P型薄层的P型突出结构并由P型突出结构之间区域自对准形成顶部沟槽；在顶部沟槽的侧面和底部表面形成有第二N型外延层并自对准围成沟槽栅的栅极沟槽；栅极沟槽中形成由栅介质层和多晶硅栅。由P型薄层之间的第一和二N型外延层叠加形成N型薄层，超结由N型薄层和P型薄层交替排列形成。本发明还公开一种沟槽栅超结器件的制造方法。本发明能自对准定义出沟槽栅，从而能节省一张沟槽栅光罩并节约成本，还有利于器件的尺寸进一步的缩小。

Description

沟槽栅超结器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅超结器件；本发明还涉及一种沟槽栅超结器件的制造方法。
背景技术
超结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和N型薄层也称N型柱组成，利用P型薄层和N型薄层完成匹配形成的耗尽层来提升反向耐压同时保持较小的导通电阻。
超结通常采用沟槽刻蚀加沟槽外延填充的方法形成，首先在N型外延层表面形成超结沟槽，之后在超结沟槽中填充P型外延层形成P型薄层；P型薄层之间的N型外延层组成N型薄层。
具有超结的器件称为超结器件，超结通常设置在漂移区中。超结器件包括超结MOSFET，在超结MOSFET中在各N型薄层的顶部需要形成栅极结构，栅极结构包括平面栅和沟槽栅。栅极结构为沟槽栅的超结器件简称为沟槽栅超结器件。沟槽栅能进一步提升器件的动静态性能。
沟槽栅由形成于栅极沟槽内侧表面的栅介质层如栅氧化层和填充于所述栅极沟槽中的多晶硅栅组成。现有方法中，栅极沟槽需要采用光刻工艺定义并定义在N型薄层的顶部。光刻工艺的采用会带来成本的增加且不利于器件的尺寸缩小。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅超结器件，能自对准定义出沟槽栅，从而能节省一张沟槽栅光罩并节约成本，还有利于器件的尺寸进一步的缩小。为此，本发明还提供一种沟槽栅超结器件的制造方法。
为解决上述技术问题，本发明提供的沟槽栅超结器件包括：
超结沟槽，形成于第一N型外延层中；在所述第一N型外延层表面形成有硬质掩膜层，所述超结沟槽由所述硬质掩膜层光刻刻蚀形成的第一开口定义。
在所述超结沟槽和顶部的所述第一开口中填充有P型外延层并组成P型薄层。
在所述P型薄层形成后所述硬质掩膜层被去除且形成所述P型薄层的P型突出结构，所述P型突出结构由填充于所述第一开口中的P型外延层组成，所述P型突出结构之间自对准形成顶部沟槽。
在所述顶部沟槽的侧面和底部表面形成有第二N型外延层，所述第二N型外延层在所述顶部沟槽内部自对准围成一个沟槽栅的栅极沟槽。
在所述栅极沟槽的侧面和底部表面形成有所述沟槽栅的栅介质层，所述沟槽栅的多晶硅栅填充于形成有所述栅介质层的所述栅极沟槽中。
由所述P型薄层之间的所述第一N型外延层和所述第二N型外延层叠加形成N型薄层，在所述N型薄层的顶部自对准形成有所述沟槽栅。
超结由所述N型薄层和所述P型薄层交替排列形成。
进一步的改进是，所述第一N型外延层形成于N型半导体衬底表面。
进一步的改进是，所述N型半导体衬底为硅衬底。
进一步的改进是，所述第一N型外延层为第一N型硅外延层，所述P型外延层为P型硅外延层，所述第二N型外延层为第二N型硅外延层。
进一步的改进是，在所述超结的表面形成由P型体区，所述P型体区的深度小于等于所述栅极沟槽的深度，被所述多晶硅栅侧面覆盖的所述P型体区的表面用于形成沟道。
进一步的改进是，源区形成于所述P型体区的表面且所述源区和对应的所述沟槽栅的侧面自对准。
进一步的改进是，沟槽栅超结器件还包括：
层间膜，接触孔，正面金属层，所述正面金属层光刻刻蚀后形成源极和栅极。
所述接触孔穿过所述层间膜，所述源区通过顶部的接触孔连接到所述源极，所述多晶硅栅通过顶部的接触孔连接到栅极。
进一步的改进是，漏区形成于所述超结的背面，在所述漏区的背面形成有由背面金属层组成的漏极。
为解决上述技术问题，本发明提供的沟槽栅超结器件的制造方法包括如下步骤：
步骤一、提供表面形成有第一N型外延层的N型半导体衬底，在所述第一N型外延层表面形成硬质掩膜层。
步骤二、采用光刻定义加刻蚀的工艺方法依次形成第一开口和超结沟槽，所述第一开口由对所述硬质掩膜层刻蚀后形成，所述超结沟槽由对所述第一开口底部的所述第一N型外延层进行刻蚀形成。
步骤三、在所述超结沟槽和顶部的所述第一开口中填充P型外延层并组成P型薄层。
步骤四、去除所述硬质掩膜层并露出所述P型薄层的P型突出结构，所述P型突出结构由填充于所述第一开口中的P型外延层组成，所述P型突出结构之间自对准形成顶部沟槽。
步骤五、外延生长第二N型外延层，所述第二N型外延层形成于所述顶部沟槽的侧面和底部表面并延伸到所述顶部沟槽外的所述P型薄层的表面；所述第二N型外延层在所述顶部沟槽内部自对准围成一个沟槽栅的栅极沟槽。
步骤六、依次形成所述沟槽栅的栅介质层和多晶硅栅，所述栅介质层形成于所述栅极沟槽的侧面和底部表面并延伸到所述栅极沟槽外的所述第二N型外延层表面；所述多晶硅栅填充形成有所述栅介质层的所述栅极沟槽并延伸到所述栅极沟槽外的所述栅介质层表面。
步骤七、进行多晶硅回刻使所述多晶硅栅仅填充于所述栅极沟槽中；去除所述栅极沟槽外的所述栅介质层。
由所述P型薄层之间的所述第一N型外延层和所述第二N型外延层叠加形成N型薄层，在所述N型薄层的顶部自对准形成有所述沟槽栅；超结由所述N型薄层和所述P型薄层交替排列形成。
进一步的改进是，所述N型半导体衬底为硅衬底。
进一步的改进是，所述第一N型外延层为第一N型硅外延层，所述P型外延层为P型硅外延层，所述第二N型外延层为第二N型硅外延层。
进一步的改进是，所述硬质掩膜层由第一氧化层、第二氮化层和第三氧化层组成。
在步骤二中刻蚀形成所述超结沟槽之后，依次去除所述第三氧化层和所述第二氮化层，使所述第一开口的深度由所述第一氧化层的厚度确定。
进一步的改进是，还包括步骤：在所述超结的表面形成P型体区，所述P型体区的深度小于等于所述栅极沟槽的深度，被所述多晶硅栅侧面覆盖的所述P型体区的表面用于形成沟道。
进一步的改进是，所述P型体区同时覆盖了所述P型薄层的顶部表面和所述N型薄层的顶部表面以及所述P型薄层顶部的所述第二N型外延层。
进一步的改进是，还包括步骤：
形成源区、层间膜、接触孔、正面金属层、漏区和背面金属层。
所述源区形成于所述P型体区的表面且所述源区和对应的所述沟槽栅的侧面自对准。
所述正面金属层光刻刻蚀后形成源极和栅极。
所述接触孔穿过所述层间膜，所述源区通过顶部的接触孔连接到所述源极，所述多晶硅栅通过顶部的接触孔连接到栅极。
所述漏区形成于所述超结的背面，所述背面金属层形成在所述漏区的背面并组成的漏极。
本发明结合沟槽填充形成的P型薄层的工艺特征实现沟槽栅的栅极沟槽的自对准定义，主要是利用P型薄层对应的超结沟槽需要采用硬质掩膜层形成的第一开口定义，这样在P型薄层对应的P型外延层将超结沟槽和第一开口完全填充之后，能自对准去除第一开口之间的硬质掩膜层，第一开口中填充的P型外延层作为P型薄层的P型突出结构之间的区域则自对准形成顶部沟槽；
之后在顶部沟槽的侧面和底部表面进一步外延生长第二N型外延层则能形成由第二N型外延层在顶部沟槽内部自对准围成的沟槽栅的栅极沟槽，故本发明实现了栅极沟槽的自对准形成，由于后续的栅介质层和多晶硅栅都不需要光罩，所以，本发明能自对准定义出沟槽栅，从而能节省一张沟槽栅光罩并节约成本，还有利于器件的尺寸进一步的缩小。
另外，本发明对硬质掩膜层进行层次化设置后还能精确定义处顶部沟槽的深度，例如将硬质掩膜层设计为由第一氧化层、第二氮化层和第三氧化层叠加而成的结构，在超结结构刻蚀之后，第三氧化层虽然有一定的消耗，但是之后去除第三氧化层和第二氮化层，使得第一开口的深度完全由第一氧化层的厚度确定，这样后续的顶部沟槽的深度也就完全由第一氧化层的厚度取得，所以本发明能实现顶部沟槽的深度的精确定义。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例沟槽栅超结器件的结构示意图；
图2A-图2J是本发明实施例方法各步骤中器件的结构示意图。
具体实施方式
如图1所示，是本发明实施例沟槽栅超结器件的结构示意图；本发明实施例沟槽栅超结器件包括：
超结沟槽101，形成于第一N型外延层2中；在所述第一N型外延层2表面形成有硬质掩膜层，所述超结沟槽101由所述硬质掩膜层光刻刻蚀形成的第一开口204定义。所述第一开口204请参考图2B所示。
在所述超结沟槽101和顶部的所述第一开口204中填充有P型外延层3并组成P型薄层3。
在所述P型薄层3形成后所述硬质掩膜层被去除且形成所述P型薄层3的P型突出结构，所述P型突出结构由填充于所述第一开口204中的P型外延层3组成，所述P型突出结构之间自对准形成顶部沟槽102。图1中，AA线对应的面为所述第一N型外延层2的顶部表面，所述P型突出结构是所述P型薄层3的位于AA线之上的部分。
在所述顶部沟槽102的侧面和底部表面形成有第二N型外延层4，所述第二N型外延层4在所述顶部沟槽102内部自对准围成一个沟槽栅的栅极沟槽103。
在所述栅极沟槽103的侧面和底部表面形成有所述沟槽栅的栅介质层5，所述沟槽栅的多晶硅栅6填充于形成有所述栅介质层5的所述栅极沟槽103中。本发明实施例中，所述栅介质层5为栅氧化层。
由所述P型薄层3之间的所述第一N型外延层2和所述第二N型外延层4叠加形成N型薄层，在所述N型薄层的顶部自对准形成有所述沟槽栅。
超结由所述N型薄层和所述P型薄层3交替排列形成。
本发明实施例中，所述第一N型外延层2形成于N型半导体衬底1表面。
所述N型半导体衬底1为硅衬底。所述第一N型外延层2为第一N型硅外延层，所述P型外延层3为P型硅外延层，所述第二N型外延层4为第二N型硅外延层。
在所述超结的表面形成由P型体区7，所述P型体区7的深度小于等于所述栅极沟槽103的深度，被所述多晶硅栅6侧面覆盖的所述P型体区7的表面用于形成沟道。
源区8形成于所述P型体区7的表面且所述源区8和对应的所述沟槽栅的侧面自对准。
沟槽栅超结器件还包括：
层间膜9，接触孔10，正面金属层11，所述正面金属层11光刻刻蚀后形成源极和栅极。
所述接触孔10穿过所述层间膜9，所述源区8通过顶部的接触孔10连接到所述源极，所述多晶硅栅6通过顶部的接触孔10连接到栅极。在所述源区8对应的接触孔10的底部通常还形成有P+掺杂的体区引出区。
漏区形成于所述超结的背面，在所述漏区的背面形成有由背面金属层组成的漏极。
本发明实施例结合沟槽填充形成的P型薄层3的工艺特征实现沟槽栅的栅极沟槽103的自对准定义，主要是利用P型薄层3对应的超结沟槽101需要采用硬质掩膜层形成的第一开口204定义，这样在P型薄层3对应的P型外延层3将超结沟槽101和第一开口204完全填充之后，能自对准去除第一开口204之间的硬质掩膜层，第一开口204中填充的P型外延层3作为P型薄层3的P型突出结构之间的区域则自对准形成顶部沟槽102；
之后在顶部沟槽102的侧面和底部表面进一步外延生长第二N型外延层4则能形成由第二N型外延层4在顶部沟槽102内部自对准围成的沟槽栅的栅极沟槽103，故本发明实现了栅极沟槽103的自对准形成，由于后续的栅介质层5和多晶硅栅6都不需要光罩，所以，本发明能自对准定义出沟槽栅，从而能节省一张沟槽栅光罩并节约成本，还有利于器件的尺寸进一步的缩小。
另外，本发明实施例对硬质掩膜层进行层次化设置后还能精确定义处顶部沟槽102的深度，例如将硬质掩膜层设计为由第一氧化层201、第二氮化层202和第三氧化层203叠加而成的结构，在超结结构刻蚀之后，第三氧化层203虽然有一定的消耗，但是之后去除第三氧化层203和第二氮化层202，使得第一开口204的深度完全由第一氧化层201的厚度确定，这样后续的顶部沟槽102的深度也就完全由第一氧化层201的厚度取得，所以本发明实施例能实现顶部沟槽102的深度的精确定义。
如图2A至图2J所示，是本发明实施例方法各步骤中器件的结构示意图，本发明实施例沟槽栅超结器件的制造方法包括如下步骤：
步骤一、如图2A所示，提供表面形成有第一N型外延层2的N型半导体衬底1，在所述第一N型外延层2表面形成硬质掩膜层。
所述N型半导体衬底1为硅衬底。所述第一N型外延层2为第一N型硅外延层。后续的P型外延层3为P型硅外延层，第二N型外延层4为第二N型硅外延层。
本发明实施例方法中，所述硬质掩膜层由第一氧化层201、第二氮化层202和第三氧化层203组成。
步骤二、如图2B所示，采用光刻定义加刻蚀的工艺方法对所述硬质掩膜层刻蚀后形成第一开口204。
如图2C所示，以所述硬质掩膜层为掩膜对所述第一开口204底部的所述第一N型外延层2进行刻蚀形成所述超结沟槽101。
如图2D所示，形成所述超结沟槽101之后，依次去除所述第三氧化层203和所述第二氮化层202，使所述第一开口204的深度由所述第一氧化层201的厚度确定。
步骤三、如图2E所示，采用外延生长工艺形成P型外延层3，P型外延层3填充在所述超结沟槽101和顶部的所述第一开口204中并延伸到所述第一开口204之外的所述第一氧化层201的表面。
之后，对所述P型外延层3进行回刻所述第一开口204外的所述P型外延层3都去除以及将所述第一开口204区域中的所述P型外延层3的表面和所述所述第一开口204的顶部表面相平，形成仅由填充于所述超结沟槽101和顶部的所述第一开口204中的所述P型外延层3组成的P型薄层3。
步骤四、如图2F所示，去除所述硬质掩膜层并露出所述P型薄层3的P型突出结构，所述P型突出结构由填充于所述第一开口204中的P型外延层3组成，所述P型突出结构之间自对准形成顶部沟槽102。由图2F所示可知，所述顶部沟槽102的深度完全由所述第一氧化层201的厚度定义。
步骤五、如图2G所示，外延生长第二N型外延层4，所述第二N型外延层4形成于所述顶部沟槽102的侧面和底部表面并延伸到所述顶部沟槽102外的所述P型薄层3的表面；所述第二N型外延层4在所述顶部沟槽102内部自对准围成一个沟槽栅的栅极沟槽103。
步骤六、如图2H所示，形成所述沟槽栅的栅介质层5，所述栅介质层5形成于所述栅极沟槽103的侧面和底部表面并延伸到所述栅极沟槽103外的所述第二N型外延层4表面；如图2I所示，形成多晶硅栅6，所述多晶硅栅6填充形成有所述栅介质层5的所述栅极沟槽103并延伸到所述栅极沟槽103外的所述栅介质层5表面。
步骤七、如图2J所示，进行多晶硅回刻使所述多晶硅栅6仅填充于所述栅极沟槽103中；去除所述栅极沟槽103外的所述栅介质层5。
由所述P型薄层3之间的所述第一N型外延层2和所述第二N型外延层4叠加形成N型薄层，在所述N型薄层的顶部自对准形成有所述沟槽栅；超结由所述N型薄层和所述P型薄层3交替排列形成。
还包括步骤：
在所述超结的表面形成P型体区7，所述P型体区7的深度小于等于所述栅极沟槽103的深度，被所述多晶硅栅6侧面覆盖的所述P型体区7的表面用于形成沟道。
所述P型体区7同时覆盖了所述P型薄层3的顶部表面和所述N型薄层的顶部表面以及所述P型薄层3顶部的所述第二N型外延层4。这样，所述P型薄层3顶部的所述第二N型外延层4直接保留并作为所述P型体区7的一部分。
形成源区8、层间膜9、接触孔10、正面金属层11、漏区和背面金属层。
所述源区8形成于所述P型体区7的表面且所述源区8和对应的所述沟槽栅的侧面自对准。
所述正面金属层11光刻刻蚀后形成源极和栅极。
所述接触孔10穿过所述层间膜9，所述源区8通过顶部的接触孔10连接到所述源极，所述多晶硅栅6通过顶部的接触孔10连接到栅极。
所述漏区形成于所述超结的背面，所述背面金属层形成在所述漏区的背面并组成的漏极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种沟槽栅超结器件，其特征在于，包括：
超结沟槽，形成于第一N型外延层中；在所述第一N型外延层表面形成有硬质掩膜层，所述超结沟槽由所述硬质掩膜层光刻刻蚀形成的第一开口定义；
在所述超结沟槽和顶部的所述第一开口中填充有P型外延层并组成P型薄层；
在所述P型薄层形成后所述硬质掩膜层被去除且形成所述P型薄层的P型突出结构，所述P型突出结构由填充于所述第一开口中的P型外延层组成，所述P型突出结构之间自对准形成顶部沟槽；
在所述顶部沟槽的侧面和底部表面形成有第二N型外延层，所述第二N型外延层在所述顶部沟槽内部自对准围成一个沟槽栅的栅极沟槽；
在所述栅极沟槽的侧面和底部表面形成有所述沟槽栅的栅介质层，所述沟槽栅的多晶硅栅填充于形成有所述栅介质层的所述栅极沟槽中；
由所述P型薄层之间的所述第一N型外延层和所述第二N型外延层叠加形成N型薄层，在所述N型薄层的顶部自对准形成有所述沟槽栅；
超结由所述N型薄层和所述P型薄层交替排列形成。
2.如权利要求1所述的沟槽栅超结器件，其特征在于：所述第一N型外延层形成于N型半导体衬底表面。
3.如权利要求2所述的沟槽栅超结器件，其特征在于：所述N型半导体衬底为硅衬底。
4.如权利要求3所述的沟槽栅超结器件，其特征在于：所述第一N型外延层为第一N型硅外延层，所述P型外延层为P型硅外延层，所述第二N型外延层为第二N型硅外延层。
5.如权利要求1所述的沟槽栅超结器件，其特征在于：在所述超结的表面形成有P型体区，所述P型体区的深度小于等于所述栅极沟槽的深度，被所述多晶硅栅侧面覆盖的所述P型体区的表面用于形成沟道。
6.如权利要求5所述的沟槽栅超结器件，其特征在于：源区形成于所述P型体区的表面且所述源区和对应的所述沟槽栅的侧面自对准。
7.如权利要求6所述的沟槽栅超结器件，其特征在于：沟槽栅超结器件还包括：
层间膜，接触孔，正面金属层，所述正面金属层光刻刻蚀后形成源极和栅极；
所述接触孔穿过所述层间膜，所述源区通过顶部的接触孔连接到所述源极，所述多晶硅栅通过顶部的接触孔连接到栅极。
8.如权利要求7所述的沟槽栅超结器件，其特征在于：漏区形成于所述超结的背面，在所述漏区的背面形成有由背面金属层组成的漏极。
9.一种沟槽栅超结器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供表面形成有第一N型外延层的N型半导体衬底，在所述第一N型外延层表面形成硬质掩膜层；
步骤二、采用光刻定义加刻蚀的工艺方法依次形成第一开口和超结沟槽，所述第一开口由对所述硬质掩膜层刻蚀后形成，所述超结沟槽由对所述第一开口底部的所述第一N型外延层进行刻蚀形成；
步骤三、在所述超结沟槽和顶部的所述第一开口中填充P型外延层并组成P型薄层；
步骤四、去除所述硬质掩膜层并露出所述P型薄层的P型突出结构，所述P型突出结构由填充于所述第一开口中的P型外延层组成，所述P型突出结构之间自对准形成顶部沟槽；
步骤五、外延生长第二N型外延层，所述第二N型外延层形成于所述顶部沟槽的侧面和底部表面并延伸到所述顶部沟槽外的所述P型薄层的表面；所述第二N型外延层在所述顶部沟槽内部自对准围成一个沟槽栅的栅极沟槽；
步骤六、依次形成所述沟槽栅的栅介质层和多晶硅栅，所述栅介质层形成于所述栅极沟槽的侧面和底部表面并延伸到所述栅极沟槽外的所述第二N型外延层表面；所述多晶硅栅填充形成有所述栅介质层的所述栅极沟槽并延伸到所述栅极沟槽外的所述栅介质层表面；
步骤七、进行多晶硅回刻使所述多晶硅栅仅填充于所述栅极沟槽中；去除所述栅极沟槽外的所述栅介质层；
由所述P型薄层之间的所述第一N型外延层和所述第二N型外延层叠加形成N型薄层，在所述N型薄层的顶部自对准形成有所述沟槽栅；超结由所述N型薄层和所述P型薄层交替排列形成。
10.如权利要求9所述的沟槽栅超结器件的制造方法的制造方法，其特征在于：所述N型半导体衬底为硅衬底。
11.如权利要求10所述的沟槽栅超结器件的制造方法的制造方法，其特征在于：所述第一N型外延层为第一N型硅外延层，所述P型外延层为P型硅外延层，所述第二N型外延层为第二N型硅外延层。
12.如权利要求9所述的沟槽栅超结器件的制造方法的制造方法，其特征在于：所述硬质掩膜层由第一氧化层、第二氮化层和第三氧化层组成；
在步骤二中刻蚀形成所述超结沟槽之后，依次去除所述第三氧化层和所述第二氮化层，使所述第一开口的深度由所述第一氧化层的厚度确定。
13.如权利要求9所述的沟槽栅超结器件的制造方法，其特征在于：还包括步骤：在所述超结的表面形成P型体区，所述P型体区的深度小于等于所述栅极沟槽的深度，被所述多晶硅栅侧面覆盖的所述P型体区的表面用于形成沟道。
14.如权利要求13所述的沟槽栅超结器件的制造方法，其特征在于：所述P型体区同时覆盖了所述P型薄层的顶部表面和所述N型薄层的顶部表面以及所述P型薄层顶部的所述第二N型外延层。
15.如权利要求9所述的沟槽栅超结器件的制造方法，其特征在于：还包括步骤：
形成源区、层间膜、接触孔、正面金属层、漏区和背面金属层；
所述源区形成于所述P型体区的表面且所述源区和对应的所述沟槽栅的侧面自对准；
所述正面金属层光刻刻蚀后形成源极和栅极；
所述接触孔穿过所述层间膜，所述源区通过顶部的接触孔连接到所述源极，所述多晶硅栅通过顶部的接触孔连接到栅极；
所述漏区形成于所述超结的背面，所述背面金属层形成在所述漏区的背面并组成的漏极。
CN201810696314.8A 2018-06-29 2018-06-29 沟槽栅超结器件及其制造方法 Active CN108807517B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810696314.8A CN108807517B (zh) 2018-06-29 2018-06-29 沟槽栅超结器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810696314.8A CN108807517B (zh) 2018-06-29 2018-06-29 沟槽栅超结器件及其制造方法

Publications (2)

Publication Number Publication Date
CN108807517A CN108807517A (zh) 2018-11-13
CN108807517B true CN108807517B (zh) 2021-06-08

Family

ID=64072635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810696314.8A Active CN108807517B (zh) 2018-06-29 2018-06-29 沟槽栅超结器件及其制造方法

Country Status (1)

Country Link
CN (1) CN108807517B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768522A (zh) * 2019-11-01 2021-05-07 南通尚阳通集成电路有限公司 超结器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187941B2 (en) * 2006-12-28 2012-05-29 Renesas Electronics Corporation Method of manufacturing semiconductor device
CN103325681A (zh) * 2012-03-20 2013-09-25 宁波敏泰光电科技有限公司 一种离子自对准注入的超结mosfet及其制造方法
CN103377903A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 含有沟槽栅的深沟槽型超级结的栅沟槽的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216587A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187941B2 (en) * 2006-12-28 2012-05-29 Renesas Electronics Corporation Method of manufacturing semiconductor device
CN103325681A (zh) * 2012-03-20 2013-09-25 宁波敏泰光电科技有限公司 一种离子自对准注入的超结mosfet及其制造方法
CN103377903A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 含有沟槽栅的深沟槽型超级结的栅沟槽的形成方法

Also Published As

Publication number Publication date
CN108807517A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
US7067376B2 (en) High voltage power MOSFET having low on-resistance
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
EP1717865B1 (en) Method of making a transistor
CN107331706B (zh) 沟槽栅超结器件及其制造方法
KR20040033313A (ko) 셀 트렌치 게이트 전계 효과 트렌지스터 및 그 제조 방법
KR20180135035A (ko) 초접합 전력 트랜지스터 및 그 제조방법
US20110298042A1 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
KR101832334B1 (ko) 반도체소자 및 그 제조방법
TW201423869A (zh) 溝渠式電晶體的製作方法
CN111370463A (zh) 沟槽栅功率器件及其制造方法
JP2009081397A (ja) 半導体装置および半導体装置の製造方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
WO2023066096A1 (zh) 超级结器件及其制造方法
CN105895533B (zh) 超结结构的制造方法
CN110767743A (zh) 半导体器件的制作方法、超结器件及其制作方法
CN107785365B (zh) 集成有结型场效应晶体管的器件及其制造方法
CN111200018B (zh) 半导体器件及半导体器件制备方法
CN108091683B (zh) 半导体功率器件的超结结构及其制作方法
CN108807517B (zh) 沟槽栅超结器件及其制造方法
US20010023957A1 (en) Trench-gate semiconductor devices
CN116646252A (zh) 超级结器件的制造方法、超级结器件、芯片和电路
CN114023650B (zh) 超级结器件的制造方法
KR102532028B1 (ko) 반도체 초접합 소자의 제조 방법
US9214531B2 (en) Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
TWI524524B (zh) 功率半導體元件之製法及結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant