CN109119477B - 沟槽栅mosfet及其制造方法 - Google Patents
沟槽栅mosfet及其制造方法 Download PDFInfo
- Publication number
- CN109119477B CN109119477B CN201810984537.4A CN201810984537A CN109119477B CN 109119477 B CN109119477 B CN 109119477B CN 201810984537 A CN201810984537 A CN 201810984537A CN 109119477 B CN109119477 B CN 109119477B
- Authority
- CN
- China
- Prior art keywords
- opening
- trench
- region
- gate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 66
- 229920005591 polysilicon Polymers 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000001259 photo etching Methods 0.000 claims abstract description 14
- 230000010354 integration Effects 0.000 claims abstract description 10
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 158
- 230000006872 improvement Effects 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种沟槽栅MOSFET，在半导体衬底中形成有多个穿过阱区的沟槽；沟槽的宽度由第一开口定义，第一开口由硬质掩膜层光刻刻蚀形成；在沟槽中填充有由多晶硅组成的多晶硅栅；在多晶硅栅顶部的第一开口中填充有第一介质层，在第一介质层的自对准定义下第一开口之间的硬质掩膜层被去除并形成第二开口；在第二开口的内侧面自对准形成有第一内侧墙，第一内侧墙将第二开口缩小为第三开口；第三开口底部还穿过源区并延伸到阱区中，在第三开口中填充有金属层从而在源区顶部自对准形成源接触孔。本发明公开了一种沟槽栅MOSFET的制造方法。本发明使器件各单元结构之间的步进尺寸缩小，从而提高沟槽栅MOSFET的集成度。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅MOSFET；本发明还涉及一种沟槽栅MOSFET的制造方法。
背景技术
如图1A至图1L所示，是现有沟槽栅MOSFET的制造方法各步骤中的器件结构示意图；现有沟槽栅MOSFET的制造方法包括如下步骤：
步骤一、如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表面形成硬质掩膜层102，硬质掩膜层102能采用氧化层，或采用氧化层加氮化层。
步骤二、如图1B所示，之后采用光刻工艺对硬质掩膜层102进行刻蚀定义出栅极形成区域，之后再以硬质掩膜层102为掩模对半导体衬底101进行刻蚀形成沟槽103。
沟槽栅MOSFET包括电流流动区和栅极引出区，所述栅极引出区位于所述电流流动区的外侧，所述栅极引出区中的沟槽单独用标记103a表示，可知所述栅极引出区中的沟槽103a和所述电流流动区中的沟槽103相连通。
如图1C所示，去除所述硬质掩膜层102。
步骤三、如图1D所示，在沟槽103的侧面和底部表面形成栅介质层如栅氧化层104。
步骤四、如图1E所示，在所述沟槽103和103a中填充多晶硅形成多晶硅栅105。所述栅极引出区中的多晶硅栅105和所述电流流动区中的多晶硅栅105相连接。
步骤五、如图1F所示，对多晶硅栅105进行回刻。
步骤六、如图1F所示，在电流流动区的所述半导体衬底101表面形成第一导电类型的阱区106，在所述阱区表面形成由第二导电类型的重掺杂区组成的源区107。对于N型沟槽栅MOSFET，第一导电类型为P型，第二导电类型为N型；对于P型沟槽栅MOSFET，第一导电类型为N型，第二导电类型为P型。
步骤七、如图1G所示，形成层间膜108。
步骤八、形成穿过所述层间膜108的接触孔109a和109b，其中，接触孔109a为源接触孔，接触孔109b即为栅接触孔；图1H所示的接触孔109a和109b为层间膜108刻蚀后、金属填充前的状态；图1I所示的接触孔109a和109b为金属填充后的状态。
步骤九、如图1J所示，形成正面金属层110。如图1K所示，对所述正面金属层110进行光刻刻蚀形成源极和栅极，接触孔109b的顶部连接所述栅极，接触孔109a的顶部连接所述源极。
步骤十、如图1L所示，所述半导体衬底101的背面形成由第二导电类型的重掺杂区组成的漏区，在所述漏区的背面形成背面金属层111并以所述背面金属层111作为漏极。
沟槽栅MOSFET的电流流动区为形成阱区106和源区107并会在多晶硅栅105将大于阈值电压的工作电压时会在被多晶硅栅105侧面覆盖的阱区106表面产生沟道并形成源漏电流的区域，电流流动区中包括多个沟槽栅MOSFET的单元结构并联形成。通常，电流流动区中的沟槽103呈等间距的平行排列，沟槽103的宽度和间距的和为沟槽栅MOSFET的单元结构的步进(pitch)，也即多晶硅栅105的步进。通过减小多晶硅105的步进能够增加沟槽栅MOSFET的沟道数目从而使沟槽栅MOSFET具有低导通电阻的优点。但是，随着沟槽栅MOSFET的Pitch尺寸进一步缩减，源接触孔109a的形成难度增大，这是因为现有方法中需要采用光刻工艺定义源接触孔109a，当Pitch尺寸减小时会使栅源之间的漏电难以抑制，也即栅源的漏电会增加，这就限制了沟槽栅MOSFET的Pitch尺寸进一步缩减。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅MOSFET，缩小沟槽栅MOSFET的电流流动区中各单元结构之间的步进尺寸，从而提高沟槽栅MOSFET的集成度以及性能。为此，本发明还提供一种沟槽栅MOSFET的制造方法。
为解决上述技术问题，本发明提供的沟槽栅MOSFET的电流流动区中的半导体衬底表面形成有第一导电类型的阱区，在所述阱区表面形成有由第二导电类型的重掺杂区组成的源区。
多个形成于所述半导体衬底中的沟槽，在纵向上各所述沟槽穿过所述阱区；各所述沟槽在横向上的宽度由第一开口定义，所述第一开口由硬质掩膜层光刻刻蚀形成。
在所述沟槽的侧面和底部表面形成有栅介质层，在所述沟槽中填充有由多晶硅组成的多晶硅栅。
在所述多晶硅栅顶部的所述第一开口中填充有第一介质层，所述第一介质层的材料和所述硬质掩膜层的材料不同，在所述第一介质层的自对准定义下所述第一开口之间的所述硬质掩膜层被去除并形成第二开口。
在所述第二开口的内侧面自对准形成有由第二介质层组成的第一内侧墙，所述第一内侧墙将所述第二开口缩小为第三开口。
所述第三开口底部的所述半导体衬底的材料被自对准去除使所述第三开口的底部穿过所述源区并延伸到所述阱区中，在延伸后的所述第三开口中填充有金属层从而在所述源区顶部自对准形成源接触孔，所述源接触孔的自对准结构使所述沟槽栅MOSFET的电流流动区中各单元结构之间的步进尺寸缩小，从而提高所述沟槽栅MOSFET的集成度。
进一步的改进是，在沟槽栅MOSFET的电流流动区的外侧形成有栅极引出区，所述栅极引出区中的沟槽和所述电流流动区中的沟槽相连通且所述栅极引出区中的多晶硅栅和所述电流流动区中的多晶硅栅相连接。
所述阱区延伸到所述栅极引出区中，在所述栅极引出区中的所述阱区表面未形成源区。
在所述栅极引出区的所述多晶硅栅的顶部的所述第一开口中完全填充有所述第一介质层并形成有第四开口，所述第四开口通过光刻定义，所述第四开口穿过所述栅极引出区的所述第一介质层，所述第四开口的底部还延伸到所述多晶硅栅中并在延伸后的所述第四开口中填充有金属层从而形成栅接触孔。
进一步的改进是，在所述源接触孔的顶部形成有由正面金属层图形化形成的源极，在所述栅接触孔的顶部形成有由正面金属层图形化形成的栅极。
进一步的改进是，在所述源接触孔的底部的所述阱区中形成有第一导电类型重掺杂的阱接触区，所述阱接触区和所述源接触孔的底部接触。
进一步的改进是，由第二导电类型的重掺杂区组成的漏区形成于所述半导体衬底的背面，在所述漏区的背面形成有由背面金属层组成的漏极。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述硬质掩膜层由第一氧化层、第二氮化层和第三氧化层叠加而成。
所述第一介质层由第四氧化层组成。
所述第二介质层由第五氧化层组成。
进一步的改进是，所述栅介质层为栅氧化层。
为解决上述技术问题，本发明提供的沟槽栅MOSFET的制造方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底中形成第一导电类型的阱区。
步骤二、在形成有所述阱区的所述半导体衬底表面形成硬质掩膜层。
步骤三、采用光刻工艺定义出沟槽的形成区域，对所述硬质掩膜层进行刻蚀形成第一开口；在所述第一开口的定义下对所述第一开口底部的所述半导体衬底进行刻蚀形成所述沟槽；所述沟槽包括多个且在纵向上各所述沟槽穿过所述阱区。
步骤四、在所述沟槽的侧面和底部表面形成栅介质层，在所述沟槽中填充由多晶硅组成的多晶硅栅；所述多晶硅栅被回刻的表面和所述半导体衬底的表面相平并将所述第一开口完全打开。
步骤五、采用淀积加回刻的工艺在所述多晶硅栅顶部的所述第一开口中填充第一介质层，所述第一介质层的材料和所述硬质掩膜层的材料不同。
步骤六、在所述第一介质层的自对准定义下将所述第一开口之间的所述硬质掩膜层去除并形成第二开口。
步骤七、进行第二导电类型的重掺杂离子注入在沟槽栅MOSFET的电流流动区中的所述阱区表面形成源区。
步骤八、淀积第二介质层并对所述第二介质层进行全面刻蚀从而在所述第二开口的内侧面自对准形成由所述第二介质层组成的第一内侧墙，所述第一内侧墙将所述第二开口缩小为第三开口。
步骤九、对所述第三开口底部的所述半导体衬底进行自对准刻蚀从而将所述第三开口的底部穿过所述源区并延伸到所述阱区中。
步骤十、在所述第三开口中填充金属层从而在所述源区顶部自对准形成源接触孔，所述源接触孔的自对准结构使所述沟槽栅MOSFET的电流流动区中各单元结构之间的步进尺寸缩小，从而提高所述沟槽栅MOSFET的集成度。
进一步的改进是，在沟槽栅MOSFET的电流流动区的外侧形成有栅极引出区，所述栅极引出区中的沟槽和所述电流流动区中的沟槽同时形成且相连通，所述栅极引出区的沟槽中的栅介质层和所述电流流动区的沟槽中的栅介质层同时形成，所述栅极引出区的沟槽中的多晶硅栅和所述电流流动区的沟槽中的多晶硅栅同时形成。
步骤七中在所述栅极引出区的所述阱区表面未形成源区。
步骤八在淀积所述第二介质层之后，还包括进行光刻刻蚀在所述栅极引出区的多晶硅栅的顶部形成第四开口的步骤，所述第四开口穿过所述第二介质层以及所述第二介质层底部的位于所述第一开口中的所述第一介质层。
之后在进行对所述第二介质层的全面刻蚀形成所述第一内侧墙的同时将所述栅极引出区的所述第一开口顶部的所述第二介质层都去除，使所述第四开口仅穿过所述第一介质层。
步骤九中在对所述第三开口底部的所述半导体衬底进行自对准刻蚀的同时对所述第四开口底部的所述多晶硅栅进行自对准刻蚀，使所述第四开口的底部还延伸到所述多晶硅栅中。
步骤十中同时在所述第四开口中填充金属层从而形成栅接触孔。
进一步的改进是，还包括：
步骤十一、形成正面金属层并采用光刻刻蚀工艺对所述正面金属层进行图形化形成源极和栅极，所述源接触孔的顶部和所述源极接触，所述栅接触孔的顶部和所述栅极接触。
步骤十二、在所述半导体衬底的背面形成由第二导电类型的重掺杂区组成的漏区，在所述漏区的背面形成背面金属层并由所述背面金属层组成漏极。
进一步的改进是，步骤九完成之后还包括进行第一导电类型重掺杂的注入在所述源接触孔的底部的所述阱区中形成阱接触区的步骤，所述阱接触区和所述源接触孔的底部接触。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述硬质掩膜层由第一氧化层、第二氮化层和第三氧化层叠加而成。
所述第一介质层由第四氧化层组成。
所述第二介质层由第五氧化层组成。
进一步的改进是，所述栅介质层为栅氧化层。
本发明结合定义沟槽的硬质掩膜层，通过在填充在沟槽中的多晶硅栅顶部的第一开口中填充和硬质掩膜层材料不同的第一介质层，能够自对准的去除硬质掩膜层并形成第二开口，而在第二开口的内侧面能自对准形成第一内侧墙，第一内侧墙能将第二开口缩小为第三开口，第三开口能够自对准定义处源接触孔的形成区域并通过在第三开口中填充金属层形成源接触孔，所以本发明的源接触孔的横向位置完成是通过自对准工艺实现，不需要采用光刻工艺定义，由于自对准工艺不会产生光刻工艺所带来的套准误差，所以本发明能使电流流动区的沟槽之间的间距缩短到最小，从而能缩小沟槽栅MOSFET的电流流动区中各单元结构之间的步进尺寸，从而提高沟槽栅MOSFET的集成度；沟槽栅MOSFET的电流流动区中各单元结构的步进的缩小能提高沟道的密度，从而能降低器件的导通电阻，提高器件的性能；另外，本发明能节省一块定义源接触孔的光罩，能节约成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1L是现有沟槽栅MOSFET的制造方法各步骤中的器件结构示意图；
图2是本发明实施例沟槽栅MOSFET的结构示意图；
图3A-图3T是本发明实施例沟槽栅MOSFET的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例沟槽栅MOSFET的结构示意图；本发明实施例沟槽栅MOSFET的电流流动区中的半导体衬底1表面形成有第一导电类型的阱区2，在所述阱区2表面形成有由第二导电类型的重掺杂区组成的源区6。
多个形成于所述半导体衬底1中的沟槽302，在纵向上各所述沟槽302穿过所述阱区2；各所述沟槽302在横向上的宽度由第一开口301定义，所述第一开口301由硬质掩膜层202光刻刻蚀形成。所述第一开口301请参考图3D所示。
在所述沟槽302的侧面和底部表面形成有栅介质层3，在所述沟槽302中填充有由多晶硅组成的多晶硅栅4。
在所述多晶硅栅4顶部的所述第一开口301中填充有第一介质层5，所述第一介质层5的材料和所述硬质掩膜层202的材料不同，在所述第一介质层5的自对准定义下所述第一开口301之间的所述硬质掩膜层202被去除并形成第二开口303。所述第二开口303请参考图3L所示。
在所述第二开口303的内侧面自对准形成有由第二介质层7组成的第一内侧墙7，所述第一内侧墙7将所述第二开口303缩小为第三开口305。所述第三开口305请参考图3P所示。
所述第三开口305底部的所述半导体衬底1的材料被自对准去除使所述第三开口305的底部穿过所述源区6并延伸到所述阱区2中，在延伸后的所述第三开口305中填充有金属层9从而在所述源区6顶部自对准形成源接触孔，所述源接触孔的自对准结构使所述沟槽栅MOSFET的电流流动区中各单元结构之间的步进尺寸缩小，从而提高所述沟槽栅MOSFET的集成度。本发明实施例中，在沟槽栅MOSFET的电流流动区的外侧形成有栅极引出区，所述栅极引出区中的沟槽单独用标记302a表示，所述栅极引出区中的沟槽302a和所述电流流动区中的沟槽302相连通且所述栅极引出区中的多晶硅栅4和所述电流流动区中的多晶硅栅4相连接。
所述阱区2延伸到所述栅极引出区中，在所述栅极引出区中的所述阱区2表面未形成源区6。
在所述栅极引出区的所述多晶硅栅4的顶部的所述第一开口301中完全填充有所述第一介质层5并形成有第四开口304，所述第四开口304通过光刻定义，所述第四开口304穿过所述栅极引出区的所述第一介质层5，所述第四开口304的底部还延伸到所述多晶硅栅4中并在延伸后的所述第四开口304中填充有金属层9从而形成栅接触孔。所述第四开口304请参考图3N所示。在所述源接触孔和所述栅接触孔中，金属层9通常采用钨金属，在钨金属和所述半导体衬底1之间还形成有阻挡层和粘附层9a。
在所述源接触孔的顶部形成有由正面金属层10图形化形成的源极，在所述栅接触孔的顶部形成有由正面金属层10图形化形成的栅极。
在所述源接触孔的底部的所述阱区2中形成有第一导电类型重掺杂的阱接触区8，所述阱接触区8和所述源接触孔的底部接触。
由第二导电类型的重掺杂区组成的漏区形成于所述半导体衬底1的背面，在所述漏区的背面形成有由背面金属层组成的漏极。
本发明实施例中，所述半导体衬底1为硅衬底。
所述硬质掩膜层202由第一氧化层202a、第二氮化层202b和第三氧化层202c叠加而成。
所述第一介质层5由第四氧化层组成。
所述第二介质层7由第五氧化层组成。
进一步的改进是，所述栅介质层3为栅氧化层。
本发明实施例沟槽栅MOSFET为N型器件，第一导电类型为P型，第二导电类型为N型。在其它实施例中也能为：沟槽栅MOSFET为P型器件，第一导电类型为N型，第二导电类型为P型。
本发明实施例结合定义沟槽302的硬质掩膜层202，通过在填充在沟槽302中的多晶硅栅4顶部的第一开口301中填充和硬质掩膜层202材料不同的第一介质层5，能够自对准的去除硬质掩膜层202并形成第二开口303，而在第二开口303的内侧面能自对准形成第一内侧墙7，第一内侧墙7能将第二开口303缩小为第三开口305，第三开口305能够自对准定义处源接触孔的形成区域并通过在第三开口305中填充金属层形成源接触孔，所以本发明实施例的源接触孔的横向位置完成是通过自对准工艺实现，不需要采用光刻工艺定义，由于自对准工艺不会产生光刻工艺所带来的套准误差，所以本发明实施例能使电流流动区的沟槽302之间的间距缩短到最小，从而能缩小沟槽栅MOSFET的电流流动区中各单元结构之间的步进尺寸，从而提高沟槽栅MOSFET的集成度；沟槽栅MOSFET的电流流动区中各单元结构的步进的缩小能提高沟道的密度，从而能降低器件的导通电阻，提高器件的性能；另外，本发明实施例能节省一块定义源接触孔的光罩，能节约成本。
如图3A至图3T所示，是本发明实施例沟槽栅MOSFET的制造方法各步骤中的器件结构示意图，本发明实施例沟槽栅MOSFET的制造方法包括如下步骤：
步骤一、提供一半导体衬底1，在所述半导体衬底1中形成第一导电类型的阱区2。如图3A所示，所述阱区2通过离子注入加退火形成，在进行所述阱区2的离子注入之前还包括在所述半导体衬底1的表面形成掩蔽氧化层(Screen oxide)201的步骤；如图3B所示，之后在进行所述阱区2的离子注入和退火推进。
之后，去除所述掩蔽氧化层201。所述掩蔽氧化层201的厚度约为
步骤二、如图3C所示，在形成有所述阱区2的所述半导体衬底1表面形成硬质掩膜层202。
步骤三、如图3D所示，采用光刻工艺形成光刻胶图形203，光刻胶图形203定义出沟槽302的形成区域。
对所述硬质掩膜层202进行刻蚀形成第一开口301。如图3E所示，之后去除光刻胶图形203。
如图3F所示，在所述第一开口301的定义下对所述第一开口301底部的所述半导体衬底1进行刻蚀形成所述沟槽302；所述沟槽302包括多个且在纵向上各所述沟槽302穿过所述阱区2。
本发明实施例方法中，在沟槽栅MOSFET的电流流动区的外侧形成有栅极引出区，所述栅极引出区中的沟槽302a和所述电流流动区中的沟槽302同时形成且相连通。
步骤四、如图3G所示，在所述沟槽302的侧面和底部表面形成栅介质层3。
如图3H所示，在所述沟槽302中填充由多晶硅组成的多晶硅栅4；所述多晶硅栅4对应的多晶硅采用淀积工艺形成；之后进行如图3I所示的多晶硅回刻，所述多晶硅栅4被回刻的表面和所述半导体衬底1的表面相平并将所述第一开口301完全打开。
本发明实施例方法中，所述栅极引出区的沟槽302a中的栅介质层3和所述电流流动区的沟槽302中的栅介质层3同时形成，所述栅极引出区的沟槽302a中的多晶硅栅4和所述电流流动区的沟槽302中的多晶硅栅4同时形成。
步骤五、如图3J所示，采用淀积加回刻的工艺在所述多晶硅栅4顶部的所述第一开口301中填充第一介质层5，所述第一介质层5的材料和所述硬质掩膜层202的材料不同。图3J为所述第一介质层5淀积后对应的示意图，图3K为对所述第一介质层5进行回刻后的示意图，对所述第一介质层5的回刻包括刻蚀和化学机械研磨(CMP)。
步骤六、如图3L所示，在所述第一介质层5的自对准定义下将所述第一开口301之间的所述硬质掩膜层202去除并形成第二开口303。
步骤七、如图3L所示，进行第二导电类型的重掺杂离子注入在沟槽栅MOSFET的电流流动区中的所述阱区2表面形成源区6。
本发明实施例方法中，在所述栅极引出区的所述阱区2表面未形成源区6。
步骤八、如图3M所示，淀积第二介质层7并对所述第二介质层7进行全面刻蚀从而在所述第二开口303的内侧面自对准形成由所述第二介质层7组成的第一内侧墙7，所述第一内侧墙7将所述第二开口303缩小为第三开口305。
本发明实施例方法中，在淀积所述第二介质层7之后，还包括如下步骤：
如图3N所示，进行光刻形成光刻胶图形204；在光刻胶图形204的定义下进行刻蚀从而在所述栅极引出区的多晶硅栅4的顶部形成第四开口304；所述第四开口304穿过所述第二介质层7以及所述第二介质层7底部的位于所述第一开口301中的所述第一介质层5。如图3O所示，之后去除所述光刻胶图形204。
如图3P所示，之后在进行对所述第二介质层7的全面刻蚀形成所述第一内侧墙7的同时将所述栅极引出区的所述第一开口301顶部的所述第二介质层7都去除，使所述第四开口304仅穿过所述第一介质层5。
步骤九、如图3Q所示，对所述第三开口305底部的所述半导体衬底1进行自对准刻蚀从而将所述第三开口305的底部穿过所述源区6并延伸到所述阱区2中。
本发明实施例方法中，在对所述第三开口305底部的所述半导体衬底1进行自对准刻蚀的同时对所述第四开口304底部的所述多晶硅栅4进行自对准刻蚀，使所述第四开口304的底部还延伸到所述多晶硅栅4中。
本发明实施例方法中，如图3R所示，在所述第三开口305形成之后，还包括进行第一导电类型重掺杂的注入在所述源接触孔的底部的所述阱区2中形成阱接触区8的步骤，所述阱接触区8和所述源接触孔的底部接触。
步骤十、如图3S所示，在所述第三开口305中填充金属层9从而在所述源区6顶部自对准形成源接触孔，所述源接触孔的自对准结构使所述沟槽栅MOSFET的电流流动区中各单元结构之间的步进尺寸缩小，从而提高所述沟槽栅MOSFET的集成度。本发明实施例方法中，在所述源接触孔中，金属层9通常采用钨金属，在填充钨金属之前还包括形成有阻挡层和粘附层9a的步骤。
本发明实施例方法中，还同时在所述第四开口304中填充金属层9从而形成栅接触孔。
还包括：
步骤十一、形成正面金属层10并采用光刻刻蚀工艺对所述正面金属层10进行图形化形成源极和栅极，所述源接触孔的顶部和所述源极接触，所述栅接触孔的顶部和所述栅极接触。
步骤十二、在所述半导体衬底1的背面形成由第二导电类型的重掺杂区组成的漏区，在所述漏区的背面形成背面金属层并由所述背面金属层组成漏极。
本发明实施例方法中，所述半导体衬底1为硅衬底。
所述硬质掩膜层202由第一氧化层202a、第二氮化层202b和第三氧化层202c叠加而成。
所述第一介质层5由第四氧化层组成。
所述第二介质层7由第五氧化层组成。
所述栅介质层3为栅氧化层。
本发明实施例方法中，沟槽栅MOSFET为N型器件，第一导电类型为P型，第二导电类型为N型。在其它实施例方法中也能为：沟槽栅MOSFET为P型器件，第一导电类型为N型，第二导电类型为P型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种沟槽栅MOSFET，其特征在于：
沟槽栅MOSFET的电流流动区中的半导体衬底表面形成有第一导电类型的阱区，在所述阱区表面形成有由第二导电类型的重掺杂区组成的源区；
多个形成于所述半导体衬底中的沟槽，在纵向上各所述沟槽穿过所述阱区；各所述沟槽在横向上的宽度由第一开口定义，所述第一开口由硬质掩膜层光刻刻蚀形成；
在所述沟槽的侧面和底部表面形成有栅介质层，在所述沟槽中填充有由多晶硅组成的多晶硅栅，所述多晶硅栅的顶部表面和所述半导体衬底的顶部表面相平；
在所述多晶硅栅顶部的所述第一开口中填充有第一介质层，所述第一介质层的材料和所述硬质掩膜层的材料不同，在所述第一介质层的自对准定义下所述第一开口之间的所述硬质掩膜层被去除并形成第二开口；
在所述第二开口的内侧面自对准形成有由第二介质层组成的第一内侧墙，所述第一内侧墙将所述第二开口缩小为第三开口；
所述第三开口底部的所述半导体衬底的材料被自对准去除使所述第三开口的底部穿过所述源区并延伸到所述阱区中，在延伸后的所述第三开口中填充有金属层从而在所述源区顶部自对准形成源接触孔，所述源接触孔的自对准结构使所述沟槽栅MOSFET的电流流动区中各单元结构之间的步进尺寸缩小，从而提高所述沟槽栅MOSFET的集成度。
2.如权利要求1所述的沟槽栅MOSFET，其特征在于：在沟槽栅MOSFET的电流流动区的外侧形成有栅极引出区，所述栅极引出区中的沟槽和所述电流流动区中的沟槽相连通且所述栅极引出区中的多晶硅栅和所述电流流动区中的多晶硅栅相连接；
所述阱区延伸到所述栅极引出区中，在所述栅极引出区中的所述阱区表面未形成源区；
在所述栅极引出区的所述多晶硅栅的顶部的所述第一开口中完全填充有所述第一介质层并形成有第四开口，所述第四开口通过光刻定义，所述第四开口穿过所述栅极引出区的所述第一介质层，所述第四开口的底部还延伸到所述多晶硅栅中并在延伸后的所述第四开口中填充有金属层从而形成栅接触孔。
3.如权利要求2所述的沟槽栅MOSFET，其特征在于：在所述源接触孔的顶部形成有由正面金属层图形化形成的源极，在所述栅接触孔的顶部形成有由正面金属层图形化形成的栅极。
4.如权利要求1所述的沟槽栅MOSFET，其特征在于：在所述源接触孔的底部的所述阱区中形成有第一导电类型重掺杂的阱接触区，所述阱接触区和所述源接触孔的底部接触。
5.如权利要求1所述的沟槽栅MOSFET，其特征在于：由第二导电类型的重掺杂区组成的漏区形成于所述半导体衬底的背面，在所述漏区的背面形成有由背面金属层组成的漏极。
6.如权利要求1所述的沟槽栅MOSFET，其特征在于：所述半导体衬底为硅衬底。
7.如权利要求6所述的沟槽栅MOSFET，其特征在于：所述硬质掩膜层由第一氧化层、第二氮化层和第三氧化层叠加而成；
所述第一介质层由第四氧化层组成；
所述第二介质层由第五氧化层组成。
8.如权利要求6所述的沟槽栅MOSFET，其特征在于：所述栅介质层为栅氧化层。
9.一种沟槽栅MOSFET的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底中形成第一导电类型的阱区；
步骤二、在形成有所述阱区的所述半导体衬底表面形成硬质掩膜层；
步骤三、采用光刻工艺定义出沟槽的形成区域，对所述硬质掩膜层进行刻蚀形成第一开口；在所述第一开口的定义下对所述第一开口底部的所述半导体衬底进行刻蚀形成所述沟槽；所述沟槽包括多个且在纵向上各所述沟槽穿过所述阱区；
步骤四、在所述沟槽的侧面和底部表面形成栅介质层，在所述沟槽中填充由多晶硅组成的多晶硅栅；所述多晶硅栅被回刻的表面和所述半导体衬底的表面相平并将所述第一开口完全打开；
步骤五、采用淀积加回刻的工艺在所述多晶硅栅顶部的所述第一开口中填充第一介质层，所述第一介质层的材料和所述硬质掩膜层的材料不同；
步骤六、在所述第一介质层的自对准定义下将所述第一开口之间的所述硬质掩膜层去除并形成第二开口；
步骤七、进行第二导电类型的重掺杂离子注入在沟槽栅MOSFET的电流流动区中的所述阱区表面形成源区；
步骤八、淀积第二介质层并对所述第二介质层进行全面刻蚀从而在所述第二开口的内侧面自对准形成由所述第二介质层组成的第一内侧墙，所述第一内侧墙将所述第二开口缩小为第三开口；
步骤九、对所述第三开口底部的所述半导体衬底进行自对准刻蚀从而将所述第三开口的底部穿过所述源区并延伸到所述阱区中；
步骤十、在所述第三开口中填充金属层从而在所述源区顶部自对准形成源接触孔，所述源接触孔的自对准结构使所述沟槽栅MOSFET的电流流动区中各单元结构之间的步进尺寸缩小，从而提高所述沟槽栅MOSFET的集成度。
10.如权利要求9所述的沟槽栅MOSFET的制造方法，其特征在于：在沟槽栅MOSFET的电流流动区的外侧形成有栅极引出区，所述栅极引出区中的沟槽和所述电流流动区中的沟槽同时形成且相连通，所述栅极引出区的沟槽中的栅介质层和所述电流流动区的沟槽中的栅介质层同时形成，所述栅极引出区的沟槽中的多晶硅栅和所述电流流动区的沟槽中的多晶硅栅同时形成；
步骤七中在所述栅极引出区的所述阱区表面未形成源区；
步骤八在淀积所述第二介质层之后，还包括进行光刻刻蚀在所述栅极引出区的多晶硅栅的顶部形成第四开口的步骤，所述第四开口穿过所述第二介质层以及所述第二介质层底部的位于所述第一开口中的所述第一介质层；
之后在进行对所述第二介质层的全面刻蚀形成所述第一内侧墙的同时将所述栅极引出区的所述第一开口顶部的所述第二介质层都去除，使所述第四开口仅穿过所述第一介质层；
步骤九中在对所述第三开口底部的所述半导体衬底进行自对准刻蚀的同时对所述第四开口底部的所述多晶硅栅进行自对准刻蚀，使所述第四开口的底部还延伸到所述多晶硅栅中；
步骤十中同时在所述第四开口中填充金属层从而形成栅接触孔。
11.如权利要求10所述的沟槽栅MOSFET的制造方法，其特征在于：还包括：
步骤十一、形成正面金属层并采用光刻刻蚀工艺对所述正面金属层进行图形化形成源极和栅极，所述源接触孔的顶部和所述源极接触，所述栅接触孔的顶部和所述栅极接触；
步骤十二、在所述半导体衬底的背面形成由第二导电类型的重掺杂区组成的漏区，在所述漏区的背面形成背面金属层并由所述背面金属层组成漏极。
12.如权利要求9所述的沟槽栅MOSFET的制造方法，其特征在于：步骤九完成之后还包括进行第一导电类型重掺杂的注入在所述源接触孔的底部的所述阱区中形成阱接触区的步骤，所述阱接触区和所述源接触孔的底部接触。
13.如权利要求9所述的沟槽栅MOSFET的制造方法，其特征在于：所述半导体衬底为硅衬底。
14.如权利要求13所述的沟槽栅MOSFET的制造方法，其特征在于：所述硬质掩膜层由第一氧化层、第二氮化层和第三氧化层叠加而成；
所述第一介质层由第四氧化层组成；
所述第二介质层由第五氧化层组成。
15.如权利要求13所述的沟槽栅MOSFET的制造方法，其特征在于：所述栅介质层为栅氧化层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810984537.4A CN109119477B (zh) | 2018-08-28 | 2018-08-28 | 沟槽栅mosfet及其制造方法 |
| US16/542,759 US10686070B2 (en) | 2018-08-28 | 2019-08-16 | Trench-gate MOSFET and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810984537.4A CN109119477B (zh) | 2018-08-28 | 2018-08-28 | 沟槽栅mosfet及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109119477A CN109119477A (zh) | 2019-01-01 |
| CN109119477B true CN109119477B (zh) | 2021-11-05 |
Family
ID=64861010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810984537.4A Active CN109119477B (zh) | 2018-08-28 | 2018-08-28 | 沟槽栅mosfet及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10686070B2 (zh) |
| CN (1) | CN109119477B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY183245A (en) * | 2016-08-10 | 2021-02-18 | Nissan Motor | Semiconductor device |
| CN110676215A (zh) * | 2019-10-10 | 2020-01-10 | 中芯集成电路制造(绍兴)有限公司 | 半导体器件及其制造方法 |
| CN112103186B (zh) * | 2020-09-22 | 2022-03-15 | 深圳市芯电元科技有限公司 | 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 |
| CN113224001B (zh) * | 2021-04-27 | 2023-03-24 | 华虹半导体(无锡)有限公司 | 铝填孔的工艺方法 |
| CN116759451A (zh) * | 2021-11-25 | 2023-09-15 | 成都森未科技有限公司 | 一种自对准沟槽栅结构igbt |
| CN114242596A (zh) * | 2022-02-28 | 2022-03-25 | 深圳市美浦森半导体有限公司 | 一种mosfet器件及其制造方法 |
| CN114864403B (zh) * | 2022-04-20 | 2023-05-12 | 捷捷微电(上海)科技有限公司 | 一种减少掩膜次数的Trench MOSFET的制作工艺 |
| CN115394851B (zh) * | 2022-06-24 | 2023-09-01 | 安世半导体科技(上海)有限公司 | 半导体器件及其制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5366914A (en) * | 1992-01-29 | 1994-11-22 | Nec Corporation | Vertical power MOSFET structure having reduced cell area |
| US6037231A (en) * | 1997-11-21 | 2000-03-14 | Winbond Electronics Corporation | Method for forming a MOS structure having sidewall source/drain and embedded gate |
| US20080296674A1 (en) * | 2007-05-30 | 2008-12-04 | Qimonda Ag | Transistor, integrated circuit and method of forming an integrated circuit |
| US8525255B2 (en) * | 2009-11-20 | 2013-09-03 | Force Mos Technology Co., Ltd. | Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination |
| US8580667B2 (en) * | 2010-12-14 | 2013-11-12 | Alpha And Omega Semiconductor Incorporated | Self aligned trench MOSFET with integrated diode |
| US8785278B2 (en) * | 2012-02-02 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact |
| TW201423869A (zh) * | 2012-12-13 | 2014-06-16 | Anpec Electronics Corp | 溝渠式電晶體的製作方法 |
| US9105494B2 (en) * | 2013-02-25 | 2015-08-11 | Alpha and Omega Semiconductors, Incorporated | Termination trench for power MOSFET applications |
| CN105632921B (zh) * | 2014-10-27 | 2019-07-02 | 中国科学院微电子研究所 | 自对准接触制造方法 |
| US10020380B2 (en) * | 2015-01-23 | 2018-07-10 | Alpha And Omega Semiconductor Incorporated | Power device with high aspect ratio trench contacts and submicron pitches between trenches |
| TWI663656B (zh) * | 2015-07-23 | 2019-06-21 | 聯華電子股份有限公司 | 具有金屬閘極之半導體元件及其製作方法 |
| CN106024898B (zh) * | 2016-07-12 | 2023-04-18 | 杭州士兰集成电路有限公司 | 沟槽功率器件及制作方法 |
| US10056461B2 (en) * | 2016-09-30 | 2018-08-21 | Alpha And Omega Semiconductor Incorporated | Composite masking self-aligned trench MOSFET |
| CN107578992A (zh) * | 2017-07-17 | 2018-01-12 | 中航（重庆）微电子有限公司 | 自对准源极接触孔的高密度沟槽型器件结构及其制备方法 |
-
2018
- 2018-08-28 CN CN201810984537.4A patent/CN109119477B/zh active Active
-
2019
- 2019-08-16 US US16/542,759 patent/US10686070B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20200075763A1 (en) | 2020-03-05 |
| CN109119477A (zh) | 2019-01-01 |
| US10686070B2 (en) | 2020-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109119477B (zh) | 沟槽栅mosfet及其制造方法 | |
| CN107017167B (zh) | 具有屏蔽栅的沟槽栅器件的制造方法 | |
| CN107527948B (zh) | 屏蔽栅沟槽mosfet及其制造方法 | |
| US10529567B2 (en) | Trench gate power MOSFET and manufacturing method thereof | |
| CN107799601B (zh) | 屏蔽栅沟槽功率mostet器件及其制造方法 | |
| CN111370487B (zh) | 沟槽栅mosfet器件及其制造方法 | |
| US8796764B2 (en) | Semiconductor device comprising trench gate and buried source electrodes | |
| CN109148585B (zh) | 沟槽mosfet及其制造方法 | |
| CN105870022A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN111370463A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN109103238B (zh) | 沟槽mosfet及其制造方法 | |
| CN111883592A (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| KR20050008223A (ko) | 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법 | |
| US9379187B2 (en) | Vertically-conducting trench MOSFET | |
| KR100694973B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| CN109148569B (zh) | 沟槽型双层栅mosfet及其制造方法 | |
| US7902552B2 (en) | Semiconductor device having a recess channel structure and method for manufacturing the same | |
| CN112397506A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN108511341B (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| US20100203696A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN111883583A (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| CN112447844A (zh) | 半导体器件的制造方法 | |
| KR100900237B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN113284953B (zh) | 一种屏蔽栅沟槽型mosfet结构及其制造方法 | |
| CN111312821B (zh) | 一种鳍型结构的功率mosfet及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |