CN109148569B - 沟槽型双层栅mosfet及其制造方法 - Google Patents

沟槽型双层栅mosfet及其制造方法 Download PDF

Info

Publication number
CN109148569B
CN109148569B CN201810992763.7A CN201810992763A CN109148569B CN 109148569 B CN109148569 B CN 109148569B CN 201810992763 A CN201810992763 A CN 201810992763A CN 109148569 B CN109148569 B CN 109148569B
Authority
CN
China
Prior art keywords
trench
layer
polysilicon
groove
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810992763.7A
Other languages
English (en)
Other versions
CN109148569A (zh
Inventor
丛茂杰
顾昊元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810992763.7A priority Critical patent/CN109148569B/zh
Publication of CN109148569A publication Critical patent/CN109148569A/zh
Application granted granted Critical
Publication of CN109148569B publication Critical patent/CN109148569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种沟槽型双层栅MOSFET，包括：第一和第二沟槽，第一沟槽中形成有栅极结构，包括源多晶硅和多晶硅栅，底部氧化层、多晶硅间氧化层和栅氧化层。第二沟槽中形成有源引出结构，包括相同工艺的底部氧化层、多晶硅间氧化层和栅氧化层，第二沟槽中的第二多晶硅层和多晶硅栅同时采用多晶硅淀积加回刻形成，利用第二沟槽的宽度较大的特点使第二多晶硅层回刻之后能自对准形成顶部沟槽，通过在顶部沟槽中填充第一介质层并形成第一接触孔能实现源多晶硅的引出。本发明还公开了一种沟槽型双层栅MOSFET的制造方法。本发明能降低工艺成本，且能提高多晶硅间氧化层的厚度的均匀性，提高器件的性能。

Description

沟槽型双层栅MOSFET及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽型双层栅MOSFET。本发明还涉及一种沟槽型双层栅MOSFET的制造方法。
背景技术
如图1A至图1E所示，是现有沟槽型双层栅MOSFET的制造方法各步骤中的器件结构示意图；现有方法包括如下步骤：
步骤一、如图1A所示，采用光刻刻蚀工艺在第一外延层101中同时形成第一沟槽102和第二沟槽102a。
沟槽型双层栅MOSFET包括多个位于器件单元区的器件单元结构和位于器件单元区外的源多晶硅104的源引出结构；
所述第一沟槽102位于所述器件单元区中，所述第二沟槽102a位于所述器件单元区外；所述第二沟槽102a和所述第一沟槽102相连通。
步骤二、如图1A所示，形成底部氧化层103，所述底部氧化层103覆盖在所述第一沟槽102的内侧表面以及所述第二沟槽102a的内侧表面并延伸到所述第一沟槽102和所述第二沟槽102a外。
步骤三、如图1A所示，在形成有所述底部氧化层103的所述第一沟槽102的底部以及所述第二沟槽102a的底部同时形成源多晶硅104。通过，所述源多晶硅104采用多晶硅淀积加多晶硅回刻即反刻蚀的方法形成。
步骤四、如图1B所示，形成第二氧化层105，所述第二氧化层105将所述第一沟槽102和所述第二沟槽102a完全填充并延伸到所述第一沟槽102和所述第二沟槽102a外。
由于所述第二氧化层105需要进行所述第一沟槽102和所述第二沟槽102a的填充，故通常需要采用沟槽填充能力较好的高密度等离子体化学气相沉积(HDPCVD)淀积工艺形成。通常，所述第二氧化层105的厚度要达
Figure BDA0001781183340000011
以上。
步骤五、如图1B所示，进行化学机械研磨(CMP)工艺对所述第二氧化层5进行平坦化，且在化学机械研磨工艺平坦化之后通常保证所述第二氧化层5的顶部表面比所述第二沟槽102a的顶部表面高约
Figure BDA0001781183340000012
步骤六、如图1C所示，进行光刻将所述第二沟槽102a顶部的区域用光刻胶覆盖，其它区域打开，这一步光刻通常称为源多晶硅覆盖(poly-cover)光刻；之后进行氧化层的回刻在所述第一沟槽102的所述源多晶硅104的表面形成多晶硅间氧化层105a。之后去除所述第二沟槽102a顶部的区域顶部的光刻胶。这样在所述第二沟槽102a的所述源多晶硅104的顶部区域完全填充所述第二氧化层105b。
步骤七、在所述多晶硅间氧化层105a顶部的所述第一沟槽102的侧面形成栅氧化层106；进行多晶硅淀积形成第二多晶硅层107，所述第二多晶硅层107将所述第一沟槽102完全填充；对所述第二多晶硅层107进行回刻，回刻后，由完全填充于所述第一沟槽102中的所述第二多晶硅层107并组成多晶硅栅107。
所述第一外延层101具有第一导电类型，在形成所述层间膜108之前还包括如下步骤：
在所述第一外延层101上形成第二导电类型的阱区，所述阱区的结深小于所述多晶硅栅107的深度。
在所述器件单元区的所述阱区的表面形成第一导电类型重掺杂的源区，被所述多晶硅栅107侧面覆盖的所述阱区表面用于形成沟道。
步骤八、形成层间膜108；所述层间膜108覆盖在形成有所述源区、所述栅极结构和所述源引出结构的所述第一外延层101的表面。
形成接触孔，所述接触孔包括第一接触孔109a，所述第一接触孔109a位于在所述第二沟槽102a的所述源多晶硅104的顶部并穿过所述层间膜108和所述第二氧化层105b，所述第一接触孔109a的底部还对所述源多晶硅104进行了一定的刻蚀即硅刻蚀。
所述接触孔还包括第二接触孔109b和第三接触孔109c，所述第二接触孔109b穿过所述层间膜108和所述源区接触；所述第三接触孔109c穿过所述层间膜108和所述多晶硅栅107接触。所述第二接触孔109b和所述第三接触孔109c的顶部都进行了一定的硅刻蚀。
在所述层间膜108表面形成第一正面金属层110，采用光刻刻蚀工艺对所述第一正面金属层110进行图形化形成源极和栅极，所述源极通过第一接触孔109a连接所述源多晶硅104以及所述源极通过第二接触孔109b连接所述源区，所述栅极通过第三接触孔109c连接所述多晶硅栅107。
正面工艺完成之后，还包括如下背面工艺：
在所述第一外延层101背面进行第一导电类型重掺杂形成漏区；
在所述漏区的背面形成背面金属层并由所述背面金属层组成漏极。
当沟槽型双层栅MOSFET为N型器件时，第一导电类型为N型，第二导电类型为P型。当沟槽型双层栅MOSFET为P型器件时，第一导电类型为P型，第二导电类型为N型。
由图1C所示可知，现有方法中，需要采用采用一步源多晶硅覆盖(poly-cover)光刻工艺，在半导体制造领域中，光刻工艺的成本较大，故增加一次光刻将会增加不少的工艺成本。
而且，现有工艺在图1B中通常采用HDPCVD工艺形成第二氧化层105将所述第一沟槽102和所述第二沟槽完全填充，这使得第二氧化层105的生长厚度较厚，不仅工艺成本高，而且工艺的复杂度也增加。
而为了得到图1C中所示的位于所述第一沟槽102的所述源多晶硅104的表面多晶硅间氧化层105a，需要先对第二氧化层105进行CMP，之后在对第二氧化层105进行反刻蚀，CMP工艺的成本也较高且工艺复杂；对填充于所述第一沟槽102中的所述第二氧化层105进行回刻得到所述多晶硅间氧化层105a，对所述第二氧化层105回刻的厚度较大，不仅回刻工艺复杂，而且会使得所述多晶硅间氧化层105a的厚度的控制不易，使得多晶硅间氧化层105a的厚度均匀性较差，从而会影响所述源多晶硅104和所述多晶硅栅107之间的隔离性能。
发明内容
本发明所要解决的技术问题是提供一种沟槽型双层栅MOSFET，能降低工艺成本，且能提高多晶硅间氧化层的厚度的均匀性，提高器件的性能。本发明还提供一种沟槽型双层栅MOSFET的制造方法。
为解决上述技术问题，本发明提供的沟槽型双层栅MOSFET包括：
多个位于器件单元区的器件单元结构和位于器件单元区外的源多晶硅的源引出结构。
第一沟槽和第二沟槽形成工艺相同且都形成于第一外延层中，所述第一沟槽位于所述器件单元区中，所述第二沟槽位于所述器件单元区外；所述第二沟槽的宽度大于所述第一沟槽的宽度，所述第二沟槽和所述第一沟槽相连通。
在所述第一沟槽中形成有栅极结构，所述栅极结构包括：
在所述第一沟槽的底部形成有源多晶硅，在所述源多晶硅和对应的所述第一沟槽的底部表面和侧面之间隔离有底部氧化层。
在所述第一沟槽的顶部形成有多晶硅栅，所述多晶硅栅和所述源多晶硅之间隔离有多晶硅间氧化层，在所述多晶硅栅和所述第一沟槽的侧面之间隔离有栅氧化层。
在所述第二沟槽中中形成有所述源引出结构，所述源引出结构包括：
在所述第二沟槽的底部也形成有所述源多晶硅，在所述源多晶硅和对应的所述第二沟槽的底部表面和侧面之间也隔离有底部氧化层。
在所述第二沟槽的所述源多晶硅的表面形成有多晶硅间氧化层，在所述第二沟槽的顶部形成有第二多晶硅层；所述第二多晶硅层和所述多晶硅栅同时采用多晶硅填充加回刻工艺形成，且所述第二沟槽的宽度使所述第二多晶硅层在多晶硅填充后不将所述第二沟槽完全填充，从而使得在多晶硅回刻之后形成的所述第二多晶硅层仅位于所述第二沟槽的两侧面并在所述第二沟槽的中间区域自对准围成顶部沟槽，所述顶部沟槽的底部将所述多晶硅间氧化层的表面露出，在所述顶部沟槽中填充有第一介质层；在所述第二沟槽的所述源多晶硅的顶部形成有第一接触孔，所述第一接触孔在横向上位于所述顶部沟槽的区域中，所述第一接触孔在纵向上穿过所述顶部沟槽中的所述第一介质层以及底部的所述多晶硅间氧化层实现和所述第二沟槽的所述源多晶硅的连接。
所述第一沟槽和所述第二沟槽中的所述多晶硅间氧化层采用氧化层淀积加回刻工艺同时形成。
进一步的改进是，所述第一沟槽和所述第二沟槽中的所述多晶硅间氧化层的氧化层淀积工艺采用HDPCVD淀积工艺，在氧化层淀积完成之后形成的第二氧化层的厚度大于最终的所述多晶硅间氧化层的厚度但不需将所述第一沟槽和所述第二沟槽完全填充，回刻后得到的仅位于所述源多晶硅的表面的所述多晶硅间氧化层，所述第一沟槽和所述第二沟槽侧面的所述多晶硅间氧化层对应的淀积氧化层都被去除。
进一步的改进是，所述第一外延层具有第一导电类型，在所述第一外延层上形成有第二导电类型的阱区，所述阱区的结深小于所述多晶硅栅的深度。
在所述器件单元区的所述阱区的表面形成有第一导电类型重掺杂的源区，被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
漏区由形成于所述第一外延层背面的第一导电类型重掺杂区组成。
进一步的改进是，层间膜覆盖在形成有所述源区、所述栅极结构和所述源引出结构的所述第一外延层的表面。
第二接触孔穿过所述层间膜和所述源区接触。
第三接触孔穿过所述层间膜和所述多晶硅栅接触。
进一步的改进是，所述第一介质层直接由填充于所述顶部沟槽中的所述层间膜组成。
进一步的改进是，在所述层间膜表面形成有第一正面金属层，所述第一正面金属层图形化形成源极和栅极，所述源极通过第一接触孔连接所述源多晶硅以及所述源极通过第二接触孔连接所述源区，所述栅极通过第三接触孔连接所述多晶硅栅。
进一步的改进是，沟槽型双层栅MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，沟槽型双层栅MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的沟槽型双层栅MOSFET的制造方法包括如下步骤：
步骤一、采用光刻刻蚀工艺在第一外延层中同时形成第一沟槽和第二沟槽。
沟槽型双层栅MOSFET包括多个位于器件单元区的器件单元结构和位于器件单元区外的源多晶硅的源引出结构。
所述第一沟槽位于所述器件单元区中，所述第二沟槽位于所述器件单元区外；所述第二沟槽的宽度大于所述第一沟槽的宽度，所述第二沟槽和所述第一沟槽相连通。
步骤二、形成底部氧化层，所述底部氧化层覆盖在所述第一沟槽的内侧表面以及所述第二沟槽的内侧表面并延伸到所述第一沟槽和所述第二沟槽外。
步骤三、在形成有所述底部氧化层的所述第一沟槽的底部以及所述第二沟槽的底部同时形成源多晶硅。
步骤四、形成第二氧化层，所述第二氧化层形成于所述第一沟槽和所述第二沟槽中的所述源多晶硅的表面以及所述源多晶硅顶部的所述底部氧化层的侧面，所述第二氧化层还延伸到所述第一沟槽和所述第二沟槽外，所述第二氧化层不将所述第一沟槽和所述第二沟槽完全填充。
步骤五、进行氧化层的回刻形成多晶硅间氧化层，所述多晶硅间氧化层仅位于所述第一沟槽和所述第二沟槽中的所述源多晶硅的表面，所述多晶硅间氧化层顶部的所述第一沟槽和所述第二沟槽侧面的所述第二氧化层和所述底部氧化层以及所述第一沟槽和所述第二沟槽外的所述第二氧化层都被去除。
步骤六、在所述多晶硅间氧化层顶部的所述第一沟槽和所述第二沟槽的侧面形成栅氧化层；进行多晶硅淀积形成第二多晶硅层，所述第二多晶硅层将所述第一沟槽完全填充，所述第二多晶硅未将所述第二沟槽完全填充，所述第二多晶硅层还延伸到所述第一沟槽和所述第二沟槽外。
步骤七、对所述第二多晶硅层进行回刻，回刻后，所述第二多晶硅层完全填充于所述第一沟槽中并组成多晶硅栅，所述第一沟槽和所述第二沟槽外的所述第二多晶硅层都被去除，所述第二沟槽的侧面的所述第二多晶硅层保留以及所述第二沟槽底部的所述第二多晶硅层被去除，由保留于所述第二沟槽中的所述第二多晶硅层围成顶部沟槽，所述顶部沟槽的底部将所述多晶硅间氧化层的表面露出。
步骤八、在所述顶部沟槽中填充第一介质层。
步骤九、形成层间膜；形成接触孔，所述接触孔包括第一接触孔，在所述第二沟槽的所述源多晶硅的顶部形成有第一接触孔，所述第一接触孔在横向上位于所述顶部沟槽的区域中，所述第一接触孔在纵向上穿过所述层间膜、所述顶部沟槽中的所述第一介质层以及底部的所述多晶硅间氧化层实现和所述第二沟槽的所述源多晶硅的连接。
进一步的改进是，步骤三中采用多晶硅淀积加回刻的方法形成所述源多晶硅。
进一步的改进是，步骤四中采用HDPCVD淀积工艺形成所述第二氧化层。
进一步的改进是，步骤四中形成的所述第二氧化层的厚度小于等于
Figure BDA0001781183340000061
进一步的改进是，步骤八合并到所述步骤九中，在步骤九中形成的所述层间膜还填充所述顶部沟槽，并由填充于所述顶部沟槽中的所述层间膜组成所述第一介质层。
进一步的改进是，所述第一外延层具有第一导电类型，在形成所述层间膜之前还包括如下步骤：
在所述第一外延层上形成第二导电类型的阱区，所述阱区的结深小于所述多晶硅栅的深度。
在所述器件单元区的所述阱区的表面形成第一导电类型重掺杂的源区，被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
之后进行步骤九的形成所述层间膜和所述接触孔的工艺，所述层间膜覆盖在形成有所述源区、所述栅极结构和所述源引出结构的所述第一外延层的表面；所述接触孔还包括第二接触孔和第三接触孔，所述第二接触孔穿过所述层间膜和所述源区接触；所述第三接触孔穿过所述层间膜和所述多晶硅栅接触。
之后，在所述层间膜表面形成第一正面金属层，采用光刻刻蚀工艺对所述第一正面金属层进行图形化形成源极和栅极，所述源极通过第一接触孔连接所述源多晶硅以及所述源极通过第二接触孔连接所述源区，所述栅极通过第三接触孔连接所述多晶硅栅。
进一步的改进是，正面工艺完成之后，还包括如下背面工艺：
在所述第一外延层背面进行第一导电类型重掺杂形成漏区。
在所述漏区的背面形成背面金属层并由所述背面金属层组成漏极。
进一步的改进是，沟槽型双层栅MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，沟槽型双层栅MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明对位于器件单元区外的源多晶硅的源引出结构对应的第二沟槽的宽度进行了特别的设计，将第二沟槽的宽度设置为大于器件单元区中的第一沟槽的宽度，而且第二沟槽的宽度能够保证在多晶硅栅对应的多晶硅淀积之后形成的第二多晶硅层能将第一沟槽完全填充但是不能将第二沟槽完全填充，这样在对第二多晶硅层进行回刻之后能同时在第一沟槽中形成多晶硅栅，但是第二沟槽的侧面会保留第二多晶硅层，且第二沟槽中的第二多晶硅层会自对准围成一个顶部沟槽，这样就能在顶部沟槽中填充第一介质层并形成和底部的源多晶硅连接的第一接触孔；由上可知，本发明多晶硅栅对应的多晶硅淀积和回刻工艺能同时在第二沟槽中进行，本发明不需要为了防止多晶硅栅对应的多晶硅层在第二沟槽中形成时而增加的光刻定义工艺，所以本发明在第二沟槽的顶部区域中能自对准形成顶部沟槽并引出第一接触孔，节省了一块防止在第二沟槽的顶部区域中形成多晶硅栅而采用的光刻工艺，从而能降低工艺成本。
另外，由于本发明中第二沟槽和第一沟槽一样会同时进行多晶硅栅对应的多晶硅淀积和回刻，故不需要在第二沟槽中单独在源多晶硅的顶部完全填充氧化层，所以，第二沟槽和第一沟槽中的源多晶硅顶部能同时形成厚度相同的多晶硅间氧化层，这样多晶硅间氧化层能直接通过淀积加回刻即可实现，由于多晶硅间氧化层对应的淀积工艺形成的第二氧化层不需要将第二沟槽完全填充，故第二氧化层的厚度能大大减少，只需保证第二氧化层的厚度大于最终需要的多晶硅间氧化层的厚度并能在回刻后得到所需厚度的多晶硅间氧化层即可，所以本发明的多晶硅间氧化层的工艺更加简单且成本低，如本发明的第二氧化层的厚度降低，第二氧化层不需要采用CMP工艺，从淀积后的第二氧化层到回刻后的多晶硅间氧化层所需要回刻的氧化层厚度减少，这些都能使工艺简化并降低工艺成本。
另外，从淀积后的第二氧化层到回刻后的多晶硅间氧化层所需要回刻的氧化层厚度减少，还能提高对回刻后的多晶硅间氧化层的厚度的控制并提高多晶硅间氧化层的厚度的均匀性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1E是现有沟槽型双层栅MOSFET的制造方法各步骤中的器件结构示意图；
图2是本发明实施例沟槽型双层栅MOSFET的结构示意图；
图3A-图3E是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例沟槽型双层栅MOSFET的结构示意图，本发明实施例沟槽型双层栅MOSFET包括：
多个位于器件单元区的器件单元结构和位于器件单元区外的源多晶硅4的源引出结构。
第一沟槽2和第二沟槽2a形成工艺相同且都形成于第一外延层1中，所述第一沟槽2位于所述器件单元区中，所述第二沟槽2a位于所述器件单元区外；所述第二沟槽2a的宽度大于所述第一沟槽2的宽度，所述第二沟槽2a和所述第一沟槽2相连通。
在所述第一沟槽2中形成有栅极结构，所述栅极结构包括：
在所述第一沟槽2的底部形成有源多晶硅4，在所述源多晶硅4和对应的所述第一沟槽2的底部表面和侧面之间隔离有底部氧化层3。
在所述第一沟槽2的顶部形成有多晶硅栅7a，所述多晶硅栅7a和所述源多晶硅4之间隔离有多晶硅间氧化层5，在所述多晶硅栅7a和所述第一沟槽2的侧面之间隔离有栅氧化层6。
在所述第二沟槽2a中中形成有所述源引出结构，所述源引出结构包括：
在所述第二沟槽2a的底部也形成有所述源多晶硅4，在所述源多晶硅4和对应的所述第二沟槽2a的底部表面和侧面之间也隔离有底部氧化层3。
在所述第二沟槽2a的所述源多晶硅4的表面形成有多晶硅间氧化层5，在所述第二沟槽2a的顶部形成有第二多晶硅层7b；所述第二多晶硅层7b和所述多晶硅栅7a同时采用多晶硅填充加回刻工艺形成，且所述第二沟槽2a的宽度使所述第二多晶硅层7b在多晶硅填充后不将所述第二沟槽2a完全填充，从而使得在多晶硅回刻之后形成的所述第二多晶硅层7b仅位于所述第二沟槽2a的两侧面并在所述第二沟槽2a的中间区域自对准围成顶部沟槽8，所述第二多晶硅层7b和所述第二沟槽2a的侧面之间隔离有栅氧化层6。
所述顶部沟槽8的底部将所述多晶硅间氧化层5的表面露出，在所述顶部沟槽8中填充有第一介质层；在所述第二沟槽2a的所述源多晶硅4的顶部形成有第一接触孔10a，所述第一接触孔10a在横向上位于所述顶部沟槽8的区域中，所述第一接触孔10a在纵向上穿过所述顶部沟槽8中的所述第一介质层以及底部的所述多晶硅间氧化层5实现和所述第二沟槽2a的所述源多晶硅4的连接。
所述第一沟槽2和所述第二沟槽2a中的所述多晶硅间氧化层5采用氧化层淀积加回刻工艺同时形成。本发明实施例中，所述第一沟槽2和所述第二沟槽2a中的所述多晶硅间氧化层5的氧化层淀积工艺采用HDPCVD淀积工艺，在氧化层淀积完成之后形成的第二氧化层5a的厚度大于最终的所述多晶硅间氧化层5的厚度但不需将所述第一沟槽2和所述第二沟槽2a完全填充，回刻后得到的仅位于所述源多晶硅4的表面的所述多晶硅间氧化层5，所述第一沟槽2和所述第二沟槽2a侧面的所述多晶硅间氧化层5对应的淀积氧化层都被去除。
所述第一外延层1具有第一导电类型，在所述第一外延层1上形成有第二导电类型的阱区，所述阱区的结深小于所述多晶硅栅7a的深度。
在所述器件单元区的所述阱区的表面形成有第一导电类型重掺杂的源区，被所述多晶硅栅7a侧面覆盖的所述阱区表面用于形成沟道。
漏区由形成于所述第一外延层1背面的第一导电类型重掺杂区组成。
层间膜9覆盖在形成有所述源区、所述栅极结构和所述源引出结构的所述第一外延层1的表面。
第二接触孔10b穿过所述层间膜9和所述源区接触。
第三接触孔10c穿过所述层间膜9和所述多晶硅栅7a接触。
所述第一介质层直接由填充于所述顶部沟槽8中的所述层间膜9组成。
在所述层间膜9表面形成有第一正面金属层11，所述第一正面金属层11图形化形成源极和栅极，所述源极通过第一接触孔10a连接所述源多晶硅4以及所述源极通过第二接触孔10b连接所述源区，所述栅极通过第三接触孔10c连接所述多晶硅栅7a。
所述第一接触孔10a、所述第二接触孔10b和所述第三接触孔10c的底部还具有一定的硅刻蚀。
本发明实施例中，沟槽型双层栅MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例中也能为：沟槽型双层栅MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明实施例对位于器件单元区外的源多晶硅4的源引出结构对应的第二沟槽2a的宽度进行了特别的设计，将第二沟槽2a的宽度设置为大于器件单元区中的第一沟槽2的宽度，而且第二沟槽2a的宽度能够保证在多晶硅栅7a对应的多晶硅淀积之后形成的第二多晶硅层7b能将第一沟槽2完全填充但是不能将第二沟槽2a完全填充，这样在对第二多晶硅层7b进行回刻之后能同时在第一沟槽2中形成多晶硅栅7a，但是第二沟槽2a的侧面会保留第二多晶硅层7b，且第二沟槽2a中的第二多晶硅层7b会自对准围成一个顶部沟槽8，这样就能在顶部沟槽8中填充第一介质层并形成和底部的源多晶硅4连接的第一接触孔10a；由上可知，本发明实施例多晶硅栅7a对应的多晶硅淀积和回刻工艺能同时在第二沟槽2a中进行，本发明实施例不需要为了防止多晶硅栅7a对应的多晶硅层在第二沟槽2a中形成时而增加的光刻定义工艺，所以本发明实施例在第二沟槽2a的顶部区域中能自对准形成顶部沟槽8并引出第一接触孔10a，节省了一块防止在第二沟槽2a的顶部区域中形成多晶硅栅7a而采用的光刻工艺，从而能降低工艺成本。
另外，由于本发明实施例中第二沟槽2a和第一沟槽2一样会同时进行多晶硅栅7a对应的多晶硅淀积和回刻，故不需要在第二沟槽2a中单独在源多晶硅4的顶部完全填充氧化层，所以，第二沟槽2a和第一沟槽2中的源多晶硅4顶部能同时形成厚度相同的多晶硅间氧化层5，这样多晶硅间氧化层5能直接通过淀积加回刻即可实现，由于多晶硅间氧化层5对应的淀积工艺形成的第二氧化层5a不需要将第二沟槽2a完全填充，故第二氧化层5a的厚度能大大减少，只需保证第二氧化层5a的厚度大于最终需要的多晶硅间氧化层5的厚度并能在回刻后得到所需厚度的多晶硅间氧化层5即可，所以本发明实施例的多晶硅间氧化层5的工艺更加简单且成本低，如本发明实施例的第二氧化层5a的厚度降低，第二氧化层5a不需要采用CMP工艺，从淀积后的第二氧化层5a到回刻后的多晶硅间氧化层5所需要回刻的氧化层厚度减少，这些都能使工艺简化并降低工艺成本。
另外，从淀积后的第二氧化层5a到回刻后的多晶硅间氧化层5所需要回刻的氧化层厚度减少，还能提高对回刻后的多晶硅间氧化层5的厚度的控制并提高多晶硅间氧化层5的厚度的均匀性。
如图3A至图3E所示，是本发明实施例方法各步骤中的器件结构示意图，本发明实施例沟槽型双层栅MOSFET的制造方法包括如下步骤：
步骤一、如图3A所示，采用光刻刻蚀工艺在第一外延层1中同时形成第一沟槽2和第二沟槽2a。
沟槽型双层栅MOSFET包括多个位于器件单元区的器件单元结构和位于器件单元区外的源多晶硅4的源引出结构。
所述第一沟槽2位于所述器件单元区中，所述第二沟槽2a位于所述器件单元区外；所述第二沟槽2a的宽度大于所述第一沟槽2的宽度，所述第二沟槽2a和所述第一沟槽2相连通。
步骤二、如图3A所示，形成底部氧化层3，所述底部氧化层3覆盖在所述第一沟槽2的内侧表面以及所述第二沟槽2a的内侧表面并延伸到所述第一沟槽2和所述第二沟槽2a外。
步骤三、如图3A所示，在形成有所述底部氧化层3的所述第一沟槽2的底部以及所述第二沟槽2a的底部同时形成源多晶硅4。
采用多晶硅淀积加回刻的方法形成所述源多晶硅4。
步骤四、如图3B所示，形成第二氧化层5a，所述第二氧化层5a形成于所述第一沟槽2和所述第二沟槽2a中的所述源多晶硅4的表面以及所述源多晶硅4顶部的所述底部氧化层3的侧面，所述第二氧化层5a还延伸到所述第一沟槽2和所述第二沟槽2a外，所述第二氧化层5a不将所述第一沟槽2和所述第二沟槽2a完全填充。
本发明实施例方法中，采用HDPCVD淀积工艺形成所述第二氧化层5a。形成的所述第二氧化层5a的厚度小于等于
Figure BDA0001781183340000121
步骤五、如图3C所示，进行氧化层的回刻形成多晶硅间氧化层5，所述多晶硅间氧化层5仅位于所述第一沟槽2和所述第二沟槽2a中的所述源多晶硅4的表面，所述多晶硅间氧化层5顶部的所述第一沟槽2和所述第二沟槽2a侧面的所述第二氧化层5a和所述底部氧化层3以及所述第一沟槽2和所述第二沟槽2a外的所述第二氧化层5a都被去除。
步骤六、如图3D所示，在所述多晶硅间氧化层5顶部的所述第一沟槽2和所述第二沟槽2a的侧面形成栅氧化层6；进行多晶硅淀积形成第二多晶硅层7，这里将回刻前的第二多晶硅层用标记7表示。所述第二多晶硅层7将所述第一沟槽2完全填充，所述第二多晶硅未将所述第二沟槽2a完全填充，所述第二多晶硅层7b还延伸到所述第一沟槽2和所述第二沟槽2a外。
步骤七、如图3E所示，对所述第二多晶硅层7进行回刻，回刻后，所述第二多晶硅层7完全填充于所述第一沟槽2中并组成多晶硅栅7a，所述第一沟槽2和所述第二沟槽2a外的所述第二多晶硅层7b都被去除，所述第二沟槽2a的侧面的所述第二多晶硅层7b保留以及所述第二沟槽2a底部的所述第二多晶硅层7被去除，由保留于所述第二沟槽2a中的所述第二多晶硅层7b围成顶部沟槽8，所述顶部沟槽8的底部将所述多晶硅间氧化层5的表面露出。由图3E可以看出，本发明实施例中，由于所述第二沟槽2a的宽度增加，所述第二多晶硅层7不能将所述第二沟槽2a完全填充，这样在进行多晶硅回刻时就能自对准的将所述第二沟槽2a的底部表面的所述第二多晶硅层7去除以及将所述第二沟槽2a侧面的所述第二多晶硅层7b保留，所以所述顶部沟槽8是自对准形成，不需要采用额外的光刻工艺定义。所述顶部沟槽8直接穿过所述第二多晶硅层2b并将底部的所述多晶硅间氧化层5暴露，所以本发明实施例不需要再采用为了防止在所述第二沟槽2a形成多晶硅栅时所采用的多晶硅覆盖光刻。
步骤八、在所述顶部沟槽8中填充第一介质层。本发明实施例方法中，所述第一介质层采用氧化层且不单独形成，而是结合到后续步骤九中的层间膜9的工艺形成，通过层间膜9填充所述顶部沟槽8来形成所述第一介质层。
步骤九、形成层间膜9；形成接触孔，所述接触孔包括第一接触孔10a，在所述第二沟槽2a的所述源多晶硅4的顶部形成有第一接触孔10a，所述第一接触孔10a在横向上位于所述顶部沟槽8的区域中，所述第一接触孔10a在纵向上穿过所述层间膜9、所述顶部沟槽8中的所述第一介质层以及底部的所述多晶硅间氧化层5实现和所述第二沟槽2a的所述源多晶硅4的连接。
本发明实施例方法中，所述第一外延层1具有第一导电类型，在形成所述层间膜9之前还包括如下步骤：
在所述第一外延层1上形成第二导电类型的阱区，所述阱区的结深小于所述多晶硅栅7a的深度。
在所述器件单元区的所述阱区的表面形成第一导电类型重掺杂的源区，被所述多晶硅栅7a侧面覆盖的所述阱区表面用于形成沟道。
之后进行步骤九的形成所述层间膜9和所述接触孔的工艺，所述层间膜9覆盖在形成有所述源区、所述栅极结构和所述源引出结构的所述第一外延层1的表面；所述接触孔还包括第二接触孔10b和第三接触孔10c，所述第二接触孔10b穿过所述层间膜9和所述源区接触；所述第三接触孔10c穿过所述层间膜9和所述多晶硅栅7a接触。
所述接触孔是通过光刻定义加刻蚀形成的，在刻蚀工艺的最后还包括一步硅刻蚀，使得所述第一接触孔10a、所述第二接触孔10b和所述第三接触孔10c的底部都进入到对应的区域的硅中。
之后，在所述层间膜9表面形成第一正面金属层11，采用光刻刻蚀工艺对所述第一正面金属层11进行图形化形成源极和栅极，所述源极通过第一接触孔10a连接所述源多晶硅4以及所述源极通过第二接触孔10b连接所述源区，所述栅极通过第三接触孔10c连接所述多晶硅栅7a。
正面工艺完成之后，还包括如下背面工艺：
在所述第一外延层1背面进行第一导电类型重掺杂形成漏区。
在所述漏区的背面形成背面金属层并由所述背面金属层组成漏极。
本发明实施例方法中，沟槽型双层栅MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例方法中也能为：沟槽型双层栅MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种沟槽型双层栅MOSFET的制造方法，其特征在于，包括如下步骤：
步骤一、采用光刻刻蚀工艺在第一外延层中同时形成第一沟槽和第二沟槽；
沟槽型双层栅MOSFET包括多个位于器件单元区的器件单元结构和位于器件单元区外的源多晶硅的源引出结构；
所述第一沟槽位于所述器件单元区中，所述第二沟槽位于所述器件单元区外；所述第二沟槽的宽度大于所述第一沟槽的宽度，所述第二沟槽和所述第一沟槽相连通；
步骤二、形成底部氧化层，所述底部氧化层覆盖在所述第一沟槽的内侧表面以及所述第二沟槽的内侧表面并延伸到所述第一沟槽和所述第二沟槽外；
步骤三、在形成有所述底部氧化层的所述第一沟槽的底部以及所述第二沟槽的底部同时形成源多晶硅；
步骤四、形成第二氧化层，所述第二氧化层形成于所述第一沟槽和所述第二沟槽中的所述源多晶硅的表面以及所述源多晶硅顶部的所述底部氧化层的侧面，所述第二氧化层还延伸到所述第一沟槽和所述第二沟槽外，所述第二氧化层不将所述第一沟槽和所述第二沟槽完全填充；
步骤五、进行氧化层的回刻形成多晶硅间氧化层，所述多晶硅间氧化层仅位于所述第一沟槽和所述第二沟槽中的所述源多晶硅的表面，所述多晶硅间氧化层顶部的所述第一沟槽和所述第二沟槽侧面的所述第二氧化层和所述底部氧化层以及所述第一沟槽和所述第二沟槽外的所述第二氧化层都被去除；
步骤六、在所述多晶硅间氧化层顶部的所述第一沟槽和所述第二沟槽的侧面形成栅氧化层；进行多晶硅淀积形成第二多晶硅层，所述第二多晶硅层将所述第一沟槽完全填充，所述第二多晶硅层未将所述第二沟槽完全填充，所述第二多晶硅层还延伸到所述第一沟槽和所述第二沟槽外；
步骤七、对所述第二多晶硅层进行回刻，回刻后，所述第二多晶硅层完全填充于所述第一沟槽中并组成多晶硅栅，所述第一沟槽和所述第二沟槽外的所述第二多晶硅层都被去除，所述第二沟槽的侧面的所述第二多晶硅层保留以及所述第二沟槽底部的所述第二多晶硅层被去除，由保留于所述第二沟槽中的所述第二多晶硅层围成顶部沟槽，所述顶部沟槽的底部将所述多晶硅间氧化层的表面露出；
步骤八、在所述顶部沟槽中填充第一介质层；
步骤九、形成层间膜；形成接触孔，所述接触孔包括第一接触孔，在所述第二沟槽的所述源多晶硅的顶部形成有第一接触孔，所述第一接触孔在横向上位于所述顶部沟槽的区域中，所述第一接触孔在纵向上穿过所述层间膜、所述顶部沟槽中的所述第一介质层以及底部的所述多晶硅间氧化层实现和所述第二沟槽的所述源多晶硅的连接。
2.如权利要求1所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤三中采用多晶硅淀积加回刻的方法形成所述源多晶硅。
3.如权利要求1所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤四中采用HDPCVD淀积工艺形成所述第二氧化层。
4.如权利要求1所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤四中形成的所述第二氧化层的厚度小于等于
Figure FDA0002672704980000021
5.如权利要求1所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤八合并到所述步骤九中，在步骤九中形成的所述层间膜还填充所述顶部沟槽，并由填充于所述顶部沟槽中的所述层间膜组成所述第一介质层。
6.如权利要求1所述的沟槽型双层栅MOSFET的制造方法，其特征在于：所述第一外延层具有第一导电类型，在形成所述层间膜之前还包括如下步骤：
在所述第一外延层上形成第二导电类型的阱区，所述阱区的结深小于所述多晶硅栅的深度；
在所述器件单元区的所述阱区的表面形成第一导电类型重掺杂的源区，被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；
之后进行步骤九的形成所述层间膜和所述接触孔的工艺，所述层间膜覆盖在形成有所述源区、栅极结构和所述源引出结构的所述第一外延层的表面；所述接触孔还包括第二接触孔和第三接触孔，所述第二接触孔穿过所述层间膜和所述源区接触；所述第三接触孔穿过所述层间膜和所述多晶硅栅接触；
之后，在所述层间膜表面形成第一正面金属层，采用光刻刻蚀工艺对所述第一正面金属层进行图形化形成源极和栅极，所述源极通过第一接触孔连接所述源多晶硅以及所述源极通过第二接触孔连接所述源区，所述栅极通过第三接触孔连接所述多晶硅栅。
7.如权利要求6所述的沟槽型双层栅MOSFET的制造方法，其特征在于：正面工艺完成之后，还包括如下背面工艺：
在所述第一外延层背面进行第一导电类型重掺杂形成漏区；
在所述漏区的背面形成背面金属层并由所述背面金属层组成漏极。
8.如权利要求6所述的沟槽型双层栅MOSFET的制造方法，其特征在于：沟槽型双层栅MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，沟槽型双层栅MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
CN201810992763.7A 2018-08-29 2018-08-29 沟槽型双层栅mosfet及其制造方法 Active CN109148569B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810992763.7A CN109148569B (zh) 2018-08-29 2018-08-29 沟槽型双层栅mosfet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810992763.7A CN109148569B (zh) 2018-08-29 2018-08-29 沟槽型双层栅mosfet及其制造方法

Publications (2)

Publication Number Publication Date
CN109148569A CN109148569A (zh) 2019-01-04
CN109148569B true CN109148569B (zh) 2020-11-24

Family

ID=64828803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810992763.7A Active CN109148569B (zh) 2018-08-29 2018-08-29 沟槽型双层栅mosfet及其制造方法

Country Status (1)

Country Link
CN (1) CN109148569B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491782B (zh) * 2019-08-13 2021-11-09 上海华虹宏力半导体制造有限公司 沟槽型双层栅mosfet的制造方法
CN113130633B (zh) * 2019-12-30 2022-11-22 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
CN113506822A (zh) * 2021-06-09 2021-10-15 上海华虹宏力半导体制造有限公司 Sgt结构及其制造方法
CN114023652A (zh) * 2021-10-26 2022-02-08 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型半导体器件的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431457B2 (en) * 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
US9252239B2 (en) * 2014-05-31 2016-02-02 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
CN206976353U (zh) * 2017-07-19 2018-02-06 无锡新洁能股份有限公司 一种优化终端结构的沟槽型半导体器件

Also Published As

Publication number Publication date
CN109148569A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
CN109148569B (zh) 沟槽型双层栅mosfet及其制造方法
US9087856B2 (en) Semiconductor device with buried bit line and method for fabricating the same
KR100800469B1 (ko) 매몰 비트 라인에 접속된 수직형 트랜지스터를 포함하는회로 소자 및 제조 방법
KR100322218B1 (ko) 반도체 장치 및 그 제조 방법
EP2372772B1 (en) Semiconductor device and method of making the same
JP3703885B2 (ja) 半導体記憶装置とその製造方法
CN107527944B (zh) 沟槽栅功率mosfet及其制造方法
CN111883592A (zh) 屏蔽栅沟槽功率器件及其制造方法
CN112133759B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
CN113675198A (zh) 存储器组件结构
US6197670B1 (en) Method for forming self-aligned contact
US20130248997A1 (en) Semiconductor Devices Including Guard Ring Structures
US11665879B2 (en) Method of manufacturing dynamic random-access memory
JP2686228B2 (ja) 半導体メモリセル及びその製造方法
KR20220169174A (ko) 반도체 장치 및 그 제조 방법
CN111883583A (zh) 屏蔽栅沟槽功率器件及其制造方法
TWI718806B (zh) 記憶裝置及其製造方法
KR100261329B1 (ko) 반도체소자의 제조방법
CN113130491B (zh) 存储装置及其制造方法
CN114078701B (zh) 半导体结构及其形成方法
US20240074165A1 (en) Semiconductor device and method for fabricating the same
US11785763B2 (en) Semiconductor devices having contact plugs
CN117690908A (zh) 半导体结构及其制造方法
CN115411033A (zh) 半导体结构及其制造方法
KR100252863B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant