CN110491782B - 沟槽型双层栅mosfet的制造方法 - Google Patents
沟槽型双层栅mosfet的制造方法 Download PDFInfo
- Publication number
- CN110491782B CN110491782B CN201910742904.4A CN201910742904A CN110491782B CN 110491782 B CN110491782 B CN 110491782B CN 201910742904 A CN201910742904 A CN 201910742904A CN 110491782 B CN110491782 B CN 110491782B
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- dielectric layer
- polysilicon
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 171
- 229920005591 polysilicon Polymers 0.000 claims abstract description 129
- 238000005530 etching Methods 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 65
- 230000008021 deposition Effects 0.000 claims abstract description 25
- 238000001039 wet etching Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 29
- 210000000746 body region Anatomy 0.000 claims description 25
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 5
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000605 extraction Methods 0.000 abstract description 19
- 238000000206 photolithography Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽型双层栅MOSFET的制造方法，包括步骤：形成多个沟槽，沟槽包括多个栅沟槽以及至少一个源引出沟槽；形成底部介质层和源极多晶硅；采用HDP CVD淀积加回刻工艺形成多晶硅间氧化层；形成栅介质层；进行多晶硅淀积形成第二多晶硅层；对第二多晶硅层进行回刻，由回刻后填充于栅沟槽中的第二多晶硅层组成多晶硅栅，源引出沟槽的侧面也保留有剩余的第二多晶硅层；进行金属下介质层生长，生长厚度大于目标厚度，且金属下介质层的生长厚度满足将源引出沟槽中的间隙区完全填充；进行湿法刻蚀使金属下介质层的厚度减薄到目标厚度；步骤九、刻蚀形成接触孔的开口并填充金属。本发明能降低工艺成本，提高产品质量。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽型双层栅MOSFET的制造方法。
背景技术
现有第一种沟槽型双层栅MOSFET的制造方法：
如图1A至图1F所示，是现有第一种沟槽型双层栅MOSFET的制造方法各步骤中的器件结构示意图；现有第一种沟槽型双层栅MOSFET的制造方法包括如下步骤：
步骤一、如图1A所示，采用光刻定义加刻蚀工艺在半导体衬底101上形成多个沟槽102，所述沟槽102包括多个栅沟槽以及至少一个源引出沟槽，所述栅沟槽形成于器件单元区，所述源引出沟槽位于所述器件单元区外侧，所述源引出沟槽和各所述栅沟槽相连通，所述源引出沟槽的宽度和所述栅沟槽的宽度相等。
所述半导体衬底101为硅衬底。
步骤二、如图1A所示，形成底部介质层103和源极多晶硅104，所述底部介质层 103覆盖在所述沟槽102的底部表面和所述沟槽102的底部区域的侧面，所述源极多晶硅104填充在形成有所述底部介质层103的所述沟槽102的底部区域。
通常，所述底部介质层103为氧化层。
所述源极多晶硅104采用多晶硅淀积加回刻工艺形成。
步骤三、如图1B所示，采用HDP CVD淀积多晶硅间氧化层105；HDP CVD淀积的所述多晶硅间氧化层105的厚度满足将各所述沟槽102的顶部区域完全填充
之后，如图1C所示，进行光刻定义将所述源引出沟槽的顶部保护，之后进行多晶硅间氧化层105的回刻，回刻后，所述栅沟槽中的多晶硅间氧化层105a位于所述源极多晶硅104的表面并单独用标记105a表示；所述源引出沟槽的顶部由于受到光刻保护而使得所述源引出沟槽的顶部区域完全填充由标记105b单独标出的多晶硅间氧化层。
步骤四、如图1D所示，在所述源极多晶硅104顶部的所述沟槽102的侧面形成栅介质层106。
通常，所述栅介质层106为采用热氧化工艺生长的栅氧化层。
步骤五、如图1D所示，进行多晶硅淀积形成第二多晶硅层107，所述第二多晶硅层107将所述栅沟槽的所述源极多晶硅104的顶部区域完全填充，所述第二多晶硅层 107还延伸到所述栅沟槽的外侧。
步骤六、如图1D所示，对所述第二多晶硅层107进行回刻，回刻后的所述第二多晶硅层107仅填充在所述栅沟槽中并组成多晶硅栅107a。
在所述多晶硅栅107a形成之后以及后续的金属下介质层108形成之前还包括形成体区和源区的步骤。
所述体区形成在所述器件单元区和所述器件单元区外侧的所述半导体衬底101上，各所述沟槽102的深度大于所述体区的结深。
所述源区形成在所述器件单元区的所述体区表面，被所述多晶硅栅107a侧面覆盖的所述体区表面用于形成沟道。
步骤七、如图1E所示，进行金属下介质层108生长到所需要的目标厚度，目标厚度即为所述金属下介质层108位于所述半导体衬底101表面上的厚度。通常，所述金属下介质层108采用硼磷硅玻璃。
步骤八、如图1F所示，根据光刻定义进行刻蚀形成接触孔109的开口。所述接触孔109的开口的刻蚀包括介质层刻蚀以及半导体材料刻蚀。
之后在所述接触孔109的开口中填充金属。
之后形成正面金属层110并图形化形成源极和栅极。
现有第一种方法需要在步骤三中需要单独采用一次光刻工艺将所述源引出沟槽的顶部保护，具有较高的成本。且淀积形成的所述多晶硅间氧化层105需要将将各所述沟槽102的顶部区域完全填充，这也会增加淀积成本；同时还会使后续的回刻的厚度增加，会增加刻蚀成本且会使刻蚀后的多晶硅间氧化层105a的厚度均匀性变差，影响产品质量。
现有第二种沟槽型双层栅MOSFET的制造方法：
如图2A至图2G所示，是现有第二种沟槽型双层栅MOSFET的制造方法各步骤中的器件结构示意图；现有第二种沟槽型双层栅MOSFET的制造方法包括如下步骤：
步骤一、如图2A所示，采用光刻定义加刻蚀工艺在半导体衬底201上形成多个沟槽，所述沟槽包括多个栅沟槽202a以及至少一个源引出沟槽202b，所述栅沟槽202a 形成于器件单元区，所述源引出沟槽202b位于所述器件单元区外侧，所述源引出沟槽202b和各所述栅沟槽202a相连通，所述源引出沟槽202b的宽度大于所述栅沟槽 202a的宽度。
所述半导体衬底201为硅衬底。
步骤二、如图2A所示，形成底部介质层203和源极多晶硅204，所述底部介质层 203覆盖在所述沟槽的底部表面和所述沟槽的底部区域的侧面，所述源极多晶硅204 填充在形成有所述底部介质层203的所述沟槽的底部区域。
通常，所述底部介质层203为氧化层。
所述源极多晶硅204采用多晶硅淀积加回刻工艺形成。
步骤三、如图2B所示，采用HDP CVD淀积多晶硅间氧化层205；HDP CVD淀积的所述多晶硅间氧化层205的厚度满足部分填充位于所述源极多晶硅204顶部的所述沟槽的顶部区域。
之后，如图2C所示，进行回刻在所述源极多晶硅204的表面形成多晶硅间氧化层205a，淀积后的多晶硅间氧化层单独用标记205表示，回刻后的多晶硅间氧化层单独用标记205a表示。
步骤四、如图2D所示，在所述源极多晶硅204顶部的所述沟槽的侧面形成栅介质层206。
通常，所述栅介质层206为采用热氧化工艺生长的栅氧化层。
步骤五、如图2D所示，进行多晶硅淀积形成第二多晶硅层207，所述第二多晶硅层207将所述栅沟槽202a的所述源极多晶硅204的顶部区域完全填充，所述第二多晶硅层207未将所述源引出沟槽202b的所述源极多晶硅204的顶部区域完全填充并形成有间隙区，所述第二多晶硅层207还延伸到所述沟槽的外侧。
步骤六、如图2E所示，对所述第二多晶硅层207进行回刻，回刻后的所述第二多晶硅层207仅填充在所述栅沟槽202a中以及位于所述源引出沟槽202b的侧面，所述源引出沟槽202b的所述源极多晶硅204的顶部表面以及所述沟槽外的所述第二多晶硅层207都被去除，由填充于所述栅沟槽202a中的所述第二多晶硅层207组成多晶硅栅207a。位于所述源引出沟槽202b的侧面的所述第二多晶硅层单独用标记207b 标出。
在所述多晶硅栅207a形成之后以及后续的金属下介质层208形成之前还包括形成体区和源区的步骤。
所述体区形成在所述器件单元区和所述器件单元区外侧的所述半导体衬底201上，各所述沟槽的深度大于所述体区的结深。
所述源区形成在所述器件单元区的所述体区表面，被所述多晶硅栅207a侧面覆盖的所述体区表面用于形成沟道。
步骤七、如图2F所示，进行金属下介质层208生长到所需要的目标厚度，目标厚度即为所述金属下介质层208位于所述半导体衬底201表面上的厚度。但是，由于在源引出沟槽202b中形成有由所述第二多晶硅层207b未围成的间隙区，故所述金属下介质层208通常不能将所述源引出沟槽202b中的间隙区完全填充。
通常，所述金属下介质层208采用硼磷硅玻璃。
步骤八、如图2G所示，根据光刻定义进行刻蚀形成接触孔209的开口。所述接触孔209的开口的刻蚀包括介质层刻蚀以及半导体材料刻蚀。
之后在所述接触孔209的开口中填充金属；所述接触孔209包括位于所述源引出沟槽202b中的第一接触孔，第一接触孔单独用标记209a标出，所述第一接触孔209a 穿过所述金属下介质层208。由于，在所述源引出沟槽202b中具有间隙区，这会使得所述第一接触孔209a的开口刻蚀不均匀，使所述第一接触孔209a的稳定性较差。
之后形成正面金属层110并图形化形成源极和栅极。
现有第二种方法虽然不需要在进行多晶硅间氧化层205的回刻前单独采用一次光刻工艺将所述源引出沟槽的顶部保护；但是，由于源引出沟槽202b的宽度扩大后，步骤五中第二多晶硅层207填充后会在源引出沟槽202b的顶部形成间隙区，且间隙区在第二多晶硅层207回刻之后还会增加，这会使得步骤七中生长金属下介质层208 之后不能保证金属下介质层208将源引出沟槽202b的顶部的间隙区完全填充，这会影响后续的第一接触孔的稳定性，从而影响产品的质量。生长到所需要的目标厚度，目
发明内容
本发明所要解决的技术问题是提供一种沟槽型双层栅MOSFET的制造方法，能降低工艺成本，提高产品质量。
为解决上述技术问题，本发明提供的沟槽型双层栅MOSFET的制造方法包括如下步骤：
步骤一、采用光刻定义加刻蚀工艺在半导体衬底上形成多个沟槽，所述沟槽包括多个栅沟槽以及至少一个源引出沟槽，所述栅沟槽形成于器件单元区，所述源引出沟槽位于所述器件单元区外侧，所述源引出沟槽和各所述栅沟槽相连通，所述源引出沟槽的宽度大于所述栅沟槽的宽度。
步骤二、形成底部介质层和源极多晶硅，所述底部介质层覆盖在所述沟槽的底部表面和所述沟槽的底部区域的侧面，所述源极多晶硅填充在形成有所述底部介质层的所述沟槽的底部区域。
步骤三、采用HDP CVD淀积加回刻工艺在所述源极多晶硅的表面形成多晶硅间氧化层。
步骤四、在所述源极多晶硅顶部的所述沟槽的侧面形成栅介质层。
步骤五、进行多晶硅淀积形成第二多晶硅层，所述第二多晶硅层将所述栅沟槽的所述源极多晶硅的顶部区域完全填充，所述第二多晶硅层未将所述源引出沟槽的所述源极多晶硅的顶部区域完全填充并形成有间隙区，所述第二多晶硅层还延伸到所述沟槽的外侧。
步骤六、对所述第二多晶硅层进行回刻，回刻后的所述第二多晶硅层仅填充在所述栅沟槽中以及位于所述源引出沟槽的侧面，所述源引出沟槽的所述源极多晶硅的顶部表面以及所述沟槽外的所述第二多晶硅层都被去除，由填充于所述栅沟槽中的所述第二多晶硅层组成多晶硅栅。
步骤七、进行金属下介质层生长，所述金属下介质层的生长厚度大于所需要的目标厚度，且所述金属下介质层的生长厚度满足将所述源引出沟槽中的间隙区完全填充。
步骤八、对所述金属下介质层进行湿法刻蚀使所述金属下介质层的厚度减薄到目标厚度。
步骤九、根据光刻定义进行刻蚀形成接触孔的开口，之后在所述接触孔的开口中填充金属；所述接触孔包括位于所述源引出沟槽中的第一接触孔，所述第一接触孔穿过所述金属下介质层，通过步骤七中生长的所述金属下介质层将所述源引出沟槽中的间隙区完全填充来改善所述第一接触孔的形貌稳定性。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，步骤二中所述底部介质层为氧化层。
进一步的改进是，步骤二中所述源极多晶硅采用多晶硅淀积加回刻工艺形成。
进一步的改进是，所述底部介质层采用热氧化工艺或淀积工艺生长形成，生长后的所述底部介质层覆盖在所述沟槽的内侧表面和所述沟槽的外侧表面；在所述源极多晶硅的回刻工艺之后，所述源极多晶硅的顶部的所述沟槽侧面和所述沟槽外侧表面的所述底部介质层被去除。
进一步的改进是，所述源极多晶硅的顶部的所述沟槽侧面和所述沟槽外侧表面的所述底部介质层在步骤三中的所述多晶硅间氧化层对应的回刻工艺中同时被去除。
进一步的改进是，步骤三中，HDP CVD淀积的所述多晶硅间氧化层的厚度满足部分填充位于所述源极多晶硅顶部的所述沟槽的顶部区域；所述多晶硅间氧化层的回刻工艺为全面刻蚀。
进一步的改进是，步骤三中HDP CVD淀积的所述多晶硅间氧化层的厚度为
进一步的改进是，所述多晶硅间氧化层的回刻工艺采用湿法刻蚀。
进一步的改进是，步骤四中所述栅介质层为采用热氧化工艺生长的栅氧化层。
进一步的改进是，在步骤六的所述多晶硅栅形成之后以及所述金属下介质层形成之前还包括形成体区和源区的步骤。
所述体区形成在所述器件单元区和所述器件单元区外侧的所述半导体衬底上，各所述沟槽的深度大于所述体区的结深。
所述源区形成在所述器件单元区的所述体区表面，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道。
进一步的改进是，在步骤九的所述接触孔的开口的金属填充完成之后，还包括形成正面金属层，对所述正面金属层进行图形化形成源极和栅极的步骤；所述源极通过接触孔和所述源区接触以及通过所述第一接触孔和所述源极多晶硅接触。
进一步的改进是，所述源极和所述栅极形成之后，还包括对所述半导体衬底进行背面减薄，在所述半导体衬底的背面形成漏区以及在所述漏区的背面形成由背面金属层组成的漏极的步骤。
进一步的改进是，步骤九中的所述接触孔的开口的刻蚀包括介质层刻蚀以及半导体材料刻蚀。
进一步的改进是，步骤七中所述金属下介质层采用硼磷硅玻璃。
本发明单独设置宽度比栅沟槽大的源引出沟槽，使得源引出沟槽顶部区域能和栅沟槽的顶部区域采用相同的第二多晶硅层淀积和刻蚀工艺，从而不需要单独采用一次光刻定义来将源引出沟槽顶部区域封住，所以本发明能节约一块光罩，从而能降低工艺成本。
同时，本发明在第二多晶硅层刻蚀之后进行金属下介质层生长时，将金属下介质层的生长厚度加厚到大于目标厚度，以保证能将源引出沟槽的顶部区域中由侧面剩余的第二多晶硅层围成间隙区完全填充，之后再采用刻蚀工艺将金属下介质层减薄到目标厚度，本发明通过将源引出沟槽的顶部区域中对应的第二多晶硅层围成的间隙填满，能保证后续在源引出沟槽中的源极多晶硅顶部形成接触孔即形成第一接触孔时使第一接触孔的形貌稳定性，从而能提高产品质量。
同时，由于本发明的源引出沟槽的顶部区域和栅沟槽的顶部区域采用相同的第二多晶硅层淀积和刻蚀工艺，故本发明的源引出沟槽的顶部区域不需要采用HDP CVD淀积工艺形成的氧化层来填充，故本发明在形成多晶硅间氧化层时能采用部分 (Partial)HDPCVD淀积填充工艺，这不仅能减少HDP CVD淀积形成的氧化层厚度从而能降低成本；而且，HDP CVD淀积形成的氧化层的厚度的减少，还能减少对HDP CVD 淀积形成的氧化层进行刻蚀形成多晶硅间氧化层的刻蚀量，从而能进一步将工艺成本且能提高刻蚀的均匀性并进而能提高多晶硅间氧化层的厚度的均匀性，从而能进一步提高产品质量。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1F是现有第一种沟槽型双层栅MOSFET的制造方法各步骤中的器件结构示意图；
图2A-图2G是现有第二种沟槽型双层栅MOSFET的制造方法各步骤中的器件结构示意图；
图3是本发明实施例沟槽型双层栅MOSFET的制造方法的流程图；
图4A-图4H是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例沟槽型双层栅MOSFET的制造方法的流程图；如图 4A至图4H所示，是本发明实施例方法各步骤中的器件结构示意图；本发明实施例沟槽型双层栅MOSFET的制造方法包括如下步骤：
步骤一、如图4A所示，采用光刻定义加刻蚀工艺在半导体衬底1上形成多个沟槽，所述沟槽包括多个栅沟槽2a以及至少一个源引出沟槽2b，所述栅沟槽2a形成于器件单元区，所述源引出沟槽2b位于所述器件单元区外侧，所述源引出沟槽2b和各所述栅沟槽2a相连通，所述源引出沟槽2b的宽度大于所述栅沟槽2a的宽度。
所述半导体衬底1为硅衬底。
步骤二、如图4A所示，形成底部介质层3和源极多晶硅4，所述底部介质层3 覆盖在所述沟槽的底部表面和所述沟槽的底部区域的侧面，所述源极多晶硅4填充在形成有所述底部介质层3的所述沟槽的底部区域。
本发明实施例中，所述底部介质层3为氧化层。
所述源极多晶硅4采用多晶硅淀积加回刻工艺形成。
所述底部介质层3采用热氧化工艺或淀积工艺生长形成，生长后的所述底部介质层3覆盖在所述沟槽的内侧表面和所述沟槽的外侧表面；在所述源极多晶硅4的回刻工艺之后，所述源极多晶硅4的顶部的所述沟槽侧面和所述沟槽外侧表面的所述底部介质层3被去除。所述源极多晶硅4的顶部的所述沟槽侧面和所述沟槽外侧表面的所述底部介质层3能采用单独的刻蚀工艺去除；也能为：所述源极多晶硅4的顶部的所述沟槽侧面和所述沟槽外侧表面的所述底部介质层3在后续步骤三中的所述多晶硅间氧化层5a对应的回刻工艺中同时被去除。
步骤三、如图4C所示，采用HDP CVD淀积加回刻工艺在所述源极多晶硅4的表面形成多晶硅间氧化层5a，淀积后的多晶硅间氧化层单独用标记5表示，回刻后的多晶硅间氧化层单独用标记5a表示。
如图4B所示，HDP CVD淀积的所述多晶硅间氧化层5的厚度满足部分填充位于所述源极多晶硅4顶部的所述沟槽的顶部区域；如：HDP CVD淀积的所述多晶硅间氧化层5a的厚度为
所述多晶硅间氧化层5a的回刻工艺为全面刻蚀。较佳为，所述多晶硅间氧化层 5a的回刻工艺采用湿法刻蚀。
步骤四、如图4D所示，在所述源极多晶硅4顶部的所述沟槽的侧面形成栅介质层6。
本发明实施例中，所述栅介质层6为采用热氧化工艺生长的栅氧化层。
步骤五、如图4D所示，进行多晶硅淀积形成第二多晶硅层7，所述第二多晶硅层 7将所述栅沟槽2a的所述源极多晶硅4的顶部区域完全填充，所述第二多晶硅层7 未将所述源引出沟槽2b的所述源极多晶硅4的顶部区域完全填充并形成有间隙区 301，所述第二多晶硅层7还延伸到所述沟槽的外侧。
步骤六、如图4E所示，对所述第二多晶硅层7进行回刻，回刻后的所述第二多晶硅层7仅填充在所述栅沟槽2a中以及位于所述源引出沟槽2b的侧面，所述源引出沟槽2b的所述源极多晶硅4的顶部表面以及所述沟槽外的所述第二多晶硅层7都被去除，由填充于所述栅沟槽2a中的所述第二多晶硅层7组成多晶硅栅7a。位于所述源引出沟槽2b的侧面的所述第二多晶硅层单独用标记7b标出，所述间隙区301的尺寸会有一定的扩大。
在所述多晶硅栅7a形成之后以及后续的金属下介质层8形成之前还包括形成体区和源区的步骤。
所述体区形成在所述器件单元区和所述器件单元区外侧的所述半导体衬底1上，各所述沟槽的深度大于所述体区的结深。
所述源区形成在所述器件单元区的所述体区表面，被所述多晶硅栅7a侧面覆盖的所述体区表面用于形成沟道。
步骤七、如图4F所示，进行金属下介质层8生长，所述金属下介质层8的生长厚度大于所需要的目标厚度，且所述金属下介质层8的生长厚度满足将所述源引出沟槽2b中的间隙区301完全填充。
本发明实施例中，所述金属下介质层8采用硼磷硅玻璃。所述金属下介质层8的生长厚度为
所述金属下介质层8所需要的目标厚度为
步骤八、如图4G所示，对所述金属下介质层8进行湿法刻蚀使所述金属下介质层8的厚度减薄到目标厚度。
步骤九、如图4H所示，根据光刻定义进行刻蚀形成接触孔9的开口。
之后在所述接触孔9的开口中填充金属；所述接触孔9包括位于所述源引出沟槽2b中的第一接触孔，第一接触孔单独用标记9a标出，所述第一接触孔9a穿过所述金属下介质层8，通过步骤七中生长的所述金属下介质层8将所述源引出沟槽2b中的间隙区301完全填充来改善所述第一接触孔9a的形貌稳定性。
所述接触孔9的开口的刻蚀包括介质层刻蚀以及半导体材料刻蚀。其中所述第一接触孔9a的开口的介质层刻蚀包括所述金属下介质层8和所述多晶硅加氧化层5a的刻蚀。其他所述接触孔9的介质层刻蚀包括所述金属下介质层8的刻蚀。由于所述半导体衬底1采用硅衬底，半导体材料刻蚀即硅刻蚀。
在步骤九的所述接触孔9的开口的金属填充完成之后，还包括形成正面金属层10，对所述正面金属层10进行图形化形成源极和栅极的步骤；所述源极通过接触孔9 和所述源区接触以及通过所述第一接触孔9a和所述源极多晶硅4接触。
所述源极和所述栅极形成之后，还包括对所述半导体衬底1进行背面减薄，在所述半导体衬底1的背面形成漏区以及在所述漏区的背面形成由背面金属层组成的漏极的步骤。
本发明实施例单独设置宽度比栅沟槽2a大的源引出沟槽2b，使得源引出沟槽2b顶部区域能和栅沟槽2a的顶部区域采用相同的第二多晶硅层7淀积和刻蚀工艺，从而不需要单独采用一次光刻定义来将源引出沟槽2b顶部区域封住，所以本发明实施例能节约一块光罩，从而能降低工艺成本。
同时，本发明实施例在第二多晶硅层7刻蚀之后进行金属下介质层8生长时，将金属下介质层8的生长厚度加厚到大于目标厚度，以保证能将源引出沟槽2b的顶部区域中由侧面剩余的第二多晶硅层7围成间隙区301完全填充，之后再采用刻蚀工艺将金属下介质层8减薄到目标厚度，本发明实施例通过将源引出沟槽2b的顶部区域中对应的第二多晶硅层7围成的间隙填满，能保证后续在源引出沟槽2b中的源极多晶硅4顶部形成接触孔9即形成第一接触孔9a时使第一接触孔9a的形貌稳定性，从而能提高产品质量。
同时，由于本发明实施例的源引出沟槽2b的顶部区域和栅沟槽2a的顶部区域采用相同的第二多晶硅层7淀积和刻蚀工艺，故本发明实施例的源引出沟槽2b的顶部区域不需要采用HDP CVD淀积工艺形成的氧化层来填充，故本发明实施例在形成多晶硅间氧化层5a时能采用部分(Partial)HDP CVD淀积填充工艺，这不仅能减少HDP CVD 淀积形成的氧化层厚度从而能降低成本；而且，HDP CVD淀积形成的氧化层的厚度的减少，还能减少对HDP CVD淀积形成的氧化层进行刻蚀形成多晶硅间氧化层5a的刻蚀量，从而能进一步将工艺成本且能提高刻蚀的均匀性并进而能提高多晶硅间氧化层 5a的厚度的均匀性，从而能进一步提高产品质量。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种沟槽型双层栅MOSFET的制造方法，其特征在于，包括如下步骤：
步骤一、采用光刻定义加刻蚀工艺在半导体衬底上形成多个沟槽，所述沟槽包括多个栅沟槽以及至少一个源引出沟槽，所述栅沟槽形成于器件单元区，所述源引出沟槽位于所述器件单元区外侧，所述源引出沟槽和各所述栅沟槽相连通，所述源引出沟槽的宽度大于所述栅沟槽的宽度；
步骤二、形成底部介质层和源极多晶硅，所述底部介质层覆盖在所述沟槽的底部表面和所述沟槽的底部区域的侧面，所述源极多晶硅填充在形成有所述底部介质层的所述沟槽的底部区域；
步骤三、采用HDP CVD淀积加回刻工艺在所述源极多晶硅的表面形成多晶硅间氧化层；
步骤四、在所述源极多晶硅顶部的所述沟槽的侧面形成栅介质层；
步骤五、进行多晶硅淀积形成第二多晶硅层，所述第二多晶硅层将所述栅沟槽的所述源极多晶硅的顶部区域完全填充，所述第二多晶硅层未将所述源引出沟槽的所述源极多晶硅的顶部区域完全填充并形成有间隙区，所述第二多晶硅层还延伸到所述沟槽的外侧；
步骤六、对所述第二多晶硅层进行回刻，回刻后的所述第二多晶硅层仅填充在所述栅沟槽中以及位于所述源引出沟槽的侧面，所述源引出沟槽的所述源极多晶硅的顶部表面以及所述沟槽外的所述第二多晶硅层都被去除，由填充于所述栅沟槽中的所述第二多晶硅层组成多晶硅栅；
步骤七、进行金属下介质层生长，所述金属下介质层的生长厚度大于所需要的目标厚度，且所述金属下介质层的生长厚度满足将所述源引出沟槽中的间隙区完全填充；
步骤八、对所述金属下介质层进行湿法刻蚀使所述金属下介质层的厚度减薄到目标厚度；
步骤九、根据光刻定义进行刻蚀形成接触孔的开口，之后在所述接触孔的开口中填充金属；所述接触孔包括位于所述源引出沟槽中的第一接触孔，所述第一接触孔穿过所述金属下介质层，通过步骤七中生长的所述金属下介质层将所述源引出沟槽中的间隙区完全填充来改善所述第一接触孔的形貌稳定性。
2.如权利要求1所述的沟槽型双层栅MOSFET的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤二中所述底部介质层为氧化层。
4.如权利要求3所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤二中所述源极多晶硅采用多晶硅淀积加回刻工艺形成。
5.如权利要求4所述的沟槽型双层栅MOSFET的制造方法，其特征在于：所述底部介质层采用热氧化工艺或淀积工艺生长形成，生长后的所述底部介质层覆盖在所述沟槽的内侧表面和所述沟槽的外侧表面；在所述源极多晶硅的回刻工艺之后，所述源极多晶硅的顶部的所述沟槽侧面和所述沟槽外侧表面的所述底部介质层被去除。
6.如权利要求5所述的沟槽型双层栅MOSFET的制造方法，其特征在于：所述源极多晶硅的顶部的所述沟槽侧面和所述沟槽外侧表面的所述底部介质层在步骤三中的所述多晶硅间氧化层对应的回刻工艺中同时被去除。
7.如权利要求2所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤三中，HDPCVD淀积的所述多晶硅间氧化层的厚度满足部分填充位于所述源极多晶硅顶部的所述沟槽的顶部区域；所述多晶硅间氧化层的回刻工艺为全面刻蚀。
8.如权利要求7所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤三中HDPCVD淀积的所述多晶硅间氧化层的厚度为
9.如权利要求7所述的沟槽型双层栅MOSFET的制造方法，其特征在于：所述多晶硅间氧化层的回刻工艺采用湿法刻蚀。
10.如权利要求2所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤四中所述栅介质层为采用热氧化工艺生长的栅氧化层。
11.如权利要求2所述的沟槽型双层栅MOSFET的制造方法，其特征在于：在步骤六的所述多晶硅栅形成之后以及所述金属下介质层形成之前还包括形成体区和源区的步骤；
所述体区形成在所述器件单元区和所述器件单元区外侧的所述半导体衬底上，各所述沟槽的深度大于所述体区的结深；
所述源区形成在所述器件单元区的所述体区表面，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道。
12.如权利要求11所述的沟槽型双层栅MOSFET的制造方法，其特征在于：在步骤九的所述接触孔的开口的金属填充完成之后，还包括形成正面金属层，对所述正面金属层进行图形化形成源极和栅极的步骤；所述源极通过接触孔和所述源区接触以及通过所述第一接触孔和所述源极多晶硅接触。
13.如权利要求12所述的沟槽型双层栅MOSFET的制造方法，其特征在于：所述源极和所述栅极形成之后，还包括对所述半导体衬底进行背面减薄，在所述半导体衬底的背面形成漏区以及在所述漏区的背面形成由背面金属层组成的漏极的步骤。
14.如权利要求2所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤九中的所述接触孔的开口的刻蚀包括介质层刻蚀以及半导体材料刻蚀。
15.如权利要求2所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤七中所述金属下介质层采用硼磷硅玻璃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910742904.4A CN110491782B (zh) | 2019-08-13 | 2019-08-13 | 沟槽型双层栅mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910742904.4A CN110491782B (zh) | 2019-08-13 | 2019-08-13 | 沟槽型双层栅mosfet的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110491782A CN110491782A (zh) | 2019-11-22 |
| CN110491782B true CN110491782B (zh) | 2021-11-09 |
Family
ID=68550683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910742904.4A Active CN110491782B (zh) | 2019-08-13 | 2019-08-13 | 沟槽型双层栅mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110491782B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113130633B (zh) * | 2019-12-30 | 2022-11-22 | 华润微电子（重庆）有限公司 | 沟槽型场效应晶体管结构及其制备方法 |
| CN113224001B (zh) * | 2021-04-27 | 2023-03-24 | 华虹半导体(无锡)有限公司 | 铝填孔的工艺方法 |
| CN114023652A (zh) * | 2021-10-26 | 2022-02-08 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型半导体器件的制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376554A (zh) * | 2010-08-23 | 2012-03-14 | 科轩微电子股份有限公司 | 沟槽式功率半导体制造方法 |
| CN104465781A (zh) * | 2014-12-31 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos及工艺方法 |
| CN105870022A (zh) * | 2016-05-31 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN106057674A (zh) * | 2016-05-31 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN106876278A (zh) * | 2017-03-01 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN107527802A (zh) * | 2017-08-15 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos成膜方法 |
| CN107799601A (zh) * | 2017-09-29 | 2018-03-13 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率mostet器件及其制造方法 |
| CN109148569A (zh) * | 2018-08-29 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mosfet及其制造方法 |
-
2019
- 2019-08-13 CN CN201910742904.4A patent/CN110491782B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376554A (zh) * | 2010-08-23 | 2012-03-14 | 科轩微电子股份有限公司 | 沟槽式功率半导体制造方法 |
| CN104465781A (zh) * | 2014-12-31 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos及工艺方法 |
| CN105870022A (zh) * | 2016-05-31 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN106057674A (zh) * | 2016-05-31 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN106876278A (zh) * | 2017-03-01 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN107527802A (zh) * | 2017-08-15 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos成膜方法 |
| CN107799601A (zh) * | 2017-09-29 | 2018-03-13 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率mostet器件及其制造方法 |
| CN109148569A (zh) * | 2018-08-29 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mosfet及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110491782A (zh) | 2019-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8207566B2 (en) | Vertical channel transistor and method of fabricating the same | |
| KR100471173B1 (ko) | 다층채널을 갖는 트랜지스터 및 그 제조방법 | |
| CN107017167B (zh) | 具有屏蔽栅的沟槽栅器件的制造方法 | |
| US9087856B2 (en) | Semiconductor device with buried bit line and method for fabricating the same | |
| CN110491782B (zh) | 沟槽型双层栅mosfet的制造方法 | |
| KR100734313B1 (ko) | 수직 채널을 갖는 반도체 소자 및 그 제조방법 | |
| US20140295658A1 (en) | Semiconductor device comprising trench gate and buried source electrodes | |
| US20110223734A1 (en) | Methods of forming an array of memory cells, methods of forming a plurality of field effect transistors, methods of forming source/drain regions and isolation trenches, and methods of forming a series of spaced trenches into a substrate | |
| US20060145247A1 (en) | Trench transistor and method for producing it | |
| US20130161832A1 (en) | Semiconductor device with buried bit line and method for fabricating the same | |
| CN111883592A (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| KR20100088836A (ko) | 반도체 소자의 제조 방법 | |
| CN111370487A (zh) | 沟槽栅mosfet器件及其制造方法 | |
| US9786766B2 (en) | Methods of fabricating transistors with a protection layer to improve the insulation between a gate electrode and a junction region | |
| CN109148585A (zh) | 沟槽mosfet及其制造方法 | |
| CN111128706B (zh) | 沟槽内厚度渐变的场氧的制造方法和sgt器件的制造方法 | |
| CN111883583A (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| CN115763551A (zh) | Sgt半导体器件的栅间介质层的制造方法 | |
| CN114023811B (zh) | 屏蔽栅沟槽型mosfet器件及其制作方法 | |
| US8741716B2 (en) | Semiconductor device with a gate having a bulbous area and a flattened area underneath the bulbous area and method for manufacturing the same | |
| CN112271134B (zh) | 半导体功率器件的制造方法 | |
| CN114864404A (zh) | 一种3次掩膜实现电荷耦合的sbr器件的制作工艺 | |
| CN114023652A (zh) | 屏蔽栅沟槽型半导体器件的制造方法 | |
| CN113782433A (zh) | 一种解决sgt-mosfet场氧化层横向过腐问题的制备方法 | |
| CN112447844A (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |