CN106876439B - 超结器件及其制造方法 - Google Patents

超结器件及其制造方法 Download PDF

Info

Publication number
CN106876439B
CN106876439B CN201710068610.9A CN201710068610A CN106876439B CN 106876439 B CN106876439 B CN 106876439B CN 201710068610 A CN201710068610 A CN 201710068610A CN 106876439 B CN106876439 B CN 106876439B
Authority
CN
China
Prior art keywords
type
region
gate
layer
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710068610.9A
Other languages
English (en)
Other versions
CN106876439A (zh
Inventor
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710068610.9A priority Critical patent/CN106876439B/zh
Publication of CN106876439A publication Critical patent/CN106876439A/zh
Application granted granted Critical
Publication of CN106876439B publication Critical patent/CN106876439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种超结器件，超结器件单元包括：沟槽栅，形成于N型柱顶部；在沟槽栅两侧形成有沟道区；源区形成于所述沟道区表面，漏区形成于超结结构的底部；在沟槽栅的底部形成有P型表面埋层，P型表面埋层和沟槽栅的底部接触且P型表面埋层的宽度小于栅极沟槽的宽度，电荷流动区设置有P型环，在超结器件反向击穿时P型表面埋层形成一条反向空穴雪崩电流的路径，从而减小沟槽栅对反向空穴雪崩电流的聚集能力并从而提高器件的UIS能力。本发明还公开了一种超结器件的制造方法。本发明能提高器件的UIS能力，能减少器件的Cgd从而降低器件的开关损耗，工艺成本低，还能减少P型表面埋层对器件的导通电阻的影响。

Description

超结器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超结器件，本发明还涉及该超结器件的制造方法。
背景技术
超结MOSFET采用新的耐压层结构，利用一系列的交替排列的半导体P型薄层和N型薄层组成的超结结构来在截止状态下在较低电压下就将所述P型薄层和N型薄层耗尽,实现电荷相互补偿,从而使P型薄层和N型薄层在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压,打破传统功率MOSFET理论极限。
超结器件在开关应用中，超结器件如超结MOSFET的无箝位电感开关(Unclampedinductive Switching，UIS)能力涉及到整个器件的可靠性，所以非常重要。超结MOSFET为了获得稳定的击穿电压和器件性能，反向击穿一般都设计发生在电荷流动区即器件单元(Cell)区。此时，影响器件UIS能力的关键因素是寄生三极管导通的难易程度。由于在反向偏置时，多晶硅栅为零偏，所以对N型柱即N型薄层中的空穴雪崩电流有一定的聚集效应，导致空穴电流在多晶硅栅的聚集后几乎全部通过P型体区即沟道区并汇集到源极的接触孔，由于有较大电流通过沟道区和N型柱组成的PN结附近，从而使寄生三极管有较大的导通风险，显著降低器件的UIS可靠性。
发明内容
本发明所要解决的技术问题是提供一种超结器件，能提高器件的UIS能力。为此，本发明还提供一种超结器件的制造方法。
为解决上述技术问题，本发明提供的超结器件的中间区域为电荷流动区，终端保护区形成于所述电荷流动区的周侧，过渡区位于所述终端保护区和所述电荷流动区之间。
超结结构由多个N型柱和P型柱交替排列组成，一个所述N型柱和相邻的一个所述P型柱组成一个超结单元；在所述电荷流动区中一个所述超结单元中形成有一个所述超结器件单元，所述超结器件单元包括：
沟槽栅，包括形成于所述N型柱顶部的栅极沟槽、形成于所述栅极沟槽底部表面和侧面的栅介质层以及填充于所述栅极沟槽中的多晶硅栅。
在所述沟槽栅两侧形成有由P阱组成的沟道区，所述沟道区还延伸到所述P型柱的顶部；被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道。
由N+区组成的源区形成于所述沟道区表面，由N+区组成的漏区形成于所述超结结构的底部。
所述源区的顶部通过接触孔连接到由正面金属层组成的源极，所述多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极。
在所述沟槽栅的底部形成有P型表面埋层，所述P型表面埋层和所述沟槽栅的底部接触，在所述超结器件反向击穿时所述P型表面埋层形成一条反向空穴雪崩电流的路径，从而减小所述沟槽栅对反向空穴雪崩电流的聚集能力并从而提高器件的UIS能力。
所述P型表面埋层的宽度小于所述栅极沟槽的宽度，通过缩小所述P型表面埋层的宽度来减少所述P型表面埋层对器件的导通电阻的影响。
进一步的改进是，所述过渡区的表面形成有第一P型环，所述第一P型环环绕在所述电荷流动区的周侧，各所述超结器件单元的所述P型表面埋层延伸到所述过渡区中并和所述第一P型环接触，所述第一P型环接触的顶部通过接触孔连接到所述源极，所述反向空穴雪崩电流的路径包括由所述P型表面埋层、所述第一P型环以及所述源极连接形成的电连接路径。
进一步的改进是，在所述电荷流动区的表面形成有一条以上的第二P型环，各所述第二P型环的长度方向和各所述沟槽栅的长度方向垂直，各所述第二P型环的两侧和所述第一P型环连接，各所述第二P型环的顶部通过接触孔连接到所述源极；各所述第二P型环的深度大于各所述沟槽栅的深度，各所述P型表面埋层和各所述第二P型环垂直相交且形成接触；所述反向空穴雪崩电流的路径包括由所述P型表面埋层、所述第二P型环以及所述源极连接形成的电连接路径。
进一步的改进是，所述第一P型环和所述第二P型环采用相同的工艺同时形成。
进一步的改进是，各所述第二P型环等间距平行排列在所述电荷流动区。
进一步的改进是，在所述第二P型环所覆盖的区域中未形成由N+区组成的源区，使得沿所述沟槽栅的长度方向上，所述源区的各N+区呈一段一段的岛结构。
进一步的改进是，在所述源区对应的接触孔的底部形成有由P+区组成的阱区引出区，所述阱区引出去的结深大于所述源区的结深并和所述沟道区相接触。
进一步的改进是，所述超结结构形成于N型外延层表面，所述P型柱由填充于形成于所述N型外延层中的超结沟槽的P型外延层组成，所述N型柱由各所述P型柱之间的N型外延层组成。
进一步的改进是，所述N型外延层形成于半导体衬底表面，所述漏区由背面减薄后的所述半导体衬底经过N+掺杂组成，在所述漏区的背面形成有由背面金属层组成的漏极。
进一步的改进是，所述栅极沟槽通过采用刻蚀形成，所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述硬质掩模层的掩模的开口宽度等于所述P型表面埋层的宽度，所述栅极沟槽的刻蚀包括以所述硬质掩模层为掩模的各项异性刻蚀，该各项异性刻蚀完成后进行P型离子注入形成所述P型表面埋层，之后进行各项同时刻蚀使所述栅极沟槽的宽度扩展到需要值。
进一步的改进是，所述栅极沟槽通过采用刻蚀形成，所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述硬质掩模层的掩模的开口宽度等于所述栅极沟槽的宽度，所述栅极沟槽刻蚀完成后在所述栅极沟槽底部表面和侧壁表面形成一层沟槽氧化膜，通过所述栅极沟槽两侧面的所述沟槽氧化膜之间的间距定义所述P型表面埋层的宽度并以所述沟槽氧化膜和所述硬质掩模层为掩模进行P型离子注入形成所述P型表面埋层。
进一步的改进是，所述栅极沟槽通过采用光刻刻蚀形成，所述栅极沟槽形成后，在所述栅极沟槽中填充多晶硅形成所述多晶硅栅时分两步，第一步填充的多晶硅使所述栅极沟槽的开口宽度减小到所述P型表面埋层的宽度所需值，在第一步填充多晶硅完成后进行P型离子注入形成所述P型表面埋层。
进一步的改进是，所述P型表面埋层的的P型离子注入的注入杂质为硼，注入剂量为1e10cm-2～1e16cm-2，注入角度为0度。
为解决上述技术问题，本发明提供的超结器件的制造方法的超结器件的中间区域为电荷流动区，终端保护区形成于所述电荷流动区的周侧，过渡区位于所述终端保护区和所述电荷流动区之间；超结结构由多个N型柱和P型柱交替排列组成；一个所述N型柱和相邻的一个所述P型柱组成一个超结单元；在所述电荷流动区中一个所述超结单元对应形成一个所述超结器件单元；其特征在于：在形成所述超结结构之后采用如下步骤形成所述超结器件单元：
步骤一、采用光刻刻蚀工艺在所述N型柱顶部的栅极沟槽。
步骤二、采用P型离子注入工艺在所述沟槽栅的底部形成P型表面埋层；所述P型表面埋层的宽度小于所述栅极沟槽的宽度，通过缩小所述P型表面埋层的宽度来减少所述P型表面埋层对器件的导通电阻的影响。
步骤三、在所述栅极沟槽的底部表面和侧面形成栅介质层。
步骤四、在形成有所述栅介质层的所述栅极沟槽中填充多晶硅栅从而组成沟槽栅。
所述P型表面埋层和所述沟槽栅的底部接触，在所述超结器件反向击穿时所述P型表面埋层形成一条反向空穴雪崩电流的路径，从而减小所述沟槽栅对反向空穴雪崩电流的聚集能力并从而提高器件的UIS能力。
步骤五、形成P阱，由所述P阱组成沟道区；所述P阱位于所述沟槽栅两侧并延伸到所述P型柱的顶部；被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道。
步骤六、进行N+注入在所述沟道区表面形成由N+区组成的源区。
步骤七、在所述超结结构的底部形成由N+区组成的漏区。
步骤八、形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极，所述源区的顶部通过接触孔连接到所述源极，所述多晶硅栅的顶部通过接触孔连接到所述栅极。
进一步的改进是，在步骤六形成所述源区之前，还包括在所述过渡区的表面形成第一P型环的步骤，所述第一P型环环绕在所述电荷流动区的周侧，各所述超结器件单元的所述P型表面埋层延伸到所述过渡区中并和所述第一P型环接触，所述第一P型环接触的顶部通过接触孔连接到所述源极，所述反向空穴雪崩电流的路径包括由所述P型表面埋层、所述第一P型环以及所述源极连接形成的电连接路径。
进一步的改进是，在形成所述第一P型环的同时，还包括在所述电荷流动区的表面形成一条以上的第二P型环，各所述第二P型环的长度方向和各所述沟槽栅的长度方向垂直，各所述第二P型环的两侧和所述第一P型环连接，各所述第二P型环的顶部通过接触孔连接到所述源极；各所述第二P型环的深度大于各所述沟槽栅的深度，各所述P型表面埋层和各所述第二P型环垂直相交且形成接触；所述反向空穴雪崩电流的路径包括由所述P型表面埋层、所述第二P型环以及所述源极连接形成的电连接路径。
进一步的改进是，各所述第二P型环等间距平行排列在所述电荷流动区。
进一步的改进是，步骤六中，在所述第二P型环所覆盖的区域中不进行形成所述源区的N+注入，使得沿所述沟槽栅的长度方向上，所述源区的各N+区呈一段一段的岛结构。
进一步的改进是，在所述接触孔的开口形成之后、金属填充之前，还包括采用P型离子注入工艺在所述源区对应的接触孔的底部形成由P+区组成的阱区引出区的步骤，所述阱区引出去的结深大于所述源区的结深并和所述沟道区相接触。
进一步的改进是，所述超结结构的形成步骤为：
提供一N型外延层。
采用光刻刻蚀工艺在所述N型外延层中形成超结沟槽。
在所述超结沟槽中填充P型外延层组成所述P型柱；所述N型柱由各所述P型柱之间的N型外延层组成。
进一步的改进是，所述N型外延层形成于半导体衬底表面，步骤七中形成所述漏区时先对所述半导体衬底进行背面减薄，所述漏区直接由背面减薄后的N+掺杂的所述半导体衬底组成；或者所述漏区的N+掺杂由背面减薄后的所述半导体衬底的掺杂叠加N+背面离子注入杂质组成。
之后还包括在所述漏区的背面形成背面金属层并由所述背面金属层组成的漏极。
进一步的改进是，步骤一中所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述硬质掩模层的掩模的开口宽度等于所述P型表面埋层的宽度，所述栅极沟槽的刻蚀包括以所述硬质掩模层为掩模的各项异性刻蚀，该各项异性刻蚀完成后进行步骤二的P型离子注入形成所述P型表面埋层；步骤二完成之后进行各项同时刻蚀使所述栅极沟槽的宽度扩展到需要值。
进一步的改进是，步骤一中所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述硬质掩模层的掩模的开口宽度等于所述栅极沟槽的宽度，所述栅极沟槽刻蚀完成后在所述栅极沟槽底部表面和侧壁表面形成一层沟槽氧化膜，通过所述栅极沟槽两侧面的所述沟槽氧化膜之间的间距定义所述P型表面埋层的宽度，步骤二中以所述沟槽氧化膜和所述硬质掩模层为掩模进行P型离子注入形成所述P型表面埋层。
进一步的改进是，步骤一中形成所述栅极沟槽形成后，步骤四中在所述栅极沟槽中填充多晶硅形成所述多晶硅栅时分两步，第一步填充的多晶硅使所述栅极沟槽的开口宽度减小到所述P型表面埋层的宽度所需值，步骤二的进行P型离子注入形成所述P型表面埋层的步骤放置在步骤四的第一步填充多晶硅完成后进行，之后进行第二步填充多晶硅从而和第一步填充的多晶硅叠加形成所述多晶硅栅。
进一步的改进是，所述P型表面埋层的的P型离子注入的注入杂质为硼，注入剂量为1e10cm-2～1e16cm-2，注入角度为0度。
进一步的改进是，所述栅介质层为栅氧化层。
本发明通过在沟槽栅的底部设置P型表面埋层，P型表面埋层能在超结器件反向击穿时形成一条反向空穴雪崩电流的路径，也即本发明增加了一条反向空穴雪崩电流的路径，从而能减小沟槽栅对反向空穴雪崩电流的聚集能力，从而提高器件的UIS能力。
本发明通过将P型表面埋层的宽度设置为小于栅极沟槽的宽度，也即本发明能够对P型表面埋层的宽度进行控制，相对于P型表面埋层和栅极沟槽的宽度相同的情形，本发明能够通过缩小P型表面埋层的宽度来减少P型表面埋层对器件的导通电阻的影响，也即能防止引入P型表面埋层后使器件的导通电阻增加。
本发明通过将P型表面埋层和位于过渡区中的第一P型环(Pring)相连接，能通过第一P型环实现对P型表面埋层的反向空穴雪崩电流的周边引出，从而能进一步减小沟槽栅对反向空穴雪崩电流的聚集能力，从而能进一步提高器件的UIS能力。
本发明通过在电荷流动区中增加和沟槽栅垂直的第二P型环，这样每一条沟槽栅底部的P型表面埋层都能和第二P型环接触且通过第二P型环顶部的接触孔连接到源极，这就P型表面埋层的反向空穴雪崩电流的路径的引出路径增多，能够进一步的提高反向空穴雪崩电流的引出，从而能进一步的减小沟槽栅对反向空穴雪崩电流的聚集能力并提高器件的UIS能力。
本发明的P型表面埋层形成于沟槽栅的顶部，能够对沟槽栅形成一定的屏蔽保护作用，且能使器件的栅漏寄生电容即Cgd进一步的减少，从而对器件的开关损耗的降低带来益处。
另外，本发明的P型表面埋层由栅极沟槽刻蚀完成后通过P型离子注入形成，采用栅极沟槽的相同光刻工艺进行定义，所以本发明不增加额外成本，工艺成本低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明第一实施例超结器件的结构示意图；
图2是本发明第一实施例超结器件的俯视面的版图结构示意图；
图3是图1中BB线处的器件的剖面结构示意图；
图4A-图4C是本发明第一实施例超结器件的制造方法各步骤中的器件结构示意图；
图5A-图5C是本发明第二实施例超结器件的制造方法各步骤中的器件结构示意图；
图6A-图6D是本发明第三实施例超结器件的制造方法各步骤中的器件结构示意图。
具体实施方式
如图1所示，是本发明第一实施例超结器件的结构示意图，本发明第一实施例超结器件的中间区域为电荷流动区，终端保护区形成于所述电荷流动区的周侧，过渡区位于所述终端保护区和所述电荷流动区之间。图1中仅显示了电荷流动区中超结器件的结构示意图。
超结结构由多个N型柱3和P型柱4交替排列组成，一个所述N型柱3和相邻的一个所述P型柱4组成一个超结单元。较佳为，所述超结结构形成于N型外延层2表面，所述P型柱4由填充于形成于所述N型外延层2中的超结沟槽的P型外延层组成，所述N型柱3由各所述P型柱4之间的N型外延层2组成。所述N型外延层2形成于半导体衬底1表面。
在所述电荷流动区中一个所述超结单元中形成有一个所述超结器件单元，所述超结器件单元包括：
沟槽栅，包括形成于所述N型柱3顶部的栅极沟槽201、形成于所述栅极沟槽201底部表面和侧面的栅介质层6以及填充于所述栅极沟槽201中的多晶硅栅7。
在所述沟槽栅两侧形成有由P阱5组成的沟道区5，所述沟道区5还延伸到所述P型柱4的顶部；被所述多晶硅栅7侧面覆盖的所述沟道区5的表面用于形成沟道。
由N+区组成的源区9形成于所述沟道区5表面。由N+区组成的漏区1形成于所述超结结构的底部；较佳为，所述漏区1由背面减薄后的所述半导体衬底1经过N+掺杂组成。
在所述沟槽栅的底部形成有P型表面埋层8，所述P型表面埋层8和所述沟槽栅的底部接触，在所述超结器件反向击穿时所述P型表面埋层8形成一条反向空穴雪崩电流的路径，从而减小所述沟槽栅对反向空穴雪崩电流的聚集能力并从而提高器件的UIS能力。所述P型表面埋层8的宽度小于所述栅极沟槽201的宽度，通过缩小所述P型表面埋层8的宽度来减少所述P型表面埋层8对器件的导通电阻的影响。
所述源区9的顶部通过接触孔11连接到由正面金属层13组成的源极，所述多晶硅栅7的顶部通过接触孔11连接到由正面金属层13组成的栅极。在所述漏区1的背面形成有由背面金属层14组成的漏极
在所述源区9对应的接触孔11的底部形成有由P+区组成的阱区引出区12，所述阱区引出去的结深大于所述源区9的结深并和所述沟道区5相接触。
所述过渡区的表面形成有第一P型环，所述第一P型环环绕在所述电荷流动区的周侧，各所述超结器件单元的所述P型表面埋层8延伸到所述过渡区中并和所述第一P型环接触。所述第一P型环接触的顶部通过接触孔11连接到所述源极，所述反向空穴雪崩电流的路径包括由所述P型表面埋层8、所述第一P型环以及所述源极连接形成的电连接路径，也即所述第一P型环通过接触孔11连接到所述源极形成所述反向空穴雪崩电流的路径中的引出路径。
如图2所示，是本发明第一实施例超结器件的俯视面的版图结构示意图；图2中仅简单的显示了所述N型柱3、所述P型柱4、所述多晶硅栅7和第二P型环101的版图结构，图1是沿图2中的AA处的剖面示意图，在所述电荷流动区的表面形成有一条以上的第二P型环101，各所述第二P型环101的长度方向和各所述沟槽栅也即多晶硅栅7的长度方向垂直，各所述第二P型环101的两侧和所述第一P型环连接，各所述第二P型环101的顶部通过接触孔连接到所述源极；各所述第二P型环101的深度大于各所述沟槽栅的深度，各所述P型表面埋层8和各所述第二P型环101垂直相交且形成接触；所述反向空穴雪崩电流的路径包括由所述P型表面埋层8、所述第二P型环101以及所述源极连接形成的电连接路径。
所述第一P型环和所述第二P型环101采用相同的工艺同时形成。
各所述第二P型环101等间距平行排列在所述电荷流动区。
在所述第二P型环101所覆盖的区域中未形成由N+区组成的源区9，使得沿所述沟槽栅的长度方向上，所述源区9的各N+区呈一段一段的岛结构。
如图3所示，是图1中BB线处的器件的剖面结构示意图，图3中可以看出，在形成所述第二P型环101处，没有再形成所述沟道区5以及位于所述沟道区5表面的源区9。本发明实施例中，所述第二P型环101的深度大于所述沟道栅的深度并和所述P型表面埋层8相接触，以及通过接触孔11连接到有正面金属层13形成的源极。所以，通过引入所述第二P型环101之后，增加了反向空穴雪崩电流的引出路径。同时，由于所述第二P型环101引入后，源区9变成了分段的岛结构，这对沟道密度会产生一定的影响，但是器件的整体的导通电阻主要由所述超结结构的N型柱3确定，沟道电阻占总导通电阻的比例非常小，所以对器件的导通电阻的影响极小，所以本发明能够实现在对器件的导通电阻影响极小的条件下，能增加反向空穴雪崩电流的路径，从而大幅改善器件的单脉冲雪崩击穿能量(EAS)能力，从而能提高器件的UIS能力。
本发明实施例一器件中，所述栅极沟槽201通过采用刻蚀形成，所述栅极沟槽201的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述硬质掩模层的掩模的开口宽度等于所述P型表面埋层8的宽度，所述栅极沟槽201的刻蚀包括以所述硬质掩模层为掩模的各项异性刻蚀，该各项异性刻蚀完成后进行P型离子注入形成所述P型表面埋层8，之后进行各项同时刻蚀使所述栅极沟槽201的宽度扩展到需要值。
在其它实施例器件中也能为：所述栅极沟槽201通过采用刻蚀形成，所述栅极沟槽201的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述硬质掩模层的掩模的开口宽度等于所述栅极沟槽201的宽度，所述栅极沟槽201刻蚀完成后在所述栅极沟槽201底部表面和侧壁表面形成一层沟槽氧化膜，通过所述栅极沟槽201两侧面的所述沟槽氧化膜之间的间距定义所述P型表面埋层8的宽度并以所述沟槽氧化膜和所述硬质掩模层为掩模进行P型离子注入形成所述P型表面埋层8。
在其它实施例器件中也能为：所述栅极沟槽201通过采用光刻刻蚀形成，所述栅极沟槽201形成后，在所述栅极沟槽201中填充多晶硅形成所述多晶硅栅时分两步，第一步填充的多晶硅使所述栅极沟槽201的开口宽度减小到所述P型表面埋层8的宽度所需值，在第一步填充多晶硅完成后进行P型离子注入形成所述P型表面埋层8。
所述P型表面埋层8的的P型离子注入的注入杂质为硼，注入剂量为1e10cm-2～1e16cm-2，注入角度为0度。
本发明第一实施例超结器件的制造方法：
本发明第一实施例超结器件的制造方法用于制造如图1所示的本发明第一实施例超结器件，超结器件的中间区域为电荷流动区，终端保护区形成于所述电荷流动区的周侧，过渡区位于所述终端保护区和所述电荷流动区之间；超结结构由多个N型柱3和P型柱4交替排列组成；一个所述N型柱3和相邻的一个所述P型柱4组成一个超结单元；较佳为，所述超结结构形成于N型外延层2表面，所述P型柱4由填充于形成于所述N型外延层2中的超结沟槽的P型外延层组成，所述N型柱3由各所述P型柱4之间的N型外延层2组成。所述N型外延层2形成于半导体衬底1表面。所述超结结构的形成步骤为：
提供一N型外延层2。
采用光刻刻蚀工艺在所述N型外延层2中形成超结沟槽。
在所述超结沟槽中填充P型外延层组成所述P型柱4；所述N型柱3由各所述P型柱4之间的N型外延层2组成。
在其它实施例方法中，所述超结结构也能通过多次N型外延加P型离子注入实现。
在所述电荷流动区中一个所述超结单元对应形成一个所述超结器件单元；在形成所述超结结构之后采用如下步骤形成所述超结器件单元，请参考图4A-图4C所示：
步骤一、采用光刻刻蚀工艺在所述N型柱3顶部的栅极沟槽201。
本发明第一实施例方法中，如图4A所示，步骤一中所述栅极沟槽201的刻蚀时采用硬质掩模层202作为掩模，所述硬质掩模层202的掩模通过光刻刻蚀形成，所述硬质掩模层202的掩模的开口宽度等于所述P型表面埋层8的宽度，所述栅极沟槽201的刻蚀包括以所述硬质掩模层202为掩模的各项异性刻蚀，该各项异性刻蚀形成的沟槽201a的宽度要小于最终的所述栅极沟槽201的宽度。
步骤二、如图4B所示，各项异性刻蚀完成后即形成沟槽201a后采用P型离子注入工艺在所述沟槽栅的底部形成P型表面埋层8。
如图4C所示，步骤二完成之后进行各项同时刻蚀使所述栅极沟槽201的宽度扩展到需要值。最后，所述P型表面埋层8的宽度小于所述栅极沟槽201的宽度，通过缩小所述P型表面埋层8的宽度来减少所述P型表面埋层8对器件的导通电阻的影响。
较佳为，所述P型表面埋层8的的P型离子注入是在保留所述硬质掩模层的条件下自对准注入到所述栅极沟槽201的底部表面。
所述P型表面埋层8的的P型离子注入的注入杂质为硼，注入剂量为1e10cm-2～1e16cm-2，注入角度为0度。
步骤三、如图4C所示，在所述栅极沟槽201的底部表面和侧面形成栅介质层6。较佳为，所述栅介质层6为栅氧化层，采用热氧化工艺形成。
步骤四、如图4C所示，在形成有所述栅介质层6的所述栅极沟槽201中填充多晶硅栅7从而组成沟槽栅。
所述P型表面埋层8和所述沟槽栅的底部接触，在所述超结器件反向击穿时所述P型表面埋层8形成一条反向空穴雪崩电流的路径，从而减小所述沟槽栅对反向空穴雪崩电流的聚集能力并从而提高器件的UIS能力。
步骤五、如图1所示，形成P阱5，由所述P阱5组成沟道区5；所述P阱5位于所述沟槽栅两侧并延伸到所述P型柱4的顶部；被所述多晶硅栅7侧面覆盖的所述沟道区5的表面用于形成沟道。
较佳为，还包括在所述过渡区的表面形成第一P型环的步骤，所述第一P型环环绕在所述电荷流动区的周侧，各所述超结器件单元的所述P型表面埋层8延伸到所述过渡区中并和所述第一P型环接触，所述第一P型环接触的顶部通过接触孔连接到所述源极，所述反向空穴雪崩电流的路径包括由所述P型表面埋层8、所述第一P型环以及所述源极连接形成的电连接路径。
如图2所示，在形成所述第一P型环的同时，还包括在所述电荷流动区的表面形成一条以上的第二P型环101，各所述第二P型环101的长度方向和各所述沟槽栅的长度方向垂直，各所述第二P型环101的两侧和所述第一P型环连接。如图3所示，各所述第二P型环101的顶部会通过后续形成的接触孔11连接到所述源极；各所述第二P型环101的深度大于各所述沟槽栅的深度，各所述P型表面埋层8和各所述第二P型环101垂直相交且形成接触；所述反向空穴雪崩电流的路径包括由所述P型表面埋层8、所述第二P型环101以及所述源极连接形成的电连接路径。
各所述第二P型环101等间距平行排列在所述电荷流动区。
步骤六、进行N+注入在所述沟道区5表面形成由N+区组成的源区9。
本步骤六中，在所述第二P型环101所覆盖的区域中不进行形成所述源区9的N+注入，使得沿所述沟槽栅的长度方向上，所述源区9的各N+区呈一段一段的岛结构。
步骤七、在所述超结结构的底部形成由N+区组成的漏区1。
较佳为，形成所述漏区1时先对所述半导体衬底1进行背面减薄，所述漏区1直接由背面减薄后的N+掺杂的所述半导体衬底1组成；或者所述漏区1的N+掺杂由背面减薄后的所述半导体衬底1的掺杂叠加N+背面离子注入杂质组成。
步骤八、形成层间膜、接触孔11和正面金属层13，对所述正面金属层13进行图形化形成源极和栅极，所述源区9的顶部通过接触孔11连接到所述源极，所述多晶硅栅7的顶部通过接触孔11连接到所述栅极。
较佳为，在所述接触孔11的开口形成之后、金属填充之前，还包括采用P型离子注入工艺在所述源区9对应的接触孔11的底部形成由P+区组成的阱区引出区12的步骤，所述阱区引出去的结深大于所述源区9的结深并和所述沟道区5相接触。
在所述漏区1的背面形成背面金属层14并由所述背面金属层14组成的漏极。
本发明第二实施例超结器件的制造方法：
本发明第二实施例超结器件的制造方法和本发明第一实施例超结器件的制造方法的区别之处为：
如图5A所示，步骤一中所述栅极沟槽201的刻蚀时采用硬质掩模层202作为掩模，所述硬质掩模层202的掩模通过光刻刻蚀形成，所述硬质掩模层202的掩模的开口宽度等于所述栅极沟槽201的宽度。
如图5B所示，所述栅极沟槽201刻蚀完成后在所述栅极沟槽201底部表面和侧壁表面形成一层沟槽氧化膜203，通过所述栅极沟槽201两侧面的所述沟槽氧化膜203之间的间距定义所述P型表面埋层8的宽度。
如图5C所示，步骤二中以所述沟槽氧化膜203和所述硬质掩模层202为掩模进行P型离子注入形成所述P型表面埋层8。
本发明实施例二方法的其它步骤和本发明实施例一方法的相同，这里不再做详细的描述。
本发明第三实施例超结器件的制造方法：
本发明第三实施例超结器件的制造方法和本发明第一实施例超结器件的制造方法的区别之处为：
如图6A所示，步骤一中形成的所述栅极沟槽201即为具有所需宽度的栅极沟槽201,步骤一中形成所述栅极沟槽201形成后并不直接进行步骤二。
而是，如图6B所示，完成步骤三的形成所述栅介质层6的步骤，接着进行步骤四的多晶硅填充工艺。步骤四中在所述栅极沟槽201中填充多晶硅形成所述多晶硅栅时分两步，第一步填充的多晶硅7a使所述栅极沟槽201的开口宽度减小到所述P型表面埋层8的宽度所需值，步骤二的进行P型离子注入形成所述P型表面埋层8的步骤放置在步骤四的第一步填充多晶硅完成后进行，也即形成多晶硅7a之后进行步骤二的P型离子注入形成所述P型表面埋层8。
之后、如图6C所示，之后进行第二步填充多晶硅从而和第一步填充的多晶硅7a叠加形成所述多晶硅栅7。步骤三的所述栅介质层6和步骤四中填充的多晶硅7除了形成于所述栅极沟槽201中之外还会延伸到所述栅极沟槽201的外部，故在多晶硅7填充完成之后还需要求进行多晶硅回刻或者化学机械研磨(CMP)工艺将所述栅极沟槽201外部的多晶硅7和栅介质层6都去除，最后如图6D所示，留下位于所述栅极沟槽201中的多晶硅栅7和栅介质层6。
本发明实施例三方法的其它步骤和本发明实施例一方法的相同，这里不再做详细的描述。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (24)

1.一种超结器件，其特征在于：超结器件的中间区域为电荷流动区，终端保护区形成于所述电荷流动区的周侧，过渡区位于所述终端保护区和所述电荷流动区之间；
超结结构由多个N型柱和P型柱交替排列组成，一个所述N型柱和相邻的一个所述P型柱组成一个超结单元；在所述电荷流动区中一个所述超结单元中形成有一个所述超结器件单元，所述超结器件单元包括：
沟槽栅，包括形成于所述N型柱顶部的栅极沟槽、形成于所述栅极沟槽底部表面和侧面的栅介质层以及填充于所述栅极沟槽中的多晶硅栅；
在所述沟槽栅两侧形成有由P阱组成的沟道区，所述沟道区还延伸到所述P型柱的顶部；被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道；
由N+区组成的源区形成于所述沟道区表面，由N+区组成的漏区形成于所述超结结构的底部；
所述源区的顶部通过接触孔连接到由正面金属层组成的源极，所述多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极；
在所述沟槽栅的底部形成有P型表面埋层，所述P型表面埋层和所述沟槽栅的底部接触，在所述超结器件反向击穿时所述P型表面埋层形成一条反向空穴雪崩电流的路径，从而减小所述沟槽栅对反向空穴雪崩电流的聚集能力并从而提高器件的无箝位电感开关能力；
所述P型表面埋层的宽度小于所述栅极沟槽的宽度，通过缩小所述P型表面埋层的宽度来减少所述P型表面埋层对器件的导通电阻的影响；
所述过渡区的表面形成有第一P型环，所述第一P型环环绕在所述电荷流动区的周侧，各所述超结器件单元的所述P型表面埋层延伸到所述过渡区中并和所述第一P型环接触，所述第一P型环接触的顶部通过接触孔连接到所述源极，所述反向空穴雪崩电流的路径包括由所述P型表面埋层、所述第一P型环以及所述源极连接形成的电连接路径。
2.如权利要求1所述的超结器件，其特征在于：在所述电荷流动区的表面形成有一条以上的第二P型环，各所述第二P型环的长度方向和各所述沟槽栅的长度方向垂直，各所述第二P型环的两侧和所述第一P型环连接，各所述第二P型环的顶部通过接触孔连接到所述源极；各所述第二P型环的深度大于各所述沟槽栅的深度，各所述P型表面埋层和各所述第二P型环垂直相交且形成接触；所述反向空穴雪崩电流的路径包括由所述P型表面埋层、所述第二P型环以及所述源极连接形成的电连接路径。
3.如权利要求2所述的超结器件，其特征在于：所述第一P型环和所述第二P型环采用相同的工艺同时形成。
4.如权利要求2所述的超结器件，其特征在于：各所述第二P型环等间距平行排列在所述电荷流动区。
5.如权利要求2所述的超结器件，其特征在于：在所述第二P型环所覆盖的区域中未形成由N+区组成的源区，使得沿所述沟槽栅的长度方向上，所述源区的各N+区呈一段一段的岛结构。
6.如权利要求1所述的超结器件，其特征在于：在所述源区对应的接触孔的底部形成有由P+区组成的阱区引出区，所述阱区引出去的结深大于所述源区的结深并和所述沟道区相接触。
7.如权利要求1所述的超结器件，其特征在于：所述超结结构形成于N型外延层表面，所述P型柱由填充于形成于所述N型外延层中的超结沟槽的P型外延层组成，所述N型柱由各所述P型柱之间的N型外延层组成。
8.如权利要求7所述的超结器件，其特征在于：所述N型外延层形成于半导体衬底表面，所述漏区由背面减薄后的所述半导体衬底经过N+掺杂组成，在所述漏区的背面形成有由背面金属层组成的漏极。
9.如权利要求1所述的超结器件，其特征在于：所述栅极沟槽通过采用刻蚀形成，所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述硬质掩模层的掩模的开口宽度等于所述P型表面埋层的宽度，所述栅极沟槽的刻蚀包括以所述硬质掩模层为掩模的各向异性刻蚀，该各向异性刻蚀完成后进行P型离子注入形成所述P型表面埋层，之后进行各向同性刻蚀使所述栅极沟槽的宽度扩展到需要值。
10.如权利要求1所述的超结器件，其特征在于：所述栅极沟槽通过采用刻蚀形成，所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述硬质掩模层的掩模的开口宽度等于所述栅极沟槽的宽度，所述栅极沟槽刻蚀完成后在所述栅极沟槽底部表面和侧壁表面形成一层沟槽氧化膜，通过所述栅极沟槽两侧面的所述沟槽氧化膜之间的间距定义所述P型表面埋层的宽度并以所述沟槽氧化膜和所述硬质掩模层为掩模进行P型离子注入形成所述P型表面埋层。
11.如权利要求1所述的超结器件，其特征在于：所述栅极沟槽通过采用光刻刻蚀形成，所述栅极沟槽形成后，在所述栅极沟槽中填充多晶硅形成所述多晶硅栅时分两步，第一步填充的多晶硅使所述栅极沟槽的开口宽度减小到所述P型表面埋层的宽度所需值，在第一步填充多晶硅完成后进行P型离子注入形成所述P型表面埋层。
12.如权利要求9或10或11所述的超结器件，其特征在于：所述P型表面埋层的的P型离子注入的注入杂质为硼，注入剂量为1e10cm-2～1e16cm-2，注入角度为0度。
13.一种超结器件的制造方法，超结器件的中间区域为电荷流动区，终端保护区形成于所述电荷流动区的周侧，过渡区位于所述终端保护区和所述电荷流动区之间；超结结构由多个N型柱和P型柱交替排列组成；一个所述N型柱和相邻的一个所述P型柱组成一个超结单元；在所述电荷流动区中一个所述超结单元对应形成一个所述超结器件单元；其特征在于：在形成所述超结结构之后采用如下步骤形成所述超结器件单元：
步骤一、采用光刻刻蚀工艺在所述N型柱顶部的栅极沟槽；
步骤二、采用P型离子注入工艺在所述栅极沟槽的底部形成P型表面埋层；所述P型表面埋层的宽度小于所述栅极沟槽的宽度，通过缩小所述P型表面埋层的宽度来减少所述P型表面埋层对器件的导通电阻的影响；
步骤三、在所述栅极沟槽的底部表面和侧面形成栅介质层；
步骤四、在形成有所述栅介质层的所述栅极沟槽中填充多晶硅栅从而组成沟槽栅；
所述P型表面埋层和所述沟槽栅的底部接触，在所述超结器件反向击穿时所述P型表面埋层形成一条反向空穴雪崩电流的路径，从而减小所述沟槽栅对反向空穴雪崩电流的聚集能力并从而提高器件的无箝位电感开关能力；
步骤五、形成P阱，由所述P阱组成沟道区；所述P阱位于所述沟槽栅两侧并延伸到所述P型柱的顶部；被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道；
步骤六、进行N+注入在所述沟道区表面形成由N+区组成的源区；
步骤七、在所述超结结构的底部形成由N+区组成的漏区；
步骤八、形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极，所述源区的顶部通过接触孔连接到所述源极，所述多晶硅栅的顶部通过接触孔连接到所述栅极；
在步骤六形成所述源区之前，还包括在所述过渡区的表面形成第一P型环的步骤，所述第一P型环环绕在所述电荷流动区的周侧，各所述超结器件单元的所述P型表面埋层延伸到所述过渡区中并和所述第一P型环接触，所述第一P型环接触的顶部通过接触孔连接到所述源极，所述反向空穴雪崩电流的路径包括由所述P型表面埋层、所述第一P型环以及所述源极连接形成的电连接路径。
14.如权利要求13所述的超结器件的制造方法，其特征在于：在形成所述第一P型环的同时，还包括在所述电荷流动区的表面形成一条以上的第二P型环，各所述第二P型环的长度方向和各所述沟槽栅的长度方向垂直，各所述第二P型环的两侧和所述第一P型环连接，各所述第二P型环的顶部通过接触孔连接到所述源极；各所述第二P型环的深度大于各所述沟槽栅的深度，各所述P型表面埋层和各所述第二P型环垂直相交且形成接触；所述反向空穴雪崩电流的路径包括由所述P型表面埋层、所述第二P型环以及所述源极连接形成的电连接路径。
15.如权利要求14所述的超结器件的制造方法，其特征在于：各所述第二P型环等间距平行排列在所述电荷流动区。
16.如权利要求14所述的超结器件的制造方法，其特征在于：步骤六中，在所述第二P型环所覆盖的区域中不进行形成所述源区的N+注入，使得沿所述沟槽栅的长度方向上，所述源区的各N+区呈一段一段的岛结构。
17.如权利要求13所述的超结器件的制造方法，其特征在于：在所述接触孔的开口形成之后、金属填充之前，还包括采用P型离子注入工艺在所述源区对应的接触孔的底部形成由P+区组成的阱区引出区的步骤，所述阱区引出去的结深大于所述源区的结深并和所述沟道区相接触。
18.如权利要求13所述的超结器件的制造方法，其特征在于：所述超结结构的形成步骤为：
提供一N型外延层；
采用光刻刻蚀工艺在所述N型外延层中形成超结沟槽；
在所述超结沟槽中填充P型外延层组成所述P型柱；所述N型柱由各所述P型柱之间的N型外延层组成。
19.如权利要求18所述的超结器件的制造方法，其特征在于：所述N型外延层形成于半导体衬底表面，步骤七中形成所述漏区时先对所述半导体衬底进行背面减薄，所述漏区直接由背面减薄后的N+掺杂的所述半导体衬底组成；或者所述漏区的N+掺杂由背面减薄后的所述半导体衬底的掺杂叠加N+背面离子注入杂质组成；
之后还包括在所述漏区的背面形成背面金属层并由所述背面金属层组成的漏极。
20.如权利要求13所述的超结器件的制造方法，其特征在于：步骤一中所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述硬质掩模层的掩模的开口宽度等于所述P型表面埋层的宽度，所述栅极沟槽的刻蚀包括以所述硬质掩模层为掩模的各向异性刻蚀，该各向异性刻蚀完成后进行步骤二的P型离子注入形成所述P型表面埋层；步骤二完成之后进行各向同性刻蚀使所述栅极沟槽的宽度扩展到需要值。
21.如权利要求13所述的超结器件的制造方法，其特征在于：步骤一中所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述硬质掩模层的掩模的开口宽度等于所述栅极沟槽的宽度，所述栅极沟槽刻蚀完成后在所述栅极沟槽底部表面和侧壁表面形成一层沟槽氧化膜，通过所述栅极沟槽两侧面的所述沟槽氧化膜之间的间距定义所述P型表面埋层的宽度，步骤二中以所述沟槽氧化膜和所述硬质掩模层为掩模进行P型离子注入形成所述P型表面埋层。
22.如权利要求13所述的超结器件的制造方法，其特征在于：步骤一中形成所述栅极沟槽形成后，步骤四中在所述栅极沟槽中填充多晶硅形成所述多晶硅栅时分两步，第一步填充的多晶硅使所述栅极沟槽的开口宽度减小到所述P型表面埋层的宽度所需值，步骤二的进行P型离子注入形成所述P型表面埋层的步骤放置在步骤四的第一步填充多晶硅完成后进行，之后进行第二步填充多晶硅从而和第一步填充的多晶硅叠加形成所述多晶硅栅。
23.如权利要求20或21或22所述的超结器件的制造方法，其特征在于：所述P型表面埋层的的P型离子注入的注入杂质为硼，注入剂量为1e10cm-2～1e16cm-2，注入角度为0度。
24.如权利要求13所述的超结器件的制造方法，其特征在于：所述栅介质层为栅氧化层。
CN201710068610.9A 2017-02-08 2017-02-08 超结器件及其制造方法 Active CN106876439B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710068610.9A CN106876439B (zh) 2017-02-08 2017-02-08 超结器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710068610.9A CN106876439B (zh) 2017-02-08 2017-02-08 超结器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106876439A CN106876439A (zh) 2017-06-20
CN106876439B true CN106876439B (zh) 2020-04-14

Family

ID=59166324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710068610.9A Active CN106876439B (zh) 2017-02-08 2017-02-08 超结器件及其制造方法

Country Status (1)

Country Link
CN (1) CN106876439B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327984B (zh) * 2021-05-26 2022-07-12 深圳市威兆半导体有限公司 槽栅超结vdmos器件、芯片及终端设备
CN113488522A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种具有沟道缓冲层的半超结mosfet器件及其制备方法
CN114023821B (zh) * 2021-10-20 2024-01-19 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616941A (en) * 1994-08-29 1997-04-01 Motorola Inc. Electrically programmable read-only memory cell
CN103579353A (zh) * 2013-11-27 2014-02-12 电子科技大学 一种具有p型辅助埋层的半超结vdmos
US8829607B1 (en) * 2013-07-25 2014-09-09 Fu-Yuan Hsieh Fast switching super-junction trench MOSFETs
CN105164812A (zh) * 2013-01-24 2015-12-16 丰田自动车株式会社 半导体装置以及半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616941A (en) * 1994-08-29 1997-04-01 Motorola Inc. Electrically programmable read-only memory cell
CN105164812A (zh) * 2013-01-24 2015-12-16 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
US8829607B1 (en) * 2013-07-25 2014-09-09 Fu-Yuan Hsieh Fast switching super-junction trench MOSFETs
CN103579353A (zh) * 2013-11-27 2014-02-12 电子科技大学 一种具有p型辅助埋层的半超结vdmos

Also Published As

Publication number Publication date
CN106876439A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
US10192982B2 (en) Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
CN110459604A (zh) 屏蔽式沟槽器件
CN215377412U (zh) 功率半导体器件
CN103579345A (zh) 高压场平衡金属氧化物场效应晶体管
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN110718546A (zh) 在源极接触沟槽中具有集成的伪肖特基二极管的功率mosfet
CN208127215U (zh) 包括终止结构的电子设备
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
CN106876439B (zh) 超结器件及其制造方法
CN114023821B (zh) 超级结器件及其制造方法
CN106158927B (zh) 一种优化开关特性的超结半导体器件及制造方法
CN108074963B (zh) 超结器件及其制造方法
CN107994074B (zh) 沟槽栅超结器件及其制造方法
CN106847923B (zh) 超结器件及其制造方法
CN111223931A (zh) 沟槽mosfet及其制造方法
CN108428732B (zh) 超结器件及其制造方法
CN214848642U (zh) 槽栅超结vdmos器件及芯片
CN113327984B (zh) 槽栅超结vdmos器件、芯片及终端设备
CN111244158B (zh) 超级结器件及其制造方法
CN105957897A (zh) 沟槽栅超结mosfet的制造方法
CN107863378B (zh) 超结mos器件及其制造方法
CN109755314B (zh) 超结器件及其制造方法
CN108428733B (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant