CN107994074B - 沟槽栅超结器件及其制造方法 - Google Patents

沟槽栅超结器件及其制造方法 Download PDF

Info

Publication number
CN107994074B
CN107994074B CN201610942417.9A CN201610942417A CN107994074B CN 107994074 B CN107994074 B CN 107994074B CN 201610942417 A CN201610942417 A CN 201610942417A CN 107994074 B CN107994074 B CN 107994074B
Authority
CN
China
Prior art keywords
type
gate
region
trench
super junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610942417.9A
Other languages
English (en)
Other versions
CN107994074A (zh
Inventor
肖胜安
曾大杰
李东升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shangyangtong Technology Co ltd
Original Assignee
Shenzhen Sanrise Tech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sanrise Tech Co ltd filed Critical Shenzhen Sanrise Tech Co ltd
Priority to CN201610942417.9A priority Critical patent/CN107994074B/zh
Publication of CN107994074A publication Critical patent/CN107994074A/zh
Application granted granted Critical
Publication of CN107994074B publication Critical patent/CN107994074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种沟槽栅超结器件，P型柱分为接电极P型柱和浮空P型柱并组成步进大于超结单元步进的第一周期排列结构，电极P型柱的顶部形成有延伸到N型柱的P型阱和连接到源极的接触孔；浮空P型柱的顶部不形成P型阱和接触孔。沟槽栅的长度方向和超结结构的长度方向垂直并排列成步进独立调节的第二周期排列结构。本发明还公开了一种沟槽栅超结器件的制造方法。本发明能够提高器件的击穿电压和沟道密度和降低导通电阻，能在很低Vds下获得更高的Crss且在较大的Vds范围内能使得Crss的下降比较缓慢，能减缓开关过程的速度、能有效降低器件在应用电路中的电磁干扰性能以及有效降低器件在应用电路中带来的电流和电压的过冲。

Description

沟槽栅超结器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅超结(superjunction)器件；本发明还涉及一种沟槽栅超结器件的制造方法。
背景技术
超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。
如图1所示，是现有超结器件俯视图；一般的超结器件结构，都包含电荷流动区、横向承受反向偏置电压的终端区和处于电荷流动区和终端区之间的过渡区，终端区环绕于所述电荷流动区的外周，图1中1区表示电荷流动区，2区表示过渡区，3区表示终端区。
1区包括由交替排列的P型柱22和N型柱23组成的超结结构，图1中的P型柱22和N型柱23都呈条形结构。N型柱23于在超结器件导通时提供导通通路，P型柱22和N型柱23在超结器件反偏时互相耗尽共同承受反向偏压。
2区和3区位于超结器件的终端，共同作为表示超结器件的终端保护结构。在器件导通时所述2区和3区不提供电流，在反偏状态用于承担从1区外周单元的表面到器件最外端表面衬底的电压该电压为横向电压和从1区外周单元表面到衬底的电压该电压为纵向电压。
2区中有至少一个P型环25，图1中为一个P型环25，该P型环25一般与1区的P型背栅即P阱连接在一起；2区中有具有一定倾斜角的场板介质膜，在2区中还具有用于减缓表面电场急剧变化的场板24，场板24为多晶场板片或金属场板，以及P型柱22；2区中也可以不设置所述金属场板。
3区包括由交替排列的P型柱22和N型柱23组成的超结结构，图1中3区的P型柱22和N型柱23分别由1区中的P型柱22和N型柱23延伸扩展而成，交替排列方向相同。在其它结构中，3区的P型柱22和N型柱23也能首尾相连的环型结构。
3区中有金属场板，3区中也可以不设置所述金属场板；3区中可以有P型环25也可以没有，有P型环25时该处的P型环是不与电荷流动区的P型背栅连接相连的(悬浮的)；在3区的最外端有终端截止环21，所述终端截止环21由N+注入区或N+注入区再加形成于其上的介质或介质加上金属构成。
现有超结器件包括平面栅超结器件和沟槽栅超结器件，以超结器件为超结MOSFET为例，超结MOSFET包括平面栅MOSFET和沟槽栅MOSFET，沟槽栅MOSFET具有更高的器件单元密度，故需要采用沟槽栅技术提高器件单元的密度。如图2所示，是现有超结器件的俯视局部放大图；如图3所示，是现有超结器件的截面示意图；图2和图3所对应的超结器件为沟槽栅超结MOSFET；图2中，电荷流动区位于BB’线和CC’线之间，CC’线和DD’线之间为过渡区，图3所示结构为沿AA’线的截面示意图；现有沟槽栅超结MOSFET器件原胞结构包括：
在N型重掺杂的硅衬底1上形成有N型外延层3，在N型外延层3中形成有N型柱3和P型柱4，其中P型柱4由填充于沟槽中的P型硅组成，N型柱3直接由位于各P型柱4之间的N型外延层3组成。N型柱3对应于图1中的N型柱23，P型柱4对应于图1中的P型柱22。图2中P型柱4为条形结构并用p表示，N型柱3为条形结构并用n表示。
在P型柱4的顶部两侧的N型柱3中形成有P型阱7，在P型阱7中形成有N+区组成的源区8。在P型阱7的表面形成有栅介质层如栅氧化层5和多晶硅栅6。栅极沟槽5B形成于N型柱3的顶部并穿过P型阱7，在栅极沟槽5B的底部表面和侧面形成有栅氧化层2，由填充于栅极沟槽5B中的多晶硅组成多晶硅栅6，由于多晶硅栅6是填充于栅极沟槽5B中，故多晶硅栅6也称为沟槽栅。
还包括：层间膜10，接触孔11，正面金属层12，正面金属层12图形化后分别引出源极和栅极。在硅衬底1的背面形成有背面金属层13，背面金属层13引出漏极。
引出源区8的接触孔11位于P型柱4的顶部，且在源区8对应的接触孔11的底部也即P型柱4的顶部形成有由P+区组成的P阱引出区即接触区9，接触区9和源区8和P型阱7都接触，并通过接触区9和接触孔11的接触将源区8和P型阱7都连接到有正面金属层12组成的源极。
由于硅衬底1为重掺杂，N型外延层3为轻掺杂，在二者交界处形成有浓度过渡的区域，该浓度过渡的区域的厚度对应于后续的描述的T00。
图3中，界面C1C2为硅衬底1的顶部表面，界面B1B2为超结结构的底部界面，界面A1A2为N型外延层3的顶部表面。界面B1B2和界面C1C2之间的厚度为T00，界面A1A2到硅衬底1减薄后的背面之间的厚度为T100，界面A1A2和界面B1B2之间的厚度为T200，界面A1A2和界面C1C2之间的厚度为T300。
所述硅衬底1为高浓度基板，电阻率0.001ohm·cm～0.003ohm·cm；N型外延层3的电阻1ohm·cm～2ohm.cm,厚度T300为45微米～60微米，P-N柱区域即超结结构区域：对应器件的源漏击穿电压BVds为600V～700V时高度T200为35微米～45微米。
由图2和图3所示可知，每个P型柱4都包括一个P+掺杂的接触区9，每个P型柱4最后也会通过接触区9连接到源极。如图2所示，CC’线右边的过渡区中形成有P型环25，P型环25和P型阱7相接触且通过接触孔11a连接到源极金属，该接触孔11a底部也形成有接触区9，接触孔11a底部的接触区9也位于P型柱4的顶部。由此可知，现有结构中，各P型柱4最后都连接到了源极。
现有的技术中，器件的P型柱4的上部通过接触孔11连接到源区8电极，N型柱2通过N+衬底即硅衬底1连接到漏极13，在较低的Vds即源漏电压的情况下，Vds基本施加横向的电场于P型柱4和N型柱3之间，使得在很低的Vds下，交替排列的P型柱4和N型柱3在横向电场的作用下很快发生耗尽，这会使器件的电容Crss在小的Vds之下有很大的非线性，其中Crss是反向传输电容也即反馈电容，大小为Cgd。由一个P型柱4和一个N型柱3组成超结单元，超结单元的P型柱4和N型柱3的宽度和为超结结构的步进，对应步进小于12微米的超结结构，一般在Vds从0伏变化到10V时，器件的Crss会有一个急剧下降的过程，特别是由于超结器件如超结MOSFET的导通电阻是同等电压的普通VDMOS的1/4到1/10，同样导通电阻的超结MOSFET的面积远小于VDMOS，因此超结MOSFET的Crss的最大值非常小，Crss的最大值通常是指Vds＝0伏时的Crss值。这两个因素的存在，使得超结MOSFET在开关过程中，易于发生由于Crss过低和Crss的急剧变化从而造成开关过程过快，从而使得器件的应用系统电磁干扰大；甚至由于电流和电压的过冲而使得电路失效。
如图3所示的结构，在器件从导通状态变成反向截止状态的过程中，在平台电压阶段，器件的Vgs即栅源电压保持在平台电压，器件的Vds即漏源电压从器件导通时的Vdson(通常很小)增加到电路的电源电压Vdd(如400伏)，由于Vds的增加，相邻P型柱4和N型柱3的进行横向耗尽，并在某一电压下将N型柱3的部分或全部完全耗尽，此时器件的Cgd会变成非常小，Cgd即Crss，Cgd是Cox和Csi的串联，由于dVds/dt＝Igp/Cgd(Vds)，其中Vds为漏源电压，Igp为平台电压时的栅极电流，在该电压下dVds/dt会变得非常大；在这一过程中由于电容的非线性造成的di/dt太大，也会导致系统或器件上寄生的电感上的电压会出现过冲(Ldi/dt)，其中i为源漏电流，L为寄生电感，这些因素都会导致使用器件的电路或系统出现电磁干扰，影响电路和系统的正常工作；这一情况才从高压反向截止状态到导通状态的变化过程中同样存在。这种在开关过程中过高的dVds/dt，除了造成应用中的回路的震荡，还可能造成应用系统的过大的电流和电压过冲，造成电路损坏。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅超结器件，能在很低Vds下获得更高的Crss且在较大的Vds范围内能使得Crss的下降比较缓慢，从而能减缓了开关过程的速度、能有效降低器件在应用电路中的电磁干扰性能以及有效降低器件在应用电路中带来的电流和电压的过冲。为此，本发明还提供一种沟槽栅超结器件的制造方法。
为解决上述技术问题，本发明提供的沟槽栅超结器件，沟槽栅超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间。
电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元，所述超结单元的步进为一个所述P型柱和一个所述N型柱的宽度和。
在沿所述超结结构的宽度方向上，电荷流动区的所述沟槽栅超结器件的P型柱分为接电极P型柱和浮空P型柱，所述接电极P型柱和所述浮空P型柱组成第一周期排列结构，所述第一周期排列结构中包括一个接电极P型柱和一个以上的浮空P型柱，所述第一周期排列结构的步进为所述第一周期排列结构内的所述接电极P型柱和各浮空P型柱和对应的所述N型柱形成的交替排列结构的总宽度。
在各所述接电极P型柱的顶部都形成有P型阱且该P型阱沿对应的所述接电极P型柱的宽度方向横向延伸到两侧相邻的所述N型柱的中。
在各所述浮空P型柱的顶部不形成所述P型阱。
多个沟槽栅，各所述沟槽栅由填充于栅极沟槽中的多晶硅栅组成，在所述多晶硅栅和所述栅极沟槽的侧面和底部表面之间隔离有栅氧化层；所述沟槽栅的长度方向和所述超结结构的长度方向垂直，各所述沟槽栅在所述超结结构的长度方向周期性排列并组成第二周期排列结构，所述第二周期排列结构的步进等于一个所述栅极沟槽的宽度和两个相邻的所述栅极沟槽之间的间距的和。
在沿所述超结结构的宽度方向上各所述沟槽栅和各所述P型柱和各所述N型柱垂直相交；在各所述沟槽栅两侧的所述P型阱的表面形成有由N+区组成的源区以及由P+区组成的接触区；所述源区和对应的所述沟槽栅的侧面自对准，被所述沟槽栅侧面覆盖且延伸到所述N型柱中的所述P型阱的侧面表面用于形成垂直沟道；在所述接触区的顶部形成有接触孔并通过该接触孔将所述源区和所述P型阱区都连接到由正面金属层组成的源极；所述浮空P型柱的顶部没有形成接触区和接触孔。
所述第一周期排列结构的步进大于所述超结单元的步进；通过较小的所述超结单元的步进使所述沟槽栅超结器件的耐压能力增加以及导通电阻降低，通过较大的所述第一周期排列结构的步进提高所述沟槽栅超结器件的栅漏电容。
所述第二周期排列结构的步进独立于所述第一周期排列结构的步进和所述超结单元的步进，通过调节所述第二周期排列结构的步进调节所述垂直沟道的密度，所述第二周期排列结构的步进越小所述垂直沟道的密度越大。
进一步的改进是，各所述接电极P型柱顶部的所述P型阱还延伸到所述过渡区中，且延伸到所述过渡区中的所述P型阱的顶部形成有由P+区组成的接触区以及形成于该接触区顶部且连接到所述源极的接触孔。
进一步的改进是，延伸到所述过渡区中的各所述浮空P型柱的顶部形成有由P+区组成的接触区以及形成于该接触区顶部且连接到所述源极的接触孔。
进一步的改进是，在所述过渡区的所述超结结构的表面形成有P型环，所述P型环顶部形成有由P+区组成的接触区以及形成于该接触区顶部且连接到所述源极的接触孔。
所述P型环的掺杂浓度和所述P型阱的掺杂浓度相同；或者，所述P型环的掺杂浓度和所述P型阱的掺杂浓度不同，但所述P型环的掺杂浓度要大于所述P型柱的掺杂浓度。
进一步的改进是，在沿所述超结结构的长度方向上，各行所述P型柱都为连续结构，该连续结构为：对于每一行所述P型柱，该行所述P型柱的各处结构都为所述接电极P型柱或该行所述P型柱的各处结构都为所述浮空P型柱。
或者，在沿所述超结结构的长度方向上，各行所述P型柱具有分段结构，该分段结构为：对于每一行所述P型柱，该行所述P型柱的分成两段以上，两个相邻的所述P型柱的段中一段具有所述接电极P型柱的结构、另一段具有所述浮空P型柱的结构。
进一步的改进是，所述超结结构的P型柱由填充于超结柱沟槽中的P型外延层组成。
所述栅极沟槽的形成工艺位于所述超结结构的形成工艺之前，所述栅极沟槽的顶角和底角具有经过热氧化处理的圆化结构，通过所述圆化结构降低所述沟槽栅超结器件的漏电。
或者，所述栅极沟槽的形成工艺位于所述超结结构的形成工艺之后。
进一步的改进是，漏区形成所述超结结构底部的半导体衬底的背面，在所述半导体衬底的背面形成有由背面金属层组成的漏极。
为解决上述技术问题，本发明提供的沟槽栅超结器件的制造方法包括如下步骤：
步骤一、在所述电荷流动区中形成沟槽栅，包括如下分步骤：
步骤11、提供N型的第一外延层，所述第一外延层中要求还未形成超结结构，采用光刻刻蚀工艺在所述第一外延层表面形成栅极沟槽。
步骤12、采用热氧化工艺在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述第一外延层表面形成栅氧化层，利用所述栅氧化层的热氧化工艺对所述栅极沟槽的底角和顶角进行圆化。
步骤13、在所述栅极沟槽中填充多晶硅形成多晶硅栅，该多晶硅栅为所述沟槽栅。
步骤二、形成所述超结结构，包括如下分步骤：
步骤21、采用光刻刻蚀工艺在形成有所述沟槽栅的所述第一外延层中形成超结柱沟槽；各所述超结柱沟槽的深度大于各所述栅极沟槽的深度。
步骤22、在所述超结柱沟槽中填充P型的第二外延层，由填充于所述超结柱沟槽中的所述第二外延层组成P型柱，由所述超结柱沟槽之间的所述第一外延层组成N型柱，由所述N型柱和所述P型柱交替排列形成所述超结结构。
采用光刻加离子注入工艺形成环绕所述电荷流动区的P型环。
步骤三、采用该光刻定义加离子注入以及退火推阱工艺形成P型阱；所述P型阱的结深小于等于所述栅极沟槽的深度；所述P型阱的形成步骤位于步骤一之后以及步骤二之前；或者，所述P型阱的形成步骤位于步骤二之后进行。
步骤四、采用淀积和光刻刻蚀工艺形成场氧化膜的图形结构，图形化的所述场氧化膜将所述电荷流动区打开，将终端区或者终端区加过渡区覆盖。
步骤五、在所述电荷流动区的所述P型阱表面形成N型重掺杂的源区。
步骤六、形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极。
所述沟槽栅超结器件的中间区域为电荷流动区，所述电荷流动区由步骤四中形成的所述场氧化膜的图形结构定义；终端区环绕于所述电荷流动区的外周；过渡区位于所述电荷流动区和所述终端区之间，所述过渡区通过上述步骤22中形成的所述P型环定义。
进一步的改进是，所述第一外延层形成于半导体衬底表面，还包括如下背面工艺：
对所述半导体衬底进行背面减薄。
在减薄后的所述半导体衬底背面形成N型重掺杂的漏区。
形成背面金属层，所述背面金属层和所述漏区接触并作为器件的漏极。
进一步的改进是，步骤一中在进行步骤12之前还包括如下步骤：
采用热氧化工艺在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述第一外延层表面形成牺牲氧化层，之后采用湿法刻蚀工艺去除所述牺牲氧化层，从而增加对所述栅极沟槽的底角和顶角的圆化。
进一步的改进是，所述栅氧化层的热氧化工艺的温度为900℃～1100℃，所述栅氧化层的厚度为800埃～1200埃。
进一步的改进是，所述牺牲氧化层的热氧化工艺的温度为1100℃～1150℃，所述牺牲氧化层的厚度为500埃～4000埃。
为解决上述技术问题，本发明提供的沟槽栅超结器件的制造方法包括如下步骤：
步骤一、形成所述超结结构，包括如下分步骤：
步骤11、采用光刻刻蚀工艺在第一外延层中形成超结柱沟槽。
步骤12、在所述超结柱沟槽中填充P型的第二外延层，由填充于所述超结柱沟槽中的所述第二外延层组成P型柱，由所述超结柱沟槽之间的所述第一外延层组成N型柱，由所述N型柱和所述P型柱交替排列形成所述超结结构。
步骤二、在所述电荷流动区中形成沟槽栅，包括如下分步骤：
步骤21、采用光刻刻蚀工艺在所述第一外延层表面形成栅极沟槽；所述栅极沟槽的深度小于所述超结柱沟槽的深度。
步骤22、在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述第一外延层表面形成栅氧化层。
步骤23、在所述栅极沟槽中填充多晶硅形成多晶硅栅，该多晶硅栅为所述沟槽栅。
步骤三、采用淀积和光刻刻蚀工艺形成场氧化膜的图形结构，图形化的所述场氧化膜将电荷流动区打开，将终端区或者终端区加过渡区覆盖。
步骤四、形成P型阱和环绕所述电荷流动区的P型环；所述P型阱的结深小于等于所述栅极沟槽的深度。
步骤五、在所述电荷流动区的所述P型阱表面形成N型重掺杂的源区。
步骤六、形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极。
所述沟槽栅超结器件的中间区域为电荷流动区，所述电荷流动区由步骤三中形成的所述场氧化膜的图形结构定义；终端区环绕于所述电荷流动区的外周；过渡区位于所述电荷流动区和所述终端区之间，所述过渡区通过上述步骤四中形成的所述P型环定义。
进一步的改进是，所述第一外延层形成于半导体衬底表面，还包括如下背面工艺：
对所述半导体衬底进行背面减薄。
在减薄后的所述半导体衬底背面形成N型重掺杂的漏区。
形成背面金属层，所述背面金属层和所述漏区接触并作为器件的漏极。
为解决上述技术问题，本发明提供的沟槽栅超结器件的制造方法包括如下步骤：
步骤一、形成所述超结结构，包括如下分步骤：
步骤11、采用光刻刻蚀工艺在第一外延层中形成超结柱沟槽。
步骤12、在所述超结柱沟槽中填充P型的第二外延层，由填充于所述超结柱沟槽中的所述第二外延层组成P型柱，由所述超结柱沟槽之间的所述第一外延层组成N型柱，由所述N型柱和所述P型柱交替排列形成所述超结结构。
步骤二、采用光刻加离子注入工艺形成环绕所述电荷流动区的P型环；之后在所述电荷流动区中形成沟槽栅，包括如下分步骤：
步骤21、采用光刻刻蚀工艺在所述第一外延层表面形成栅极沟槽；所述栅极沟槽的深度小于所述超结柱沟槽的深度。
步骤22、在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述第一外延层表面形成栅氧化层。
步骤23、在所述栅极沟槽中填充多晶硅形成多晶硅栅，该多晶硅栅为所述沟槽栅。
步骤三、采用淀积和光刻刻蚀工艺形成场氧化膜的图形结构，图形化的所述场氧化膜将电荷流动区打开，将终端区或者终端区加过渡区覆盖。
步骤四、形成P型阱；所述P型阱的结深小于等于所述栅极沟槽的深度。
步骤五、在所述电荷流动区的所述P型阱表面形成N型重掺杂的源区。
步骤六、形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极。
所述沟槽栅超结器件的中间区域为电荷流动区，所述电荷流动区由步骤三中形成的所述场氧化膜的图形结构定义；终端区环绕于所述电荷流动区的外周；过渡区位于所述电荷流动区和所述终端区之间，所述过渡区通过上述步骤二中形成的所述P型环定义。
现有技术中超结器件的原胞的步进和超结单元的步进相同的结构，超结单元的步进为一个P型柱和一个N型柱的宽度和，也即每一个超结单元的顶部都形成有一套原胞所具有的完整结构，包括：沟槽栅，P型阱，源区和接触孔，沟槽栅的长度和排列方式按照N型柱的长度和排列方式设置，这样原胞的步进会受限于超结单元的步进，为了提高超结器件的击穿电压和降低导通电阻，需要将超结单元的步进越做越小，这样整个超结结构更加容易被耗尽从而能提高击穿电压和降低导通电阻；但是原胞的步进也随之缩小后，超结单元的步进缩小后更加容易被耗尽，也即在更加低的源漏电压即Vds下超结结构就会被耗尽，而器件的栅源电容即Crss即Cgd是由Cox和Csi串联而成的，当超结单元的步进减小后，同一超结单元的沟槽栅和底部的漏极之间的Csi会在更加低的Vds下急剧减小并达到最小值，故器件的Crss会在更加低的Vds下急剧减小并达到最小值，故现有技术中，超结器件的原胞的步进和超结单元的步进相同的设置无法同时满足提高超结器件的击穿电压和降低导通电阻以及使Crss在开关过程中缓慢变化的要求。
本发明超结器件能取得如下有益技术效果：
第一、本发明对沟槽栅的排列方式做了特别设计，沟槽栅的长度和排列方式不再按照N型柱的长度和排列方式设置，而是将沟槽栅的长度方向设置为和超结结构的长度方向垂直，超结结构的长度方向即为P型柱或N型柱的长度方向，并将各沟槽栅在超结结构的长度方向进行周期性排列并组成第二周期排列结构，第二周期排列结构的步进等于一个栅极沟槽的宽度和两个相邻的栅极沟槽之间的间距的和。
这样本发明的第二周期排列结构的步进会独立于超结单元的步进，通过调节第二周期排列结构的步进能够调节垂直沟道的密度，第二周期排列结构的步进越小垂直沟道的密度越大，这样能够降低器件的比导通电阻，也能够增加器件的Ciss，Cgd和Coss。
其中，Ciss是输入电容，大小为Cgs+Cgd；Coss是输出电路，大小为Cds+Cgd；Cgs为器件的栅源电容，Cgd为器件的栅漏电容，Cds为器件的源漏电容。
第二、本发明对P型柱做了接电极P型柱和浮空P型柱的设置，接电极P型柱和浮空P型柱组成第一周期排列结构，这样能使得第一周期排列结构的步进大于超结单元的步进。
本发明通过减小超结单元的步进的大小，能够提高超结器件的击穿电压和降低导通电阻。
本发明还能通过较大的第一周期排列结构的步进提高所述沟槽栅超结器件的栅漏电容即Crss，具体为：
相对于现有技术中所有P型柱都设置为接电极P型柱结构，即所有P型柱都设置P型阱并在P型阱中形成沟道以及在P型柱的顶部形成接触孔连接到源极，本发明通过浮空P型柱的设置，能够增加相同器件单元区域中沟槽栅和底部的漏极之间的Csi，从而能使Crss的增加，也即能增加器件单元区域的Crss的值，所以，在低Vds下，Crss增加的值能够抵消超结单元的步进减少时使超结单元的耗尽区迅速增加而使Crss减少的值并能进一步增加Crss值，使Crss值不受超结单元的步进的影响而能独立调节并获得较大的Crss值。
另外，本发明设置的浮空P型柱顶部没有形成和金属电极连接的接触孔和P+区组成的接触区，相对于现有结构中P型柱的顶部都连接到源极的结构，本发明的浮空P型柱和相邻的N型柱之间的电位差会随Vds即源漏电压的变化而变化但是会慢于Vds的变化，从而能使超结器件的栅漏电容随源漏电压变化更加缓慢；所以，本发明能在较大的Vds范围内能使得Crss的下降比较缓慢，从而能减缓了开关过程的速度、能有效降低器件在应用电路中的电磁干扰性能以及有效降低器件在应用电路中带来的电流和电压的过冲；并同时能够提高超结器件的击穿电压和降低导通电阻。
另外，本发明的浮空P型柱在过渡区中可以通过接触区和接触孔连接到源极，也可以不设置连接到任何电极的结构，当浮空P型柱在过渡区中不设置连接电极的结构时，从电荷流动区到终端区的整个区域中浮空P型柱都不和任何电极连接，浮空P型柱完全浮空。而当本发明的浮空P型柱在过渡区中通过接触区和接触孔连接到源极时，这时浮空P型柱会近似于浮空，这种近似浮空的设置能提高器件的电流耐量。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超结器件的俯视示意图；
图2是现有超结器件的俯视局部放大图；
图3是现有超结器件的截面示意图；
图4是本发明实施例一沟槽栅超结器件的俯视示意图；
图5A是沿图4中线C2的截面示意图；
图5B是沿图4中线C3的截面示意图；
图5C是沿图4中线C4的截面示意图；
图5D是沿图4中线C1的截面示意图；
图6是本发明实施例二沟槽栅超结器件的俯视示意图；
图7是本发明实施例三沟槽栅超结器件的截面示意图；
图8A是图2的单元区域的放大图；
图8B是图4的单元区域的放大图。
具体实施方式
本发明实施例一沟槽栅超结器件：
如图4所示，是本发明实施例一超结器件的俯视示意图；图5A是沿图4中线C2的截面示意图；图5B是沿图4中线C3的截面示意图；图5C是沿图4中线C4的截面示意图；图5D是沿图4中线C1的截面示意图；
本发明实施例一超结器件包含电荷流动区、横向承受反向偏置电压的终端区和处于电荷流动区和终端区之间的过渡区，终端区环绕于所述电荷流动区的外周，包括整个电荷流动区、过渡区和终端区的结构请参考图1所示，图1中1区表示电荷流动区，2区表示过渡区，3区表示终端区。图4中，电荷流动区位于BB’线和CC’线之间，CC’线和DD’线之间为过渡区。
本发明实施例一沟槽栅超结器件主要是对电荷流动区中的结构做了改进，本发明实施例一沟槽栅超结器件以N型超结MOSFET为例进行说明，本发明实施例一中：
电荷流动区包括由多个交替排列的N型柱3和P型柱4组成的超结结构；每一所述N型柱3和其邻近的所述P型柱4组成一个超结单元，所述超结单元的步进为一个所述P型柱4和一个所述N型柱3的宽度和。其中，所述超结结构形成于N型外延层3中，N型外延层3形成于N型重掺杂的半导体衬底1如硅衬底1上。
在沿所述超结结构的宽度方向上，电荷流动区的所述沟槽栅超结器件的P型柱4分为接电极P型柱4和浮空P型柱4a，所述沟道P型柱4还是用标记4表示，浮空P型柱单独采用标记4a表示。所述接电极P型柱4和所述浮空P型柱4a组成第一周期排列结构，所述第一周期排列结构中包括一个接电极P型柱4和一个以上的浮空P型柱4a，所述第一周期排列结构的步进为所述第一周期排列结构内的所述接电极P型柱4和各浮空P型柱4a和对应的所述N型柱3形成的交替排列结构的总宽度。
在各所述接电极P型柱4的顶部都形成有P型阱7且该P型阱7沿对应的所述接电极P型柱4的宽度方向横向延伸到两侧相邻的所述N型柱3的中。
在各所述浮空P型柱4a的顶部不形成所述P型阱7。
多个沟槽栅6，各所述沟槽栅6由填充于栅极沟槽中的多晶硅栅6组成，在所述多晶硅栅6和所述栅极沟槽的侧面和底部表面之间隔离有栅氧化层2；所述沟槽栅6的长度方向和所述超结结构的长度方向垂直，各所述沟槽栅6在所述超结结构的长度方向周期性排列并组成第二周期排列结构，所述第二周期排列结构的步进等于一个所述栅极沟槽的宽度和两个相邻的所述栅极沟槽之间的间距的和。
在沿所述超结结构的宽度方向上各所述沟槽栅6和各所述P型柱4和各所述N型柱3垂直相交；在各所述沟槽栅6两侧的所述P型阱7的表面形成有由N+区组成的源区8以及由P+区组成的接触区9；所述源区8和对应的所述沟槽栅6的侧面自对准，被所述沟槽栅6侧面覆盖且延伸到所述N型柱3中的所述P型阱7的侧面表面用于形成垂直沟道；在所述接触区9的顶部形成有接触孔11并通过该接触孔11将所述源区8和所述P型阱7区都连接到由正面金属层12组成的源极；所述浮空P型柱4a的顶部没有形成接触区9和接触孔11。接触孔11需要穿过层间膜10。
所述第一周期排列结构的步进大于所述超结单元的步进；通过较小的所述超结单元的步进使所述沟槽栅超结器件的耐压能力增加以及导通电阻降低，通过较大的所述第一周期排列结构的步进提高所述沟槽栅超结器件的栅漏电容；
所述第二周期排列结构的步进独立于所述第一周期排列结构的步进和所述超结单元的步进，通过调节所述第二周期排列结构的步进调节所述垂直沟道的密度，所述第二周期排列结构的步进越小所述垂直沟道的密度越大。
各所述接电极P型柱4顶部的所述P型阱7还延伸到所述过渡区中，且延伸到所述过渡区中的所述P型阱7的顶部形成有由P+区组成的接触区9以及形成于该接触区9顶部且连接到所述源极的接触孔11a，该接触孔在图4中单独用标记11a标出。
本发明实施例一器件结构中，延伸到所述过渡区中的各所述浮空P型柱4a的顶部没有形成接触区以及接触孔，故所述浮空P型柱4a为完全浮空的结构。
本发明实施例一器件结构中，在沿所述超结结构的长度方向上，各行所述P型柱4都为连续结构，该连续结构为：对于每一行所述P型柱4，该行所述P型柱4的各处结构都为所述接电极P型柱4或该行所述P型柱4的各处结构都为所述浮空P型柱4a。图4中的波浪线表示中间省略了相同的结构。
本发明实施例一器件结构中，所述超结结构的P型柱4由填充于超结柱沟槽中的P型外延层组成。所述栅极沟槽的形成工艺位于所述超结结构的形成工艺之前，所述栅极沟槽的顶角和底角具有经过热氧化处理的圆化结构，通过所述圆化结构降低所述沟槽栅超结器件的漏电。在其它实施例器件结构中也能为：所述栅极沟槽的形成工艺位于所述超结结构的形成工艺之后。
漏区形成所述超结结构底部的半导体衬底1的背面，在所述半导体衬底1的背面形成有由背面金属层13组成的漏极。
本发明实施例一器件结构中，所述半导体衬底1为硅衬底1，硅衬底1为重掺杂，N型外延层3为轻掺杂，在二者交界处形成有浓度过渡的区域，该浓度过渡的区域的厚度对应于图5A中T00所标记的区域。
本发明实施例一器件结构中，所述硅衬底1为高浓度基板，电阻率0.001ohm·cm～0.003ohm·cm；N型外延层3的电阻率1ohm·cm～2ohm·cm，厚度为45微米～60微米，P-N柱区域即超结结构区域：对应器件的源漏击穿电压BVds为600V～700V时超结结构的高度为35微米～45微米。
现说明一下本发明实施例一器件结构通过调节所述第二周期排列结构的步进调节所述垂直沟道的密度从而提高所述垂直沟道的密度的理由说明如下：
首先说明一下现有结构的垂直沟道的密度，如图8A所示，是图2的单元区域的放大图；大括号201所示的宽度范围为一个超结单元的宽度也即超结单元的步进，现有器件的原胞的步进也和超结单元的相同。在一个大括号201的范围内包括了一个沟槽栅6，每个沟槽栅6的包括了两个侧面，每个侧面会形成一个垂直沟道，即会形成两个垂直沟道，如标记垂直沟道的位置如标记202所示，标记202的箭头线只是为了便于直观知道存在两个面的垂直沟道，垂直沟道实际是在沟槽栅6的侧面。
其次、如图8B所示，是图4的单元区域的放大图，大括号203所示区域的宽度为第一周期排列结构的步进，本发明实施例一器件结构中，第一周期排列结构包括一个浮空P型柱4a，故第一周期排列结构的步进是超结单元的步进的两倍。大括号204所示区域的宽度为第二周期排列结构的步进，第二周期排列结构的步进和第一周期排列结构的步进以及超结单元的步进都无关，是独立设置的。图8B中的W1表示所述第二周期排列结构的步进大小，W1在图5A中也有标示。一个所述第二周期排列结构的步进内也包括两个面的垂直沟道，垂直沟道的位置如标记205所示，2条标记205的线表示两个面的垂直沟道，垂直沟道的实际位置是在沟槽栅6的侧面。另外，沿超结结构的宽度方向上，由于垂直沟道仅位于N型柱3中，在P型柱4中不存在，故垂直沟道是分段式结构，图8B中的大括号206表示了对应的垂直沟道的段，在每一个所述第一周期排列结构的步进内的垂直沟道包括了2段，每一个所述第一周期排列结构的步进内的每个面的垂直沟道的宽度为两个段的垂直沟道的宽度和。
如果将面积相同的图8A和图8B中的沟道宽度分别归一化为一个面的沟道宽度并进行比较，则能够对沟道密度的大小进行比较。现在举一个带具体数值的实施例进行比较来说明：
所述P型柱4的宽度设置为5微米，N型柱3的宽度设置为6微米，N型柱3的电阻率2ohm·cm，P型柱4的掺杂浓度根据使P型柱4和N型柱3的电荷保持平衡的要求进行设置，栅氧化层2的厚度设置为800埃～1200埃；如图5A所示，所述P型阱7的结深为2微米～3微米，源区8的结深为0.2微米～0.5微米，接触区9的结深为0.3微米～1微米，所述源区8在沟槽栅6两边有0.5微米～1微米的宽度区域，所述接触孔11宽度0.2微米～0.5微米。这样一个导通管的步长即所述第二周期排列结构的步进W1为沟槽栅宽度+2倍源区宽度+接触孔宽度，该W1在1.6微米～2.5微米之间；这里W1中没有将接触孔11和源区8的叠加区域计入，计入后的W1更小。
如果以N+源区8域处于N型柱3的中心即图8B中大括号206所示的宽度为N型柱3的宽度的一半进行计算，那么一个俯视图上的面积为11微米×11微米的方块中，本发明实施例一器件的垂直沟道的宽度即归一化为一个面的垂直沟道时的宽度为：2×3×11/W1即6/W1×11微米。而图8A中，一个俯视图上的面积为11微米×11微米的方块的垂直沟道的宽度为：2×11微米。可知只要6/W1大于2即W1小于3微米，本发明实施例一器件的沟道密度就比现有结构要大，而上面给出的参数可知W1在1.6微米～2.5微米之间，故本发明实施例一器件的的沟道密度就比现有结构要大；而随着工艺的进步，W1可以做得更小，这样就能进一步的增加沟道密度。
由上可知，相同面积内的本发明实施例一器件的垂直沟道的宽度更大，且能通过缩小W1来增加垂直沟道的宽度，即本发明实施例一器件结构通过调节所述第二周期排列结构的步进调节所述垂直沟道的密度从而提高所述垂直沟道的密度。
所以本发明实施例一器件结构提高了器件的导通沟道的密度，降低了器件的比导通电阻。且上述的沟槽栅6的宽度，源区8的宽度，接触孔11的宽度，都不受P-N柱即N型柱3和P型柱4的交替排列结构的参数的影响，能够根据工艺能力进一步缩小，因此上述的沟道密度可以进一步提高。本发明实施例一器件通过提高导通沟道的密度，增加了器件的Ciss等电容。
如图5C所示，本发明实施例一器件中浮空P型柱4a的区域中没有导通的沟道，因此Cgd能大于现有，同时由于P型柱4a是浮空的，器件的Cgd随Vds的增加而减小的过程是缓慢的。在沟槽栅的密度增高时，该部分Cgd的贡献会更大。
本发明实施例二沟槽栅超结器件：
如图6所示，是本发明实施例二沟槽栅超结器件的俯视示意图；本发明实施例二沟槽栅超结器件和本发明实施例一沟槽栅超结器件的区别之处为，本发明实施例二沟槽栅超结器件中：延伸到所述过渡区中的各所述浮空P型柱4a的顶部形成有由P+区组成的接触区9以及形成于该接触区9顶部且连接到所述源极的接触孔11b，即单独用标记11b标出的接触孔。形成有接触孔11b后，所述浮空P型柱4a的两端会连接到源极，但是位于电荷流动区的中间区域还是不会任何电极连接，故所述浮空P型柱4a为近似浮空的结构，这样的结构能够在保证Crss缓慢变化的同时，利用所述浮空P型柱4a的两端和源极相连能够提高器件的电流耐量。
本发明实施例三沟槽栅超结器件：
如图7所示，是本发明实施例三沟槽栅超结器件的俯视示意图；本发明实施例三沟槽栅超结器件和本发明实施例一沟槽栅超结器件的区别之处为，本发明实施例三沟槽栅超结器件中：在所述过渡区的所述超结结构的表面形成有P型环7a，所述P型环7a顶部形成有由P+区组成的接触区9以及形成于该接触区9顶部且连接到所述源极的接触孔11c。所述P型环7a的掺杂浓度和所述P型阱7的掺杂浓度相同；或者，所述P型环7a的掺杂浓度和所述P型阱7的掺杂浓度不同，但所述P型环7a的掺杂浓度要大于所述P型柱4的掺杂浓度。本发明实施例三器件中，所述浮空P型柱4a为近似浮空的结构，这样的结构能够在保证Crss缓慢变化的同时，利用所述浮空P型柱4a的两端和源极相连能够提高器件的电流耐量。
本发明实施例四沟槽栅超结器件：
本发明实施例四沟槽栅超结器件和本发明实施例一沟槽栅超结器件的区别之处为，本发明实施例四沟槽栅超结器件中：在沿所述超结结构的长度方向上，各行所述P型柱4具有分段结构，该分段结构为：对于每一行所述P型柱4，该行所述P型柱4的分成两段以上，两个相邻的所述P型柱4的段中一段具有所述接电极P型柱4的结构、另一段具有所述浮空P型柱4a的结构。这样能进一步优化器件的导通电阻，电容和电流耐量之间的关系，以满足不同的应用要求，便于器件的设计。
本发明实施例一沟槽栅超结器件的制造方法：
本发明实施例一沟槽栅超结器件的制造方法用于制造如图7所示的本发明实施例三器件，本发明实施例三器件除了所包括的所述P型环7a外其它结构都和本发明实施例一器件相同，所以还需请参考本发明实施例一器件所对应的图4至图5D所示结构，本发明实施例一沟槽栅超结器件的制造方法包括如下步骤：
步骤一、在所述电荷流动区中形成沟槽栅6，包括如下分步骤：
步骤11、提供N型外延层3，所述N型外延层3形成于N型的半导体衬底1表面，所述半导体衬底1为硅衬底，所述N型外延层3为硅外延层，后续的P型外延层4也为硅外延层。
所述N型外延层3中要求还未形成超结结构，采用光刻刻蚀工艺在所述N型外延层3表面形成栅极沟槽。所述栅极沟槽的光刻刻蚀工艺具体能采用如下步骤形成：在所述半导体衬底1上的N型外延层3表面淀积第一氧化硅膜，厚度2000埃～5000埃，之后通过光刻刻蚀第一氧化硅膜停止于硅表面即N型外延层3的表面，硅的刻蚀量小于500埃，除去光刻胶；再用第一氧化硅膜作为硬掩模，通过刻蚀形成所述栅极沟槽，之后去除第一氧化硅膜。
本发明实施例一方法中，还包括步骤：采用热氧化工艺在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述N型外延层3表面形成牺牲氧化层，之后采用湿法刻蚀工艺去除所述牺牲氧化层，利用所述N型外延层3中未形成所述超结结构的特点，所述牺牲氧化层的热氧化工艺的温度能够得到不受所述超结结构的限制的增加并将所述牺牲氧化层的热氧化工艺的温度增加到能使所述栅极沟槽的底角和顶角都实现良好圆化，从而改善器件的漏电特性并有利于器件应用到更高的工作电压中。
本发明实施例一方法中，所述牺牲氧化层的热氧化工艺的温度为1100℃～1150℃，所述牺牲氧化层的厚度为500埃～4000埃。更佳选择为，所述牺牲氧化层的热氧化工艺的温度为1150℃。
步骤12、采用热氧化工艺在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述N型外延层3表面形成栅氧化层2，利用所述N型外延层3中未形成所述超结结构的特点，所述栅氧化层2的热氧化工艺的温度能够得到不受所述超结结构的限制的增加并将所述栅氧化层2的热氧化工艺的温度增加到能使所述栅极沟槽的底角和顶角都实现圆化，从而改善器件的漏电特性并有利于器件应用到更高的工作电压中。
由上可知，本发明实施例一方法结合了所述牺牲氧化层和所述栅氧化层2的两步热氧化工艺实现对所述栅极沟槽的底角和顶角的良好圆化。
本发明实施例一方法中，所述栅氧化层2的热氧化工艺的温度为900℃～1100℃，所述栅氧化层2的厚度为800埃～1200埃。
步骤13、在所述栅极沟槽中填充多晶硅形成多晶硅栅6，该多晶硅栅6为所述沟槽栅6。
还包括形成P型阱7的步骤；所述P型阱7的结深小于等于所述栅极沟槽的深度，被所述多晶硅栅6侧面覆盖的所述P型阱7的表面用于形成沟道。
本发明实施例一方法中，所述P型阱7的形成步骤位于步骤一之后以及步骤二之前，能够防止所述P型阱7的热过程对所述超结结构的PN杂质的扩散的影响，利于调节器件的输入电容和输出电容特性。也即本发明实施例一方法能够采用充分的退火工艺对所述P型阱7的注入杂质进行推阱，能得到更大范围内的结深。
本发明实施例一方法所述P型阱7的注入区域采用光刻定义。所述P型阱7形成后的具体结构特征请参考前面描述的本发明实施例一的器件结构。
所述P型阱7注入之后需要进行高温推阱，本发明实施例一方法中，所述P型阱7的推阱的退火温度为1100℃～1200℃，时间为30分钟～180分钟，通过推阱使所述P型阱7达到需要的深度，通常2微米～4微米。
步骤二、形成所述超结结构，包括如下分步骤：
步骤21、采用光刻刻蚀工艺在形成有所述沟槽栅6的所述N型外延层3中形成超结柱沟槽；在横向位置上，各所述超结柱沟槽位于相邻的两个所述栅极沟槽之间；各所述超结柱沟槽的深度大于各所述栅极沟槽的深度。
本发明实施例一方法中所述超结柱沟槽的光刻刻蚀工艺具体包括如下步骤：
淀积作为后续超结柱沟槽刻蚀的硬掩模介质膜，介质膜能为多层介质的叠层，如本发明实施例一方法中采用1000埃的第二氧化硅膜、3000埃的第三氮化硅膜和1微米后的第四氧化硅膜叠加形成。后通过光刻刻蚀，停止于硅表面，硅的刻蚀量要小于500埃。之后将光刻胶完全去除。
之后，以介质膜为硬掩模图形进行刻蚀形成所述超结柱沟槽。之后再进行一次牺牲氧化，并将第四氧化硅膜和第三氮化硅膜全去除。之后是进行后续的步骤22，在步骤22的CMP完成后需要将第二氧化硅膜去除。
步骤22、在所述超结柱沟槽中填充P型外延层4，外延填充后P型外延层4还延伸到所述超结柱沟槽的外部区域。之后，需要进行化学机械研磨(CMP)将所述超结柱沟槽外部区域的所述P型外延层4去除，剩下的所述P型外延层4将所述超结柱沟槽填充。由填充于所述超结柱沟槽中的所述P型外延层4组成P型柱4，由所述超结柱沟槽之间的所述N型外延层3组成N型柱3，由所述N型柱3和所述P型柱4交替排列形成所述超结结构；利用形成所述超结结构之前所述沟槽栅6已经形成的特点消除所述沟槽栅6形成过程中的热过程对所述超结结构的PN杂质的扩散的影响，使得所述超结结构的掺杂以及步进能独立调节并通过调节所述超结结的掺杂和步进来降低器件的比导通电阻。
采用光刻加离子注入工艺形成环绕所述电荷流动区的P型环7a。
本发明实施例一还包括如下正面工艺步骤：
步骤四、采用淀积和光刻刻蚀工艺形成场氧化膜(G-field Oxide)的图形结构，图形化的所述场氧化膜将电荷流动区打开，将终端区或者终端区加过渡区覆盖。图6中仅示出了电荷流动区的剖面结构，未示意出终端区和过渡区的剖面结构。
步骤五、在所述电荷流动区的所述P型阱7表面形成N型重掺杂的源区8；
步骤六、形成层间膜10、接触孔11和正面金属层12，对所述正面金属层12进行图形化形成源极和栅极。其中，接触孔11需要穿过所述层间膜10和底部的源区8相接触，包括开孔和金属填充两步，本发明实施例一方法中在接触孔11的开孔工艺完成后金属填充之前包括进行P型重掺杂的注入形成体接触区9的步骤。
还包括如下背面工艺：
对所述半导体衬底1进行背面减薄。
在减薄后的所述半导体衬底1背面形成N型重掺杂的漏区；
形成背面金属层13，所述背面金属层13和所述漏区接触并作为器件的漏极。
所述沟槽栅超结器件的中间区域为电荷流动区，所述电荷流动区由步骤四中形成的所述场氧化膜的图形结构定义；终端区环绕于所述电荷流动区的外周；过渡区位于所述电荷流动区和所述终端区之间，所述过渡区通过上述步骤22中形成的所述P型环定义。
本发明实施例一方法中，由于栅极沟槽即置于超结柱沟槽之前，栅极沟槽内的牺牲氧化膜和栅氧化层2的成长中温度可以不考虑对P-N柱的扩散的影响，例如牺牲氧化膜选取1150℃～1175℃，厚度1000埃；栅氧化层2可以选取600埃的热氧化膜；本发明实施例一方法实现了对栅极沟槽的顶角和底角的圆化。
栅极沟槽的顶角和底角圆化处理后能降低器件的漏电，提高器件的可靠性。
另外，本发明实施例一方法中由于P型阱7的工艺是在超结柱沟槽沟槽之前，其热过程温度和时间可以不考虑对P-N柱的扩散的影响，因此可以使P型阱7深度达到2微米～4微米的深度。阱区7的结深容易调节，有利于调节器件的输入电容和输出电容特性。
本发明实施例一方法形成的器件的具体结构请参考本发明实施例四器件中的描述。
本发明实施例二沟槽栅超结器件的制造方法：
本发明实施例二沟槽栅超结器件的制造方法用于制造如图7所示的本发明实施例三器件，本发明实施例三器件除了所包括的所述P型环7a外其它结构都和本发明实施例一器件相同，所以还需请参考本发明实施例一器件所对应的图4至图5D所示结构，本发明实施例二沟槽栅超结器件的制造方法包括如下步骤：
步骤一、形成所述超结结构，包括如下分步骤：
步骤11、采用光刻刻蚀工艺在形成有所述沟槽栅6的所述N型外延层3中形成超结柱沟槽。
本发明实施例二方法中所述超结柱沟槽的光刻刻蚀工艺具体包括如下步骤：
淀积介质膜，介质膜作为后续超结柱沟槽刻蚀的硬掩模，介质膜能为多层介质的叠层，如本发明实施例二方法中采用1000埃的第二氧化硅膜、3000埃的第三氮化硅膜和1微米后的第四氧化硅膜叠加形成。后通过光刻刻蚀，停止于硅表面，硅的刻蚀量要小于500埃。之后将光刻胶完全去除。
之后，以介质膜为硬掩模图形进行刻蚀形成所述超结柱沟槽。之后再进行一次牺牲氧化，并将第四氧化硅膜和第三氮化硅膜全去除。之后是进行后续的步骤22，在步骤22的CMP完成后需要将第二氧化硅膜去除。
步骤12、在所述超结柱沟槽中填充P型外延层4，外延填充后P型外延层4还延伸到所述超结柱沟槽的外部区域。之后，需要进行化学机械研磨将所述超结柱沟槽外部区域的所述P型外延层4去除，剩下的所述P型外延层4将所述超结柱沟槽填充。由填充于所述超结柱沟槽中的所述P型外延层4组成P型柱4，由所述超结柱沟槽之间的所述N型外延层3组成N型柱3，由所述N型柱3和所述P型柱4交替排列形成所述超结结构。
步骤二、采用光刻加离子注入工艺形成环绕所述电荷流动区的P型环7a，之后将光刻胶去除；之后在所述电荷流动区中形成沟槽栅6，包括如下分步骤：
步骤21、采用光刻刻蚀工艺在所述第一外延层表面形成栅极沟槽；所述栅极沟槽的深度小于所述超结柱沟槽的深度。
所述栅极沟槽的光刻刻蚀工艺具体能采用如下步骤形成：在所述半导体衬底1上的N型外延层3表面淀积第一氧化硅膜，厚度2000埃～5000埃，之后通过光刻刻蚀第一氧化硅膜停止于硅表面即N型外延层3的表面，硅的刻蚀量小于500埃，除去光刻胶；再用第一氧化硅膜作为硬掩模，通过刻蚀形成所述栅极沟槽，之后去除第一氧化硅膜。
采用热氧化工艺在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述N型外延层3表面形成牺牲氧化层，之后采用湿法刻蚀工艺去除所述牺牲氧化层。所述牺牲氧化层的热氧化工艺的温度为1100℃～1150℃，所述牺牲氧化层的厚度为500埃～4000埃。更佳选择为，所述牺牲氧化层的热氧化工艺的温度为1150℃。
步骤22、在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述第一外延层表面形成栅氧化层2。所述栅氧化层2的热氧化工艺的温度为900℃～1100℃，所述栅氧化层2的厚度为800埃～1200埃。
步骤23、在所述栅极沟槽中填充多晶硅形成多晶硅栅6，该多晶硅栅6为所述沟槽栅6。
步骤三、采用淀积和光刻刻蚀工艺形成场氧化膜的图形结构，图形化的所述场氧化膜将电荷流动区打开，将终端区或者终端区加过渡区覆盖。
步骤四、形成P型阱7；所述P型阱7的结深小于等于所述栅极沟槽的深度。所述P型阱7注入之后需要进行高温推阱，所述P型阱7的推阱的退火温度为1100℃～1200℃，时间为30分钟～180分钟，通过推阱使所述P型阱7达到需要的深度，通常2微米～4微米。
步骤五、在所述电荷流动区的所述P型阱7表面形成N型重掺杂的源区8。
步骤六、形成层间膜10、接触孔11和正面金属层12，对所述正面金属层12进行图形化形成源极和栅极。
还包括如下背面工艺：
对所述半导体衬底1进行背面减薄。
在减薄后的所述半导体衬底1背面形成N型重掺杂的漏区；
形成背面金属层13，所述背面金属层13和所述漏区接触并作为器件的漏极。
所述沟槽栅超结器件的中间区域为电荷流动区，所述电荷流动区由步骤三中形成的所述场氧化膜的图形结构定义；终端区环绕于所述电荷流动区的外周；过渡区位于所述电荷流动区和所述终端区之间，所述过渡区通过上述步骤二中形成的所述P型环7a定义。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种沟槽栅超结器件，沟槽栅超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间；其特征在于：
电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元，所述超结单元的步进为一个所述P型柱和一个所述N型柱的宽度和；
在沿所述超结结构的宽度方向上，电荷流动区的所述沟槽栅超结器件的P型柱分为接电极P型柱和浮空P型柱，所述接电极P型柱和所述浮空P型柱组成第一周期排列结构，所述第一周期排列结构中包括一个接电极P型柱和一个以上的浮空P型柱，所述第一周期排列结构的步进为所述第一周期排列结构内的所述接电极P型柱和各浮空P型柱和对应的所述N型柱形成的交替排列结构的总宽度；
在各所述接电极P型柱的顶部都形成有P型阱且该P型阱沿对应的所述接电极P型柱的宽度方向横向延伸到两侧相邻的所述N型柱的中；
在各所述浮空P型柱的顶部不形成所述P型阱；
多个沟槽栅，各所述沟槽栅由填充于栅极沟槽中的多晶硅栅组成，在所述多晶硅栅和所述栅极沟槽的侧面和底部表面之间隔离有栅氧化层；所述沟槽栅的长度方向和所述超结结构的长度方向垂直，各所述沟槽栅在所述超结结构的长度方向周期性排列并组成第二周期排列结构，所述第二周期排列结构的步进等于一个所述栅极沟槽的宽度和两个相邻的所述栅极沟槽之间的间距的和；
在沿所述超结结构的宽度方向上各所述沟槽栅和各所述P型柱和各所述N型柱垂直相交；在各所述沟槽栅两侧的所述P型阱的表面形成有由N+区组成的源区以及由P+区组成的接触区；所述源区和对应的所述沟槽栅的侧面自对准，被所述沟槽栅侧面覆盖且延伸到所述N型柱中的所述P型阱的侧面表面用于形成垂直沟道；在所述接触区的顶部形成有接触孔并通过该接触孔将所述源区和所述P型阱区都连接到由正面金属层组成的源极；所述浮空P型柱的顶部没有形成接触区和接触孔；所述浮空P型柱包括和所述沟槽栅垂直相交的区域以及未和所述沟槽栅相交的区域，在未和所述沟槽栅相交的区域中，所述浮空P型柱的顶部直接接触层间膜以及结合所述浮空P型柱的顶部不形成所述P型阱、接触区和接触孔使所述浮空P型柱为浮空结构；所述第一周期排列结构的步进大于所述超结单元的步进；通过较小的所述超结单元的步进使所述沟槽栅超结器件的耐压能力增加以及导通电阻降低，通过较大的所述第一周期排列结构的步进并结合所述沟槽栅对两侧未形成P型阱的区域的侧面覆盖来提高所述沟槽栅超结器件的栅漏电容；
所述第二周期排列结构的步进独立于所述第一周期排列结构的步进和所述超结单元的步进从而使所述第二周期排列结构的步进不受所述超结单元的步进的限制，使所述第二周期排列结构的步进能缩小为小于所述超结单元的步进通过调节所述第二周期排列结构的步进调节所述垂直沟道的密度，所述第二周期排列结构的步进越小所述垂直沟道的密度越大以及所述沟槽栅超结器件的栅漏电容越大。
2.如权利要求1所述的沟槽栅超结器件，其特征在于：各所述接电极P型柱顶部的所述P型阱还延伸到所述过渡区中，且延伸到所述过渡区中的所述P型阱的顶部形成有由P+区组成的接触区以及形成于该接触区顶部且连接到所述源极的接触孔。
3.如权利要求2所述的沟槽栅超结器件，其特征在于：延伸到所述过渡区中的各所述浮空P型柱的顶部形成有由P+区组成的接触区以及形成于该接触区顶部且连接到所述源极的接触孔。
4.如权利要求1所述的沟槽栅超结器件，其特征在于：在所述过渡区的所述超结结构的表面形成有P型环，所述P型环顶部形成有由P+区组成的接触区以及形成于该接触区顶部且连接到所述源极的接触孔；
所述P型环的掺杂浓度和所述P型阱的掺杂浓度相同；或者，所述P型环的掺杂浓度和所述P型阱的掺杂浓度不同，但所述P型环的掺杂浓度要大于所述P型柱的掺杂浓度。
5.如权利要求1所述的沟槽栅超结器件，其特征在于：在沿所述超结结构的长度方向上，各行所述P型柱都为连续结构，该连续结构为：对于每一行所述P型柱，该行所述P型柱的各处结构都为所述接电极P型柱或该行所述P型柱的各处结构都为所述浮空P型柱；
或者，在沿所述超结结构的长度方向上，各行所述P型柱具有分段结构，该分段结构为：对于每一行所述P型柱，该行所述P型柱的分成两段以上，两个相邻的所述P型柱的段中一段具有所述接电极P型柱的结构、另一段具有所述浮空P型柱的结构。
6.如权利要求1所述的沟槽栅超结器件，其特征在于：所述超结结构的P型柱由填充于超结柱沟槽中的P型外延层组成；
所述栅极沟槽的形成工艺位于所述超结结构的形成工艺之前，所述栅极沟槽的顶角和底角具有经过热氧化处理的圆化结构，通过所述圆化结构降低所述沟槽栅超结器件的漏电；
或者，所述栅极沟槽的形成工艺位于所述超结结构的形成工艺之后。
7.如权利要求1所述的沟槽栅超结器件，其特征在于：漏区形成所述超结结构底部的半导体衬底的背面，在所述半导体衬底的背面形成有由背面金属层组成的漏极。
8.一种制造如权利要求1所述的沟槽栅超结器件的制造方法，其特征在于，包括如下步骤：
步骤一、在所述电荷流动区中形成沟槽栅，包括如下分步骤：
步骤11、提供N型的第一外延层，所述第一外延层中要求还未形成超结结构，采用光刻刻蚀工艺在所述第一外延层表面形成栅极沟槽；
步骤12、采用热氧化工艺在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述第一外延层表面形成栅氧化层，利用所述栅氧化层的热氧化工艺对所述栅极沟槽的底角和顶角进行圆化；
步骤13、在所述栅极沟槽中填充多晶硅形成多晶硅栅，该多晶硅栅为所述沟槽栅；
步骤二、形成所述超结结构，包括如下分步骤：
步骤21、采用光刻刻蚀工艺在形成有所述沟槽栅的所述第一外延层中形成超结柱沟槽；各所述超结柱沟槽的深度大于各所述栅极沟槽的深度；
步骤22、在所述超结柱沟槽中填充P型的第二外延层，由填充于所述超结柱沟槽中的所述第二外延层组成P型柱，由所述超结柱沟槽之间的所述第一外延层组成N型柱，由所述N型柱和所述P型柱交替排列形成所述超结结构；
采用光刻加离子注入工艺形成环绕所述电荷流动区的P型环；
步骤三、采用该光刻定义加离子注入以及退火推阱工艺形成P型阱；所述P型阱的结深小于等于所述栅极沟槽的深度；所述P型阱的形成步骤位于步骤一之后以及步骤二之前；或者，所述P型阱的形成步骤位于步骤二之后进行；
步骤四、采用淀积和光刻刻蚀工艺形成场氧化膜的图形结构，图形化的所述场氧化膜将所述电荷流动区打开，将终端区或者终端区加过渡区覆盖；
步骤五、在所述电荷流动区的所述P型阱表面形成N型重掺杂的源区；
步骤六、形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极；
所述沟槽栅超结器件的中间区域为电荷流动区，所述电荷流动区由步骤四中形成的所述场氧化膜的图形结构定义；终端区环绕于所述电荷流动区的外周；过渡区位于所述电荷流动区和所述终端区之间，所述过渡区通过上述步骤22中形成的所述P型环定义。
9.如权利要求8所述的沟槽栅超结器件的制造方法，其特征在于：所述第一外延层形成于半导体衬底表面，还包括如下背面工艺：
对所述半导体衬底进行背面减薄；
在减薄后的所述半导体衬底背面形成N型重掺杂的漏区；
形成背面金属层，所述背面金属层和所述漏区接触并作为器件的漏极。
10.如权利要求8所述的沟槽栅超结器件的制造方法，其特征在于：步骤一中在进行步骤12之前还包括如下步骤：
采用热氧化工艺在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述第一外延层表面形成牺牲氧化层，之后采用湿法刻蚀工艺去除所述牺牲氧化层，从而增加对所述栅极沟槽的底角和顶角的圆化。
11.如权利要求8所述的沟槽栅超结器件的制造方法，其特征在于：所述栅氧化层的热氧化工艺的温度为900℃～1100℃，所述栅氧化层的厚度为800埃～1200埃。
12.如权利要求10所述的沟槽栅超结器件的制造方法，其特征在于：所述牺牲氧化层的热氧化工艺的温度为1100℃～1150℃，所述牺牲氧化层的厚度为500埃～4000埃。
13.一种制造如权利要求1所述的沟槽栅超结器件的制造方法，其特征在于，包括如下步骤：
步骤一、形成所述超结结构，包括如下分步骤：
步骤11、采用光刻刻蚀工艺在第一外延层中形成超结柱沟槽；
步骤12、在所述超结柱沟槽中填充P型的第二外延层，由填充于所述超结柱沟槽中的所述第二外延层组成P型柱，由所述超结柱沟槽之间的所述第一外延层组成N型柱，由所述N型柱和所述P型柱交替排列形成所述超结结构；
步骤二、在所述电荷流动区中形成沟槽栅，包括如下分步骤：
步骤21、采用光刻刻蚀工艺在所述第一外延层表面形成栅极沟槽；所述栅极沟槽的深度小于所述超结柱沟槽的深度；
步骤22、在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述第一外延层表面形成栅氧化层；
步骤23、在所述栅极沟槽中填充多晶硅形成多晶硅栅，该多晶硅栅为所述沟槽栅；
步骤三、采用淀积和光刻刻蚀工艺形成场氧化膜的图形结构，图形化的所述场氧化膜将电荷流动区打开，将终端区或者终端区加过渡区覆盖；
步骤四、形成P型阱和环绕所述电荷流动区的P型环；所述P型阱的结深小于等于所述栅极沟槽的深度；
步骤五、在所述电荷流动区的所述P型阱表面形成N型重掺杂的源区；
步骤六、形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极；
所述沟槽栅超结器件的中间区域为电荷流动区，所述电荷流动区由步骤三中形成的所述场氧化膜的图形结构定义；终端区环绕于所述电荷流动区的外周；过渡区位于所述电荷流动区和所述终端区之间，所述过渡区通过上述步骤四中形成的所述P型环定义。
14.如权利要求13所述的沟槽栅超结器件的制造方法，其特征在于：所述第一外延层形成于半导体衬底表面，还包括如下背面工艺：
对所述半导体衬底进行背面减薄；
在减薄后的所述半导体衬底背面形成N型重掺杂的漏区；
形成背面金属层，所述背面金属层和所述漏区接触并作为器件的漏极。
15.一种制造如权利要求1所述的沟槽栅超结器件的制造方法，其特征在于，包括如下步骤：
步骤一、形成所述超结结构，包括如下分步骤：
步骤11、采用光刻刻蚀工艺在第一外延层中形成超结柱沟槽；
步骤12、在所述超结柱沟槽中填充P型的第二外延层，由填充于所述超结柱沟槽中的所述第二外延层组成P型柱，由所述超结柱沟槽之间的所述第一外延层组成N型柱，由所述N型柱和所述P型柱交替排列形成所述超结结构；
步骤二、采用光刻加离子注入工艺形成环绕所述电荷流动区的P型环；之后在所述电荷流动区中形成沟槽栅，包括如下分步骤：
步骤21、采用光刻刻蚀工艺在所述第一外延层表面形成栅极沟槽；所述栅极沟槽的深度小于所述超结柱沟槽的深度；
步骤22、在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述第一外延层表面形成栅氧化层；
步骤23、在所述栅极沟槽中填充多晶硅形成多晶硅栅，该多晶硅栅为所述沟槽栅；
步骤三、采用淀积和光刻刻蚀工艺形成场氧化膜的图形结构，图形化的所述场氧化膜将电荷流动区打开，将终端区或者终端区加过渡区覆盖；
步骤四、形成P型阱；所述P型阱的结深小于等于所述栅极沟槽的深度；
步骤五、在所述电荷流动区的所述P型阱表面形成N型重掺杂的源区；
步骤六、形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极；
所述沟槽栅超结器件的中间区域为电荷流动区，所述电荷流动区由步骤三中形成的所述场氧化膜的图形结构定义；终端区环绕于所述电荷流动区的外周；过渡区位于所述电荷流动区和所述终端区之间，所述过渡区通过上述步骤二中形成的所述P型环定义。
CN201610942417.9A 2016-10-26 2016-10-26 沟槽栅超结器件及其制造方法 Active CN107994074B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610942417.9A CN107994074B (zh) 2016-10-26 2016-10-26 沟槽栅超结器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610942417.9A CN107994074B (zh) 2016-10-26 2016-10-26 沟槽栅超结器件及其制造方法

Publications (2)

Publication Number Publication Date
CN107994074A CN107994074A (zh) 2018-05-04
CN107994074B true CN107994074B (zh) 2021-06-08

Family

ID=62028570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610942417.9A Active CN107994074B (zh) 2016-10-26 2016-10-26 沟槽栅超结器件及其制造方法

Country Status (1)

Country Link
CN (1) CN107994074B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341829B (zh) * 2018-12-18 2022-08-30 深圳尚阳通科技有限公司 超结结构及其制造方法
CN113284954B (zh) * 2021-07-22 2021-09-24 成都蓉矽半导体有限公司 一种高沟道密度的碳化硅mosfet及其制备方法
CN114496987B (zh) * 2022-04-18 2022-08-02 绍兴中芯集成电路制造股份有限公司 Mosfet功率器件及其形成方法、csp封装模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197497A (ja) * 2004-01-08 2005-07-21 Toyota Central Res & Dev Lab Inc 半導体装置
CN103503146A (zh) * 2011-06-07 2014-01-08 住友电气工业株式会社 半导体器件
CN105428397A (zh) * 2015-11-17 2016-03-23 深圳尚阳通科技有限公司 超结器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197497A (ja) * 2004-01-08 2005-07-21 Toyota Central Res & Dev Lab Inc 半導体装置
CN103503146A (zh) * 2011-06-07 2014-01-08 住友电气工业株式会社 半导体器件
CN105428397A (zh) * 2015-11-17 2016-03-23 深圳尚阳通科技有限公司 超结器件及其制造方法

Also Published As

Publication number Publication date
CN107994074A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
US9865678B2 (en) High voltage field balance metal oxide field effect transistor (FBM)
US8110869B2 (en) Planar SRFET using no additional masks and layout method
US9087911B2 (en) Trench shield connected JFET
US8836015B2 (en) Planar SRFET using no additional masks and layout method
US8324053B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
US20210305406A1 (en) Sawtooh electric field drift region structure for planar and trench power semiconductor devices
US9166042B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
KR20070104578A (ko) 전력용 모스 디바이스
JP2004511910A (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
CN110718546A (zh) 在源极接触沟槽中具有集成的伪肖特基二极管的功率mosfet
CN107994074B (zh) 沟槽栅超结器件及其制造方法
US20230006036A1 (en) Super Junction Device and Method for Making the Same
CN107768443B (zh) 超结器件及其制造方法
US7233043B2 (en) Triple-diffused trench MOSFET
CN106876439B (zh) 超结器件及其制造方法
CN116031303B (zh) 超结器件及其制作方法和电子器件
CN111223931B (zh) 沟槽mosfet及其制造方法
US9455249B2 (en) Planar srfet using no additional masks and layout method
CN107994075B (zh) 沟槽栅超结器件及其制造方法
CN107591445B (zh) 超结器件及其制造方法
CN107591446B (zh) 超结器件及其制造方法
TWI385802B (zh) 高壓金氧半導體元件及其製作方法
CN105957897A (zh) 沟槽栅超结mosfet的制造方法
US20100078737A1 (en) High-voltage metal oxide semiconductor device and fabrication method thereof
US20230327018A1 (en) Silicon-Carbide (SiC) Metal-Oxide-Semiconductor Field-Effect Transistor (MOSFET) with Short Circuit Protection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Shangyangtong Technology Co.,Ltd.

Address before: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN SANRISE-TECH Co.,Ltd.

CP01 Change in the name or title of a patent holder