JP2005197497A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005197497A JP2005197497A JP2004002840A JP2004002840A JP2005197497A JP 2005197497 A JP2005197497 A JP 2005197497A JP 2004002840 A JP2004002840 A JP 2004002840A JP 2004002840 A JP2004002840 A JP 2004002840A JP 2005197497 A JP2005197497 A JP 2005197497A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- type
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 ドリフト領域26は、電極(ドレイン電極Dとソース電極S)間方向に伸びるn型のn型コラム22と、電極間方向に伸びるp型のp型コラム24が、電極間方向に直交する面内で交互に繰返されており、トレンチゲート電極30は、ドリフト領域26のp型コラム24の少なくとも一部にゲート絶縁膜31を介して対向してボディ領域32から離反させるとともに、ゲート絶縁膜31を介してドリフト領域26のn型コラム22と対向している。
【選択図】 図1
Description
図24には、この種の半導体装置の一例が例示されており、ドレイン電極Dと、そのドレイン電極Dに接するn+型のドレイン領域50と、そのドレイン領域50に接するドリフト領域56と、そのドリフト領域56に接するとともにドレイン領域50からはドリフト領域56によって隔てられているp型のボディ領域62と、そのボディ領域62に接するとともにドリフト領域56からはボディ領域62によって隔てられているn+型のソース領域64が形成されている。そのソース領域64はソース電極Sと接しており、またソース電極Sはp+型のボディコンタクト領域66を介してボディ領域62にも接している。ソース領域64とドリフト領域56を隔てているボディ領域62にゲート絶縁膜61を介してトレンチゲート電極60が対向している。
この回路では、第2の半導体装置の内蔵ダイオードが動作する。内蔵ダイオードとは、p型のボディ領域62とp型コラム54のp型領域と、n型コラム52とn型のドレイン領域50のn型領域とのpn接合で構成される寄生的なダイオードのことである。この内蔵ダイオードにおいて重要な特性は逆回復特性である。
逆回復特性を向上させるには、この逆回復電流変化率と逆回復電荷Qを小さくすることが重要である。逆回復電流変化率が大きいと、回路中のさまざまな配線に存在する寄生インダクタンスLによって、VL=−L・dIr/dtのリカバリーサージ電圧を発生させる。また、逆回復電荷Qが大きいとスイッチング損失を増大させる。
本発明の一つの目的は、オン抵抗を高くすることなく、半導体装置がオフしたときに過渡的に流れる逆回復電流変化率の小さい半導体装置を提供することを目的とする。他の一つの目的は、半導体装置がオフしたときに過渡的に流れる逆回復電流の逆回復電荷を小さくすることを目的とする。
本発明は、ダイオード、MOSFET、IGBT、サイリスタ等に適用することができる。ダイオードであればアノード・カソード電極が一対の電極となり、MOSFETであればソース・ドレイン電極が一対の電極となり、IGBTやサイリスタであればエミッタ・コレクタ電極が一対の電極となる。
ドリフト領域に形成される繰返し構造は、例えば第1部分領域と第2部分領域のそれぞれが薄板状であれば、第1部分領域と第2部分領域は一方方向に繰返される。第1部分領域と第2部分領域のそれぞれの断面が長方形の柱状であれば、各柱を千鳥格子状に配置することで各部分領域が2方向に繰返されるスーパージャンクション構造が得られる。第1部分領域と第2部分領域のそれぞれの断面が正六角形の柱状であれば、交互に隙間なく配置することで各部分領域が3方向に繰返されるスーパージャンクション構造が得られる。あるいは、面的に広がる第1領域のなかに、断面が長方形の柱状の第2部分領域を相互に間隔をおいて2方向に繰返し配置したり、断面が正六角形の第2部分領域を相互に間隔をおいて3方向に繰返し配置したりすることによっても、第1部分領域と第2部分領域が電極間方向に直交する面内で交互に繰返されているスーパージャンクション構造が得られる。要は少なくとも一方方向に繰り返されていれば本発明を具現化できる。この場合、第1部分領域同士は連結していてもよい。
上記の半導体装置によれば、第2導電型部分領域の少なくとも一部は、絶縁膜によって第2導電型半導体領域からフローティングされている。フローティングされている第2導電型部分領域と、その第2導電型部分領域と接する第1導電型部分領域のpn接合界面から広がる空乏層は、フローティングされていない場合に比してゆっくりと広がる。これにより、ドリフト領域に注入されていた少数キャリアが一方の電極へゆっくりと掃き出されるため、ひいては逆回復電流変化率が小さくなる。
また、上記の半導体装置では、多数キャリアの導電型は第1導電型である。半導体装置がオンのとき、または半導体装置の順方向に電流が流れる場合には、多数キャリアが、第1導電型部分領域と第2導電型半導体領域を導通経路として流動する。第1導電型部分領域と第2導電型半導体領域の接合界面は、多数キャリアの流動を妨げないように十分に広く確保することができる。オン抵抗の上昇を避けながら逆回復電流変化率を小さくすることができる。上記の半導体装置によれば、オン抵抗を高くすることなく、半導体装置がオフしたときに過渡的に流れる逆回復電流変化率を小さくすることができる。
なお、第1部分領域と第2部分流域の不純物濃度や膜厚などを調整することで、逆回復電荷が低減した半導体装置を具現化することができる。所望する逆回復特性に合わせて、第1導電型部分領域と第2導電型部分領域の不純物濃度や膜厚などを適宜調整すればよい。
本発明をダイオードに適用した半導体装置は、カソード電極と、そのカソード電極に接する第1導電型のカソード領域と、そのカソード領域に接するドリフト領域と、そのドリフト領域に接するとともにカソード領域からはドリフト領域によって隔てられている第2導電型のアノード領域と、そのアノード領域に接するアノード電極を備えている。ドリフト領域は、アノード電極とカソード電極を結ぶ方向(電極間方向)に伸びる第1導電型の部分領域と、前記方向に伸びる第2導電型の部分領域が、前記方向に直交する面内で交互に繰返されている。
本発明の特徴は、第2導電型部分領域とアノード領域の接合界面の少なくとも一部に、第1絶縁膜が形成されていることであり、その第1絶縁膜が形成されている第2導電型部分領域がアノード領域からフローティングされていることを特徴としている。
第1絶縁膜は、第2導電型部分領域とは反対導電型である第1導電型の半導体膜であってもよい。第1絶縁膜が酸化シリコンや窒化シリコンであれば、その第1絶縁膜近傍においてチャージバランスが崩れず、耐圧が劣化しないため好適である。
逆回復電荷を小さくしたい場合は、第1導電型部分領域と第2導電型部分領域の不純物濃度やコラム幅などを適宜調整すればよい。
本発明の特徴は、トレンチゲート電極が、ドリフト領域の第2導電型部分領域の少なくとも一部にゲート絶縁膜を介して対向してボディ領域から離反させるとともに、ゲート絶縁膜を介してドリフト領域の第1導電型部分領域に対向しているkとを特徴としている。
上記半導体装置の内蔵ダイオードがオン状態のとき、ボディ領域からドリフト領域へ少数キャリアが注入され、その少数キャリアはドリフト領域内に蓄積される。この半導体装置がオフ(通常は同時に逆バイアスが印加される)すると、蓄積された少数キャリアはソース電極へと引き抜かれる。
上記の半導体装置によれば、トレンチゲート電極と対向している第2導電型部分領域がフローティングされているために、その第2導電型部分領域と接する第1導電型部分領域のpn接合界面から広がる空乏層がゆっくりと広がる。これにより、少数キャリアがソース電極へゆっくりと掃き出されるため、ひいては逆回復電流変化率が小さくなる。
また、トレンチゲート電極はゲート絶縁膜を介して第1導電型部分領域と接している。したがって、半導体装置がオンのときに、トレンチゲート電極に対向するボディ領域内に形成された反転層が、第1導電型部分領域と接することになる。多数キャリアは、第1導電型部分領域と反転層を経由して電極間を邪魔されることなく流動することができる。したがって、半導体装置のオン抵抗はほとんど増加しない。上記の半導体装置によれば、オン抵抗を高くすることなく、半導体装置の内蔵ダイオードがオフしたときに過渡的に流れる逆回復電流変化率を小さくすることができる。
なお、第1導電型部分領域と第2導電型部分領域の不純物濃度やコラム幅などを調整することで、逆回復電荷が小さくなる半導体装置を具現化することができる。所望する逆回復特性に合わせて、第1部分領域と第2部分流域の不純物濃度やコラム幅などを適宜調整すればよい。
上記の第2絶縁膜は、半導体装置がオフしたときに、ドリフト領域に蓄積している少数キャリアがアノード電極またはソース電極へ流動するのを制限する。とくにフローティングの第2導電型部分領域内に蓄積していた少数キャリアがアノード電極またはソース電極へ引き抜かれるのを制限する。つまり、フローティングされている第2導電型部分領域は、その一面を第1絶縁膜またはトレンチゲート電極で塞がれているため、蓄積していた少数キャリアの主な導通経路は、その第2絶縁膜が第1絶縁膜またはトレンチゲート電極とが離反している狭い経路となる。したがって、フローティングされている第2導電型部分領域内に蓄積していた少数キャリアがアノード電極またはソース電極へ引き抜かれる速度は極めて遅くなる。これにより、逆回復電流変化率が小さくなる。
ドリフト領域の第2導電型部分領域に蓄積していた少数キャリアの一部は、半導体装置がオフすると、第2導電型部分領域とカソード領域またはドレイン領域のpn接合界面を経由してアノード電極またはソース電極へ引き抜かれる。この一部の少数キャリアの流動を、第3絶縁膜によって妨げると、より効果的に少数キャリアの引き抜き速度を低減することができる。
なお、第1導電型部分領域と第2導電型部分領域の繰返し構造を製造する場合、一般的には離間する第1導電型部分領域の間に露出するカソード領域またはドレイン領域から第2導電型部分領域を結晶成長させて形成することが多い。したがって、第3絶縁膜の一部に開口が形成されていると、その開口に露出するカソード領域またはドレイン領域から第2導電型部分領域を結晶成長させることができるので好適である。
すべての第2導電型部分領域をフローティングされているよりも、一部がフローティングされていない場合に逆回復特性が向上し得る。また、第2導電型部分領域の少なくとも一部をアノード領域またボディ領域と接して形成すると、耐圧が劣化するのを抑制するとともに逆回復特性を向上することができる。
この場合、逆回復特性と耐圧の両方の特性をバランスよく向上させた半導体装置を実現できる。なお、第2導電型部分領域が上記の配置の場合において、第1導電型部分領域と第2導電型部分領域のpn接合界面に第2絶縁膜を形成すると、第1導電型部分領域と第2導電型部分領域の不純物濃度が極めて高いチャージバランスの設定値であっても、所望の耐圧を維持することができる。したがって、オン抵抗の小さい半導体装置を実現し易い。
(第1実施形態) 第1導電型の部分領域の中心から第2導電型の部分領域の中心までの距離が1.4μm以下である。
(第2実施形態) 第1導電型の部分領域の不純物濃度が1×1016cm-3以上であり、第2導電型の部分領域の不純物濃度が1×1016cm-3以上である。
(第3実施形態) 第1導電型の部分領域と、第2導電型の部分領域は薄板状であり、主電極間方向で断面視したときにストライプ状に形成されている。そのストライプ状に沿って伸びているトレンチゲート電極が、第2導電型部分領域を塞ぐように配置されている。
図1に、ドリフト領域26にn型の不純物を含有するn型コラム22と、p型の不純物を含有するp型コラム24(24aと24b)の互層が繰返された構造(所謂スーパージャンクション構造)を備えた半導体装置1の要部斜視図を示す。半導体装置1は、一対の主電極間(この例ではドレイン電極とソース電極)を結ぶ方向(紙面上下)に伸びるドリフト領域26を備えた半導体装置である。
ドレイン電極D側から説明すると、例えばアルミニウムからなるドレイン電極D上にn+型のシリコン単結晶のドレイン領域20が形成されている。そのドレイン領域20上にドリフト領域26が形成されている。そのドリフト領域26上にp型のシリコン単結晶のボディ領域32が形成されており、このボディ領域32はドレイン領域20からはドリフト領域26によって隔てられている。そのボディ領域32内にはn+型のシリコン単結晶のソース領域34と、p+型のシリコン単結晶のボディコンタクト領域36が選択的に形成されており、そのソース領域34とボディコンタクト領域36はドリフト領域26からはボディ領域32によって隔てられている。
例えば、アルミニウムからなるソース電極Sはソース領域34に接するとともに、ボディコンタクト領域36を介してボディ領域32とも接している。
ドリフト領域26は、ドレイン電極Dとソース電極Sを結ぶ方向(電極間方向であり、この例の場合は紙面上下方向となる)に伸びるn型のn型コラム22と、電極間方向に伸びるp型のp型コラム24が、電極間方向に直交する面内で交互に繰返されている。この例の場合、ドリフト領域26に形成されているn型コラム22とp型コラム24は薄板状である。したがって、電極間方向に直交する面でドリフト領域26を断面視すると、n型コラム22とp型コラム24はストライプ状に形成されている。n型コラム22とp型コラム24がストライプ状に形成されていると、後に説明するように、トレンチゲート電極30を用いて、p型コラム24の上面を塞ぐことが容易となる。
トレンチゲート電極30は、ドリフト領域26に繰返して形成されているp型コラム24のうち、一つおきの間隔でそのp型コラム24の上面にゲート絶縁膜31を介して対向するとともに、そのp型コラム24に隣接するn型コラム22にも対向している。トレンチゲート電極30は、n型コラム22とp型コラム24のストライプ状に沿って、長く伸びて形成されており、したがって、トレンチゲート電極30と対向しているp型コラム24は、その上面をトレンチゲート電極30によって塞がれている。このため、トレンチゲート電極によって塞がれているp型コラム24はフローティング状態となっている。このフローティング状態のp型コラム24を、図示24aとし、ボディ領域32に接してフローティング状態となっていないp型コラムを、図示24bとして便宜上区別する。フローティングされているp型コラム24aと、ボディ領域32と接しているp型コラム24bは、電極間方向に直交する面内で、繰返し方向に沿って交互に配置されている。
半導体装置1がオンして内蔵ダイオードに電流が流れる場合、ソース電極Sにはドレイン電極Dに比して正電圧が印加される。電圧が印加されると、ソース電極Sと接触するボディコンタクト領域36から正孔キャリアがドリフト領域26へ注入され、正孔キャリアはドリフト領域26内に蓄積される。その後、半導体装置1がオフすると、そのオフと同期して半導体装置1には逆バイアス(ソース電極に比してドレイン電極が正電圧)が印加される。このとき、ドリフト領域26内に蓄積されていた正孔キャリアはソース電極Sへと引き抜かれ、その正孔キャリアの流れに対応して逆回復電流が流れる。また、半導体装置1には逆バイアスが印加されているので、ドリフト領域26のn型コラム22とp型コラム24のpn接合界面からは空乏層が広がる。このドリフト領域26の空乏化に伴ない、正孔キャリアは更にソース電極Sへと掃き出され逆回復電流の特性に影響を与える。
半導体装置1では、フローティングされているp型コラム24aと、フローティングされていないp型コラム24bがドリフト領域26内の繰返し方向に沿って交互に形成されている。したがって、半導体装置1に逆バイアスが印加されたときに、ドリフト領域26内では空乏化がバランスよく進行する。
また、n型コラム22の中心からp型コラム24の中心までの距離(L3)が1.4μm以下(または各コラムの不純物濃度が1×1016cm-3以上)まで微細化された場合、n型コラム22とp型コラム22のpn接合界面の少なくとも一部に絶縁膜を形成すると、耐圧が向上する。微細化にともない耐圧とオン抵抗が向上するとともに、さらに絶縁膜を形成することで耐圧が向上するために好適である。
なお、各コラムのコラム幅が上記の範囲で形成されている場合、コラム幅とそのコラムの不純物濃度の積(いわゆるチャージバランス)がある程度崩れているときでも、耐圧が劣化することはない。したがって、製造上の自由度が増す。さらに、従来のチャージバランスの設定値は1〜2×1012cm-2であったが、絶縁膜を形成することでチャージバランスの設定値が従来に比して高くても耐圧が劣化しない。オン抵抗の小さい半導体装置を実現できる。またその場合でもリカバリーサージ電圧を低減する効果を有する。コラムの幅やその不純物濃度などを最適化することで、所望の逆回復特性と所望の耐圧を具備した半導体装置を具現化することができる。
なお、n型コラム22とp型コラム24のチャージバランスの設定値によっては、逆回復特性のうち、逆回復電荷を低減させることもできる。
図2に、MOSトランジスタ2の要部断面図を示す。図示120はn+型のドレイン領域120であり、その裏面側には図示しないドレイン電極が形成されており、主面側にはドリフト領域126が形成されている。ドリフト領域126上にp型のボディ領域132が形成されている。ボディ領域132内にn型のソース領域134が選択的に形成されている。ソース領域134とボディ領域132は図示しないソース電極と接触している。なお、ボディ領域132とp型コラム124の不純物濃度は等しい。
ソース領域134に隣接し、ボディ領域132を貫通してp型コラム124まで到達するトレンチゲート電極130が形成されている。そのトレンチゲート電極130の底面は、一方のp型コラム124aの上面をゲート絶縁膜31を介して塞いでおり、そのp型コラム124aはフローティング状態である。他方のp型コラム124bはボディ領域132と接しておりフローティング状態となっていない。また、トレンチゲート電極130は、フローティング状態のp型コラム124aに隣接するn型コラム122ともゲート絶縁膜31を介して接している。トレンチゲート電極130は繰り返し領域126のp型コラム124aとソース領域134との間に介在するボディ領域132にゲート絶縁膜131を介して対向している。
図2に示すMOSトランジスタ2のn型コラム122のコラム幅は0.3μmであり、p型コラム124のコラム幅は0.4μmである。したがってハーフピッチ幅は(0.3+0.4)/2=0.35μmで形成されている。ドリフト領域126の膜厚方向の厚みは12.0μmである。
一つのMOSトランジスタ2Lはn型コラム122の不純物濃度は1×1017cm-3であり、p型コラム124の不純物濃度は7.5×1016cm-3で形成されている。したがって、n型コラム122のチャージバランスは1.0×1017cm-3×0.3/2μm=1.5×1012cm-2であり、p型コラム124のチャージバランスは7.5×1016cm-3×0.4/2μm=1.5×1012cm-2である。
一方のMOSトランジスタ2Hのn型コラム122の不純物濃度は1.2×1017cm-3であり、p型コラム124の不純物濃度は9×1016cm-3で形成されている。したがって、n型コラム122のチャージバランスは1.2×1017cm-3×0.3/2μm=1.8×1012cm-2であり、p型コラム124のチャージバランスは9×1016cm-3×0.4/2μm=1.8×1012cm-2である。
MOSトランジスタ2Hのチャージバランスの設定値が、MOSトランジスタ2Lのチャージバランス設定値よりも高い。
図4に、この過渡的なときにそれぞれの電極間に発生するリカバリーサージ電圧を示す。横軸の時間は図3の時間と対応しており、縦軸がリカバリーサージ電圧の大きさである。MOSトランジスタ2Hの逆回復電流変化率が低減されたことにより、MOSトランジスタ2Lに比して、リカバリーサージ電圧が極めて小さい。この結果から、p型コラム124がフローティングされているMOSトランジスタでは、各コラムのチャージバランスの設定値を調整することで、リカバリーサージ電圧の大きさを調整し得ることが示唆される。
図5に示すMOSトランジスタ3は、n型コラム122とp型コラム124のpn接合界面に第2絶縁膜127が形成されている場合である。第2絶縁膜127は、トレンチゲート電極130とは接していない。
図6に示すMOSトランジスタ4は、第1絶縁膜127が形成されているとともに、p型コラム124とドレイン領域120のpn接合界面に第3絶縁膜128が形成されている場合である。
なお、第2絶縁膜127と第3絶縁膜128は、シリコン酸化膜であり、その膜厚は20nmである。
MOSトランジスタ3とMOSトランジスタ2Lを比較すると、MOSトランジスタ3の逆回復電流変化率は小さくなっている。n型コラム122とp型コラム124のpn接合界面に第2絶縁膜127を形成することで、逆回復電流変化率が低減することがわかる。さらに、MOSトランジスタ3とMOSトランジスタ4を比較すると、MOSトランジスタ4の逆回復電流変化率はさらに小さい。p型コラム124とドレイン領域120のpn接合界面に第3絶縁膜128を形成すると、さらに逆回復電流変化率を小さくなることがわかる。
なお、第2絶縁膜127は、トレンチゲート電極130と接していないために、その第2絶縁膜127と相隣接するフローティング状態のp型コラム124aとn型コラム122には、半導体装置がオフしたときに空乏層が広がる。この第2絶縁膜127とトレンチゲート電極130が離反する距離はとくに限定するものではなく、所望の耐圧が確保される範囲内で離反されていればよい。
図8に、チャージバランスの設定値と耐圧の関係を示す。横軸がチャージバランスの設定値であり、縦軸が耐圧である。図中の番号がそれぞれの半導体装置の番号に対応している。なお、従来の繰返し構造におけるチャージバランスの設定値は1〜2×1012cm-2が一般的である。従来の構造では、このチャージバランスの設定値の範囲から外れると、急激に耐圧は劣化する。
図8から、n型コラム122とp型コラム124のpn接合界面に第2絶縁膜127を形成することで、チャージバランスの設定値に関係なく耐圧が向上する。なかでも、MOSトランジスタ3は、チャージバランスの設定値が3×1012cm-2の場合において、その耐圧が150Vを超えている。したがって、MOSトランジスタ3では、逆回復電流変化率を低減するとともに、オン抵抗や耐圧を向上することができる。
図9に示すダイオード5は、図示しないカソード電極と接するn+型のシリコン単結晶のカソード領域220上にドリフト領域226が形成されている。そのドリフト領域226上にp型のシリコン単結晶のアノード領域232が形成されており、このアノード領域232はカソード領域220からはドリフト領域226によって隔てられている。アノード領域232は、図示しないアノード電極と接している。
ドリフト領域226は、裏面側のカソード電極と表面側のアノード電極を結ぶ方向(電極間方向であり、この例の場合は紙面上下方向となる)に伸びるn型のn型コラム222と、電極間方向に伸びるp型のp型コラム224aが、電極間方向に直交する面内で交互に繰返されている。n型コラム222のコラム幅(L1)は0.6μmであり、p型コラム224aのコラム幅(L2)は0.8μmである。したがってn型コラム222の中心からp型コラム224aの中心までの距離(L3:ハーフピッチ幅ともいう)は(0.6+0.8)/2=0.7μmで形成されている。ドリフト領域126の膜厚方向の厚みは12.0μmである。
n型コラム222の不純物濃度は5×1016cm-3であり、p型コラム224aの不純物濃度は3.70×1016cm-3で形成されている。したがって、n型コラム222のチャージバランスは5.0×1016cm-3×0.6/2μm=1.5×1012cm-2であり、p型コラム224aのチャージバランスは3.50×1016cm-3×0.8/2μm=1.48×1012cm-2である。ダイオード5では若干ながらチャージバランスが崩れて形成されている。
図10に示すダイオード6は、絶縁領域244がドリフト領域226に繰返して形成されているp型コラム224のうち、繰返し方向に沿って一つおきの間隔でそのp型コラム224の上面に対向している。したがって、フローティングされているp型コラム224aと、アノード領域232と接するp型コラム224bが、繰返し方向に沿って交互に形成されている。
図11に示すダイオード7は、絶縁領域246が対向するp型コラム224aの箇所と、絶縁領域242が対向していないp型コラム224bの箇所が不定期に形成されている。
図12に示すダイオード8は、絶縁領域243がドリフト領域226のn型コラム222と対向しており、p型コラム224とは対向していない。すべてのp型コラム224がアノード領域232と接しており、フローティングされていない状態である。
まず、p型コラム224がすべてフローティング状態でないダイオード8を基準にすると、p型コラム224の少なくとも一部をフローティング状態にしたダイオードはいずれも、逆回復電流値の最大値と逆回復電流の流れる時間が減少している。つまり逆回復電荷が減少していることが分かる。より詳しく検討すると、全てのp型コラム224がフローティングされているダイオード5よりも、p型コラム224を部分的にフローティング状態にした場合(ダイオード6と7)の方が逆回復電荷はより低減されている。なお、ダイオード6とダイオード7の逆回復電流の特性には大きな違いが見られない。
各ダイオード(5〜8)のアノード電極にカソード電極よりも大きい電圧(逆バイアスとなる)を印加して、主電極間を逆方向に流れる電流が急激に流れるときの電圧をブレークダウン電圧とした。
ダイオード5のブレークダウン電圧は208Vであり、ダイオード6のブレークダウン電圧は228Vであり、ダイオード7のブレークダウン電圧は225Vであり、ダイオード8のブレークダウン電圧は232Vであった。このことから、全てのp型コラム224がフローティングされているダイオード5よりも、p型コラム224を部分的にフローティング状態にしたダイオード(6、7)の方がブレークダウン電圧は大きい。
n型コラム222とp型コラム224のpn接合界面にシリコン酸化膜を形成すると、いずれのダイオード(5〜8)の場合でもブレークダウン電圧は大きくなる。また、p型コラム224がフローティングされていない半導体装置8に比して、p型コラム224を部分的にフローティング状態にしたダイオード(6、7)は、この場合はブレークダウン電圧が劣化していない。
n型コラム222とp型コラム224のpn接合界面にシリコン酸化膜が形成されていない場合(図示14)では、フローティング状態のp型コラム224を増やすとブレークダウン電圧は劣化する。一方、n型コラム222とp型コラム224のpn接合界面にシリコン酸化膜が形成した場合(図示13)では、フローティング状態のp型コラム224の数とは無関係にブレークダウン電圧は一定である。
n型コラム222の不純物濃度を1.33×1017cm-3とし、p型コラム224の不純物濃度を1.0×1017cm-3とした。したがって、チャージバランスの設定値は4×1012cm-2である。このチャージバランスの設定値は、一般的な値よりも極めて高い。
全てのp型コラム224がフローティング状態であるダイオード8の場合、ブレークダウン電圧は20Vとなり著しく劣化した。また、n型コラム222とp型コラム224のpn接合界面にシリコン酸化膜を形成しても、ブレークダウン電圧は30Vであり、ほとんど向上しない。同様に、フローティング状態のp型コラム224と、ボディ領域232と接しているp型コラム224が不定期に形成されているダイオード7の場合でも、ブレークダウン電圧は著しく劣化し、n型コラム222とp型コラム224のpn接合界面にシリコン酸化膜を形成しても、そのブレークダウン電圧は30Vであった。
一方、フローティング状態のp型コラム224が繰返し方向に沿って一つおきに形成されているダイオード6の場合、n型コラム222とp型コラム224のpn接合界面にシリコン酸化膜を形成していないときのブレークダウン電圧は18Vであったが、シリコン酸化膜を形成するとそのブレークダウン電圧は168Vであった。このことから、各コラムのチャージバランスの設定値が大きい場合は、フローティング状態のp型コラム224を繰返し方向に沿って一つおきに形成することが重要であると示唆される。
図15に示すダイオード9のn型コラム222とp型コラム224のpn接合界面にシリコン酸化膜を形成したときのブレークダウン電圧は165Vであった。ダイオード6の場合のブレークダウン電圧は168Vであったので、ほぼ同等のブレークダウン電圧である。このことから、絶縁領域(244、245)の形状などとは関係なく、ドリフト領域226のp型コラム224のうち、フローティング状態のp型コラム224が繰返し方向に沿って一つおきに形成されているときは、そのn型コラム222とp型コラム224のpn接合界面にシリコン酸化膜を形成するとブレークダウン電圧が向上する。このときのチャージバランスは極めて大きくてもよい。したがって、キャリアに対するドリフト抵抗は極めて小さくすることができる。所望の耐圧を確保するとともに、オン抵抗の小さい半導体装置を実現することができる。
なお、上述した各ダイオード(5〜8)の結果は、MOSトランジスタ等の寄生ダイオードに実質的に同様の構成を取り入れた場合に、同様の作用効果が生じると示唆される。
図16に示すように、まず、n+型のシリコン単結晶からなるドレイン領域420上にn型のシリコン単結晶をエピタキシャル成長させてn型半導体層421を形成する。次に、n型半導体層421上にフォトレジストを塗布形成した後に、所定の間隔をあけてフォトレジスト膜をパターニングし、そのフォトレジストの開口部から例えばRIE法によってn型半導体層421に浅い溝を形成する。
次に、図17に示すように、形成した浅い溝を含めてn型半導体層421の表面に、例えばCVD法によって窒化膜423を形成する。
次に、図19に示すように、離間して存在するn型コラム422の側壁と、露出するドレイン領域420の上面とを熱酸化して酸化膜428を形成する。
次に、図20に示すように、窒化膜427をエッチングして酸化膜428はエッチングしないエッチング液(例えば、熱リン酸水溶液)を用いて、窒化膜427のみをエッチング除去し、その後にトレンチ底面に形成されている酸化膜428のみを、異方性のドライエッチングにより選択的に除去する。
次に、図22に示すように、ボディ領域432上にフォトレジストを塗布形成した後に、フローティングとするp型コラム424に対応する上部が開口されるように、フォトレジストをパターニングし、そのフォトレジストの開口部から、例えばRIE法によってボディ領域432を貫通し、ドリフト領域426にまで到達するトレンチを形成する。このトレンチの側壁と底面を熱酸化して酸化膜431を形成する。これにより、p型コラム424の上面は酸化膜によって覆われて、この酸化膜431に対向するp型コラム424はフローティング状態となる。
次に、図23に示すように、トレンチ内を例えばポリシリコンによって充填してトレンチゲート電極430を形成する。
この後に、公知技術を利用してトレンチゲート電極430に隣接する位置にソース領域を形成するなどすれば、ドリフト領域にフローティングのp型コラム424を備えた半導体装置を具現化することができる。なお、上記の半導体装置の製造方法の特徴は、n型コラム422とp型コラム424のpn接合界面に絶縁膜428が形成されるとともに、その絶縁膜428がトレンチゲート電極430に接していない半導体装置を具現化したことである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
22:n型コラム
24:p型コラム
26:ドリフト領域
30:トレンチゲート電極
31:ゲート絶縁膜
32:ボディ領域
34:ソース領域
36:ボディコンタクト領域
Claims (7)
- 1対の電極と、
一方の電極に接する第2導電型の半導体領域と、
その第2導電型半導体領域に接するドリフト領域を備え、
そのドリフト領域は、電極間方向に伸びる第1導電型の部分領域と、前記方向に伸びる第2導電型の部分領域が、前記方向に直交する面内で交互に繰返されており、
前記第2導電型半導体領域と前記第2導電型部分領域の接合界面の少なくとも一部に絶縁膜が形成されており、
少数キャリアの導電型が第2導電型であることを特徴とする半導体装置。 - カソード電極と、
そのカソード電極に接する第1導電型のカソード領域と、
そのカソード領域に接するドリフト領域と、
そのドリフト領域に接するとともにカソード領域からはドリフト領域によって隔てられている第2導電型のアノード領域と、
そのアノード領域に接するアノード電極を備え、
そのドリフト領域は、アノード電極とカソード電極を結ぶ方向に伸びる第1導電型の部分領域と、前記方向に伸びる第2導電型の部分領域が、前記方向に直交する面内で交互に繰返されており、
前記アノード領域と前記第2導電型部分領域の接合界面の少なくとも一部に第1絶縁膜が形成されていることを特徴とするダイオード型半導体装置。 - ドレイン電極と、
そのドレイン電極に接する第1導電型のドレイン領域と、
そのドレイン領域に接するドリフト領域と、
そのドリフト領域に接するとともにドレイン領域からはドリフト領域によって隔てられている第2導電型のボディ領域と、
そのボディ領域に接するとともにドリフト領域からはボディ領域によって隔てられている第1導電型のソース領域と、
そのソース領域とボディ領域に接するソース電極と、
前記ソース領域と前記ドリフト領域を隔てている前記ボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極を備え、
そのドリフト領域は、ドレイン電極とソース電極を結ぶ方向に伸びる第1導電型の部分領域と、前記方向に伸びる第2導電型の部分領域が、前記方向に直交する面内で交互に繰返されており、
トレンチゲート電極は、ドリフト領域の第2導電型部分領域の少なくとも一部にゲート絶縁膜を介して対向してボディ領域から離反させるとともに、ゲート絶縁膜を介してドリフト領域の第1導電型部分領域に対向していることを特徴とするFET型半導体装置。 - 第1導電型部分領域と第2導電型部分領域のpn接合界面の少なくとも一部に第2絶縁膜が形成されており、
その第2絶縁膜がトレンチゲート電極または第1絶縁膜と離反していることを特徴とする請求項2または3の半導体装置。 - 第2導電型部分領域とカソード領域またはドレイン領域のpn接合界面の少なくとも一部に第3絶縁膜が形成されていることを特徴とする請求項2〜4のいずれかの半導体装置。
- 第2導電型部分領域の少なくとも一部は、アノード領域またはボディ領域と接していることを特徴とする請求項2〜5のいずれかの半導体装置。
- アノード領域またはボディ領域に接している第2導電型部分領域と、アノード領域またはボディ領域に接していない第2導電型部分領域が、電極間方向に直交する面内で交互に配置されていることを特徴とする請求項6の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004002840A JP4940535B2 (ja) | 2004-01-08 | 2004-01-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004002840A JP4940535B2 (ja) | 2004-01-08 | 2004-01-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005197497A true JP2005197497A (ja) | 2005-07-21 |
JP4940535B2 JP4940535B2 (ja) | 2012-05-30 |
Family
ID=34817909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004002840A Expired - Fee Related JP4940535B2 (ja) | 2004-01-08 | 2004-01-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4940535B2 (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310621A (ja) * | 2005-04-28 | 2006-11-09 | Nec Electronics Corp | 半導体装置 |
JP2007096139A (ja) * | 2005-09-29 | 2007-04-12 | Denso Corp | 半導体基板の製造方法 |
JP2007158275A (ja) * | 2005-12-08 | 2007-06-21 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2007189192A (ja) * | 2005-12-15 | 2007-07-26 | Toshiba Corp | 半導体装置 |
JP2007194585A (ja) * | 2005-12-22 | 2007-08-02 | Fuji Electric Holdings Co Ltd | 半導体装置 |
JP2007281034A (ja) * | 2006-04-03 | 2007-10-25 | Toshiba Corp | 電力用半導体素子 |
KR100843636B1 (ko) | 2006-11-08 | 2008-07-03 | 남상문 | 콘크리트 구조체 설치용 사다리 |
JP2008282839A (ja) * | 2007-05-08 | 2008-11-20 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2009200264A (ja) * | 2008-02-21 | 2009-09-03 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
WO2010024433A1 (ja) * | 2008-09-01 | 2010-03-04 | ローム株式会社 | 半導体装置およびその製造方法 |
WO2011007560A1 (en) * | 2009-07-15 | 2011-01-20 | Fuji Electric Systems Co., Ltd. | Super-junction semiconductor device |
US7910411B2 (en) | 2007-01-18 | 2011-03-22 | Denso Corporation | Semiconductor device and method for manufacturing the same |
KR101062387B1 (ko) | 2005-09-29 | 2011-09-05 | 주식회사 사무코 | 반도체 장치의 제조 방법 |
JP2012064958A (ja) * | 2011-10-28 | 2012-03-29 | Denso Corp | 半導体基板の製造方法 |
JP2013503492A (ja) * | 2009-08-27 | 2013-01-31 | ビシェイ−シリコニクス | スーパージャンクショントレンチパワーmosfetデバイスの製造 |
CN104882475A (zh) * | 2015-05-25 | 2015-09-02 | 江苏物联网研究发展中心 | 双沟道超结igbt |
CN107994075A (zh) * | 2016-10-26 | 2018-05-04 | 深圳尚阳通科技有限公司 | 沟槽栅超结器件及其制造方法 |
CN107994074A (zh) * | 2016-10-26 | 2018-05-04 | 深圳尚阳通科技有限公司 | 沟槽栅超结器件及其制造方法 |
WO2020110514A1 (ja) * | 2018-11-29 | 2020-06-04 | 富士電機株式会社 | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019071384A (ja) | 2017-10-11 | 2019-05-09 | 株式会社東芝 | 半導体装置 |
CN109192777B (zh) * | 2018-07-26 | 2021-07-20 | 东南大学 | 一种深槽半超结结构功率器件及制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332726A (ja) * | 2000-05-22 | 2001-11-30 | Hitachi Ltd | 縦形電界効果半導体装置及びその製造方法 |
-
2004
- 2004-01-08 JP JP2004002840A patent/JP4940535B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332726A (ja) * | 2000-05-22 | 2001-11-30 | Hitachi Ltd | 縦形電界効果半導体装置及びその製造方法 |
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310621A (ja) * | 2005-04-28 | 2006-11-09 | Nec Electronics Corp | 半導体装置 |
JP2007096139A (ja) * | 2005-09-29 | 2007-04-12 | Denso Corp | 半導体基板の製造方法 |
KR101062387B1 (ko) | 2005-09-29 | 2011-09-05 | 주식회사 사무코 | 반도체 장치의 제조 방법 |
JP2007158275A (ja) * | 2005-12-08 | 2007-06-21 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP4735224B2 (ja) * | 2005-12-08 | 2011-07-27 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP2007189192A (ja) * | 2005-12-15 | 2007-07-26 | Toshiba Corp | 半導体装置 |
JP2007194585A (ja) * | 2005-12-22 | 2007-08-02 | Fuji Electric Holdings Co Ltd | 半導体装置 |
JP2007281034A (ja) * | 2006-04-03 | 2007-10-25 | Toshiba Corp | 電力用半導体素子 |
KR100843636B1 (ko) | 2006-11-08 | 2008-07-03 | 남상문 | 콘크리트 구조체 설치용 사다리 |
US8018028B2 (en) | 2007-01-18 | 2011-09-13 | Denso Corporation | Semiconductor device and method for manufacturing the same |
US7910411B2 (en) | 2007-01-18 | 2011-03-22 | Denso Corporation | Semiconductor device and method for manufacturing the same |
JP2008282839A (ja) * | 2007-05-08 | 2008-11-20 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2009200264A (ja) * | 2008-02-21 | 2009-09-03 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
US10672900B2 (en) | 2008-09-01 | 2020-06-02 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
US9755065B2 (en) | 2008-09-01 | 2017-09-05 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
WO2010024433A1 (ja) * | 2008-09-01 | 2010-03-04 | ローム株式会社 | 半導体装置およびその製造方法 |
US8492829B2 (en) | 2008-09-01 | 2013-07-23 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
US8802548B2 (en) | 2008-09-01 | 2014-08-12 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
JP5723595B2 (ja) * | 2008-09-01 | 2015-05-27 | ローム株式会社 | 半導体装置およびその製造方法 |
US10217856B2 (en) | 2008-09-01 | 2019-02-26 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
US9385217B2 (en) | 2008-09-01 | 2016-07-05 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
WO2011007560A1 (en) * | 2009-07-15 | 2011-01-20 | Fuji Electric Systems Co., Ltd. | Super-junction semiconductor device |
US9312330B2 (en) | 2009-07-15 | 2016-04-12 | Fuji Electric Co., Ltd. | Super-junction semiconductor device |
JP2013503492A (ja) * | 2009-08-27 | 2013-01-31 | ビシェイ−シリコニクス | スーパージャンクショントレンチパワーmosfetデバイスの製造 |
JP2012064958A (ja) * | 2011-10-28 | 2012-03-29 | Denso Corp | 半導体基板の製造方法 |
CN104882475A (zh) * | 2015-05-25 | 2015-09-02 | 江苏物联网研究发展中心 | 双沟道超结igbt |
CN107994075A (zh) * | 2016-10-26 | 2018-05-04 | 深圳尚阳通科技有限公司 | 沟槽栅超结器件及其制造方法 |
CN107994074A (zh) * | 2016-10-26 | 2018-05-04 | 深圳尚阳通科技有限公司 | 沟槽栅超结器件及其制造方法 |
CN107994074B (zh) * | 2016-10-26 | 2021-06-08 | 深圳尚阳通科技有限公司 | 沟槽栅超结器件及其制造方法 |
WO2020110514A1 (ja) * | 2018-11-29 | 2020-06-04 | 富士電機株式会社 | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 |
CN112655096A (zh) * | 2018-11-29 | 2021-04-13 | 富士电机株式会社 | 超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法 |
JPWO2020110514A1 (ja) * | 2018-11-29 | 2021-09-27 | 富士電機株式会社 | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 |
JP7190144B2 (ja) | 2018-11-29 | 2022-12-15 | 富士電機株式会社 | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4940535B2 (ja) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4940535B2 (ja) | 半導体装置 | |
US7871882B2 (en) | Method of fabricating a deep trench insulated gate bipolar transistor | |
US8975690B2 (en) | Semiconductor device | |
US8809911B2 (en) | Semiconductor device | |
JP4470454B2 (ja) | 半導体装置とその製造方法 | |
JP4840738B2 (ja) | 半導体装置とその製造方法 | |
JP2010153864A (ja) | 半導体ダイ上に製造されるパワートランジスタデバイス | |
US10217830B2 (en) | Semiconductor device having trenches with enlarged width regions | |
JP2008034794A (ja) | 縦型トレンチ型絶縁ゲートmos半導体装置 | |
JP2005183563A (ja) | 半導体装置 | |
JP2006245477A (ja) | 半導体装置 | |
JP2010147475A (ja) | 半導体ダイ上に製造されるパワートランジスタデバイス | |
JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
US9954068B2 (en) | Method of forming a transistor, method of patterning a substrate, and transistor | |
JP4460741B2 (ja) | 電力用半導体素子及びその製造方法 | |
WO2016042955A1 (ja) | 半導体装置および半導体装置の製造方法 | |
CN104465771B (zh) | 具有场电极的晶体管器件 | |
US9882035B2 (en) | Trench insulated gate bipolar transistor and manufacturing method thereof | |
JP2005209811A (ja) | 半導体装置 | |
US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
JP2006186108A (ja) | 半導体装置 | |
CN108305893B (zh) | 半导体装置 | |
JP4764998B2 (ja) | 半導体装置 | |
US20240055498A1 (en) | Semiconductor device and method for producing same | |
JP2005175220A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4940535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |