JP2008282839A - 半導体装置 - Google Patents

Abstract

【課題】 本発明の目的はＶＦおよびｔｒｒ特性の向上を図り得る半導体装置を提供することにある。
【解決手段】 本発明の半導体装置は、第1導電型の半導体層に所定の離間間隔を有して形成した溝に、前記第1導電型と反対の導電型を示す第２導電型の半導体材料をエピタキシャル成長によって埋設形成した溝埋設層を有しており、該溝埋設層によって前記半導体層に繰返しＰＮ構造を備えており、前記溝埋設層内に、間隙を有することを特徴とする。
【選択図】 図１

Description

本発明は、半導体装置および該半導体装置の製造方法に関し、特にスーパージャンクションと称される繰り返しＰＮ構造の半導体装置および該半導体装置の製造方法に関するものである。

スーパージャンクションと称される半導体装置が特許文献１に開示されている。
この種の半導体装置は、例えば第1導電型としてＮ型の半導体層の表面に所定の離間間隔を有して第２導電型としてＰ型の柱状領域を形成することによって、Ｐ柱とＮ柱の繰り返し構造を有する。これにより、Ｐ柱とＮ柱とがオン時の電流経路と並行になるように繰返され、逆バイアス時にＰ柱とＮ柱との繰返し構造によって広がる空乏層により高耐圧を得ることができる。
特開２００３−０６９０１７号

ところで昨今は、より良好な特性の半導体装置が求められており、特にＶＦと称される順方向電圧特性およびｔｒｒと称されている逆回復時間の特性の向上が求められている。
従って、本発明は上記した事情に鑑みてなされたものであり、本発明の目的は、ＶＦおよびｔｒｒ特性の向上を図り得る半導体装置を提供することにある。

本発明は、前記目的を達成するために創案されたものであり、第1導電型の半導体層に所定の離間間隔を有して形成した溝に、第1導電型と反対の導電型を示す第２導電型の半導体材料をエピタキシャル成長によって埋設形成した溝埋設層を有しており、該溝埋設層によって半導体層に繰返しＰＮ構造を備えた半導体装置において、溝埋設層内に、間隙を有することを特徴とする。

溝埋設層は、溝の形状に応じて形成されており、間隙は、溝埋設層の形状に応じて延在することを特徴とする。
間隙は、溝埋設層の層厚方向に沿って延在することを特徴とする。
間隙は、溝埋設層の幅方向の中央に位置していることを特徴とする。
間隙は、その断面が尖塔形状を有していることを特徴とする。
間隙を埋設する酸化膜を有することを特徴とする。

間隙の周囲に結晶欠陥を有することを特徴とする。
第２導電型の不純物を溝埋設層の濃度より高濃度で含んでおり、結晶欠陥を覆う結晶欠陥保護層を有することを特徴とする。
ＰＮ構造は、間隙のサイズに応じたチャージバランスが設定されており、当該チャージバランス設定により、ＰＮの繰り返しを１単位とする単位容積あたりのＰ型とＮ型の不純物量が等しい状態に保たれていることを特徴とする。

発明の半導体装置は、半導体層に所定の離間間隔を有して形成した溝に半導体材料をエピタキシャル成長によって埋設形成した溝埋設層を有するＰＮ構造であり、前記溝埋設層内に間隙を有している。これにより発明の半導体装置は、間隙の周囲に形成される結晶欠陥によって、注入された少数キャリアの再結合が促進されることから、再結合電流が増えるため順方向電圧特性（ＶＦ）が下がり、注入された少数キャリアが短時間で消滅するため逆回復時間（ｔｒｒ）が短くなり、良好なＶＦおよびｔｒｒ特性を得ることができる。

以下、図面を用いて、本発明の実施形態を詳細に説明するが、以下の説明では、実施の形態に用いる図面について同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。尚、以降の説明では、半導体装置としてダイオードを例に説明を行なう。

本発明のダイオード１０は、図１に示すように、第1導電型としてＮ型の不純物を含むカソード層５および該カソード層５上に配置されたドリフト層４から成る半導体層８と、該半導体層８の一方の表面上にアノード電極１と、前記半導体層８の他方の表面上にカソード電極６とを備え、前記ドリフト層４の表面に第1導電型と反対の導電型を示す第２導電型としてＰ型の不純物がドーピングされて形成される表面層２を備えている。

更に本発明のダイオード１０は、表面層が形成されるドリフト層４の表面に所定の離間間隔を有して形成された溝にＰ型の不純物を含む半導体材料をエピタキシャル成長によって埋設形成したＰ柱３を溝埋設層として備え、更にＰ柱３内に所定の間隙７を有している。

ところで、本発明のダイオード１０は、Ｎ型のドリフト層４の表面を所定の間隔で分断するように形成されるＰ柱３によって、ドリフト層４の表面にはＮ型の領域がＮ柱として形成されており、該Ｎ柱とＰ柱３とが交互に配置されるように形成されている。尚、前記した構造は、一般的にスーパージャンクションと称されている。

ここで、ダイオード１０の各構成を詳細に説明する。
カソード層５は、約３５０μｍの層厚寸法を有しており、Ｎ型の不純物を約２×１０^１９ｃｍ^−３で示す濃度で含んでいる。
Ｐ柱３が形成されるドリフト層４は、約２６μｍの層厚寸法を有しており、Ｎ型の不純物を約１．８×１０^１５ｃｍ^−３で示す濃度で含んでおり、約１０μｓのライフタイムを有する。

ドリフト層４の表面には約９μｍの間隔を有して配列するように約２μｍの溝幅寸法および約１４μｍの溝深さ寸法を有する溝が形成されており、該溝の形状に応じて当該溝内にエピタキシャル成長法によって、Ｐ柱３が埋設形成される。溝内に埋設形成されるＰ柱３は、約１４μｍの深さ寸法および約２μｍの横幅寸法を有し、約８．０×１０^１５ｃｍ^−３の濃度でＰ型の不純物を含んでいる。

表面層２はドリフト層４の表面からＰ型の不純物をイオン注入することで形成されており、Ｐ型の不純物を約３．０×１０^１７ｃｍ^−３で示す濃度で含み、約２μｍの層厚寸法を有するように形成されている。尚、形成されるＰ型の表面層２によってＮ型のドリフト層４との間でＰＮ接合が形成される。

ところで、スーパージャンクション構造のダイオード１０は、前記したように縦型ストライプ状にＰ柱３およびＮ柱を備えたことにより、空乏層がＰ柱３およびＮ柱の界面からＰ柱３およびＮ柱領域の全体に広がる。これにより、内部電界強度が局所的に高くならず、厚み方向で一定となり、耐圧の向上を図ることができる。

また、スーパージャンクション構造のダイオード１０は、低電圧でＰ柱３とＮ柱とを空乏化することができることから、Ｎ柱の不純物濃度を高くすることができ、オン抵抗の低減を図ることができる。

ここで、本発明の特徴であるＰ柱３内の間隙７について説明する。
本発明の特徴である間隙７は、溝の形状に応じて形成されるＰ柱３内に形成され、当該Ｐ柱３の形状に応じて形成されており、Ｐ柱３の横幅においては、その中央に形成される。

間隙７は、Ｐ柱３内において０．１μｍの横幅寸法と３〜５μｍの高さ寸法とを有している。間隙７は、その先端は尖っており、いわゆる尖塔形状の断面形状を有しており、Ｐ柱３の形状に沿って当該Ｐ柱３内において延在するように形成される。

間隙７はＰ柱３形成のためのエピタキシャル成長の速度を制御することで形成されており、具体的にはＰ柱３形成のためのエピタキシャル成長速度を速めることで間隙７が形成される。

ところで発明者は、図２に示すように、酸を用いて処理（エッチング処理）を施すことによって、間隙７の周囲に潜在している結晶欠陥を顕在化した。顕在化された結晶欠陥は、間隙７の周囲から半導体層８の表面に向かって扇形状に断続的に形成されており、より具体的には間隙７の周囲から扇形状に断続形成される結晶欠陥は、Ｐ柱３内で留まることなく、表面層２やドリフト層４にまで渡って形成されている。

尚、図２における写真図には、間隙７と結晶欠陥との関係のみが明示されており、それ以外の例えば表面層２、ドリフト層４およびＰ柱３などと、結晶欠陥との関係は当該写真図においては不明瞭であるが、前記したように間隙７の周囲から扇形状に断続形成される結晶欠陥がＰ柱３内で留まることなく、表面層２やドリフト層４にまで渡って形成されていることを発明者は確認している。

尚、発明者は半導体層８に形成した溝にエピタキシャル成長法によって形成するＰ柱３にのみに結晶欠陥が形成されるだけでなく、当該Ｐ柱３の周囲にまで結晶欠陥が広がることについて、エピタキシャル成長法後の熱処理によって間隙７周辺に発生した応力により転位が起こり、結晶欠陥が半導体層８に形成されたのではないかと考えた。

更に発明者は、間隙７のサイズによって形成される結晶欠陥の広がり方が異なるのではないかと考えた。すなわち、発明者は、間隙７のサイズ、特に間隙７の深さ寸法が深いときには、深い位置から半導体層８の表面に向かって広範囲に亘って結晶欠陥が形成され、間隙７の深さ寸法が浅いときには、浅い位置から半導体層８の表面に向かって狭い範囲で結晶欠陥が形成されるのではないかと考えた。これを確認すべく、発明者は実験を行ない、図３に示すように間隙７の深さ寸法に応じて深い位置から広範囲に亘って結晶欠陥が形成されることを確認していいる。

また、図３に示された結晶欠陥において、半導体層８の表面に２μｍの層厚寸法で形成される表面層２よりも深い位置に形成された結晶欠陥は、間隙７の高さ寸法（間隙７の半導体層８からの深さ寸法）が低い（浅い）ほど狭い範囲に形成され、高い（深い）ほど深い位置から広く形成されることが確認されている。

ところで、発明者は形成される結晶欠陥によって、電気的な特性に変化があるのではないかと考えた。そこで発明者は、間隙７の無いダイオード（Ｒａｎｋ−Ａ）と間隙７のサイズがそれぞれ異なるダイオード（Ｒａｎｋ−Ｂ、Ｒａｎｋ−Ｃ）とを作成し（図４参照）、該各ダイオードにおける電気的な測定を行い、測定結果を図５〜図８に示すように、ＩＲ−ＶＦ特性、ＩＦ−ＶＦ特性、逆回復時間（ｔｒｒ）特性およびｔｒｒ−ＶＦ特性として纏めた。

図５〜図８に纏められた測定結果で明らかなように、間隙７のサイズが大きいほど、良好なＶＦ特性および良好なｔｒｒ特性を得ることができる。特にｔｒｒ特性は、ＶＦ特性と比較してより良好な特性を得ることができ、具体的にはｔｒｒ特性の較差が間隙７のサイズに応じて顕著になる。

尚、発明者は間隙７のサイズに応じて、ＶＦ特性およびｔｒｒ特性が変化することについて、間隙７のサイズが大きくなると間隙７のサイズに応じて形成される結晶欠陥が広い範囲に亘って数多く形成され、これによって注入された少数キャリアの再結合が促進されることにより、再結合電流が増えるためＶＦが下がり、注入された少数キャリアが短時間で消滅するためｔｒｒが短くなると考えている。

以上説明したように、実施例１のダイオード１０によれば、Ｐ柱３に間隙７を設けることにより、Ｐ柱３の周囲に扇形状に形成される結晶欠陥によって、少数キャリアの再結合が促進され、良好なＶＦ特性および良好なｔｒｒ特性を得ることができ、特にｔｒｒ特性においては顕著に良好な特性を得ることができる。

次に、実施例１のダイオード１０において逆バイアスを印加した際に広がる空乏層によって、該空乏層が結晶欠陥にまで到達してしまうと、所望の逆バイアス時のリーク電流特性を得ることができないことが判明した。そこで実施例２では、前記した課題について対策が施されたダイオードを説明する。

実施例２のダイオード２０は、図９に示すように、実施例１と同様のアノード電極１、表面層２、Ｐ柱３、ドリフト層４、カソード層５、カソード電極６および間隙７を備えており、更に本実施例の特徴である結晶欠陥保護領域９を備える。

結晶欠陥保護領域９以外の構成は、前記した実施例１と同様であることから、その説明を割愛し、本実施例の特徴である結晶欠陥保護領域９を説明する。

結晶欠陥保護領域９は、逆バイアスの印加によって、ＰＮ接合部分から伸長する空乏層がＰ柱３内に有する間隙７によって形成される結晶欠陥に到達することのないよう当該結晶欠陥を覆うように形成されている。

結晶欠陥保護領域９は、Ｐ型不純物のドーピングによって形成されており、Ｐ型不純物として例えばボロンが用いられている。結晶欠陥保護領域９における不純物濃度は、例えばＰ柱３の不純物濃度、具体的には約８．０×１０^１５ｃｍ^−３よりも高い不純物濃度でＰ型不純物を含有するように形成することが好ましく、詳細にはＰ柱３の不純物濃度オーダーより２桁以上高い不純物濃度でＰ型不純物を含有するように形成することが好ましい。

ところで、結晶欠陥保護領域９における不純物濃度は、表面層２の不純物濃度と同程度であり、これらの領域の１０^１７ｃｍ^−３で示される不純物濃度の濃度オーダーは、逆バイアス時における空乏層が当該領域内へ伸長することができない程度の濃度である。

これにより、逆バイアス時において伸長する空乏層は、結晶欠陥保護領域９内に伸長することができず、当然、当該結晶欠陥保護領域９内の結晶欠陥には空乏層が伸長できない。

以上説明したように、実施例２のダイオード２０によれば、結晶欠陥を結晶欠陥保護領域９で保護することにより、伸長する空乏層が結晶欠陥保護領域９内の結晶欠陥に到達することを防止することができる。これにより実施例２のダイオード２０は、結晶欠陥に空乏層が到達することで生じるリーク電流の増加を招くことがなく、所望の逆方向バイアス特性を得ることができる。

前記した実施例では、間隙７内に何も埋設しない例で説明を行なったが、これに限る必要は無く、例えば酸化膜を間隙７に埋設してもよく、この場合であっても本発明と同様の効果を得ることが確認されている。尚、間隙７内への埋設物は、酸化膜に限る必要は無く、本発明と同様の効果を奏することができるのであれば、埋設物の種類は問わない。

前記した実施例は本発明の一形態を示したに過ぎず、本発明がこれらの数値に限定される必要はない。すなわち実施例の説明に用いた具体的な寸法や濃度などは、本発明と同様の効果を奏することができる範囲内でその値を適宜変更してもよく、このような数値を変更したものであっても、当然に本願発明の一態様である。

前記した実施例では、アノードにＰ型の表面層２を備えたダイオードを例に説明を行なったが、これに限る必要は無く例えば表面層２の代わりに、ショットキーバリアメタルをアノード電極として備えたＪＢＳと称されている半導体装置などにも、本発明を適用することができる。

前記した実施例では、ドリフト層４の表面に繰り返しＰＮ構造を有するスーパージャンクションと称されている半導体装置を例に説明したが、その繰り返しＰＮ構造における不純物のチャージバランスは、間隙７のサイズを考慮して設定することが好ましい。
尚、チャージバランスの設定とは、返しＰＮ構造におけるＰ柱とＮ柱との繰り返しを１単位とし、その単位容積あたりのＰ型とＮ型の不純物量が等しい状態に保たれていることを示す。

実施例１のダイオードの構造を示す断面図である。 間隙の周囲に潜在している結晶欠陥を顕在化した断面写真図である。 間隙の寸法の違いに応じて形成される結晶欠陥を顕在化した断面写真図である。 Ｐ柱における間隙の有無と、そのサイズを示す断面写真図である。 ＩＲ−ＶＲ特性グラフを示す図である。 ＩＦ−ＶＦ特性グラフを示す図である。 ｔｒｒオシロスコープ波形を示す図である。 ｔｒｒ−ＶＦ特性グラフを示す図である。 実施例２のダイオードの構造を示す断面図である。

符号の説明

１ アノード電極
２ 表面層
３ Ｐ柱
４ ドリフト層
５ カソード層
６ カソード電極
７ 間隙
８ 半導体層
９ 結晶欠陥保護領域
１０、２０ ダイオード

Claims (9)

1. 第1導電型の半導体層に所定の離間間隔を有して形成した溝に、前記第1導電型と反対の導電型を示す第２導電型の半導体材料をエピタキシャル成長によって埋設形成した溝埋設層を有しており、該溝埋設層によって前記半導体層に繰返しＰＮ構造を備えた半導体装置において、
   前記溝埋設層内に、間隙を有することを特徴とする半導体装置。
2. 前記溝埋設層は、前記溝の形状に応じて形成されており、
   前記間隙は、前記溝埋設層の形状に応じて延在することを特徴とする請求項１記載の半導体装置。
3. 前記間隙は、前記溝埋設層の層厚方向に沿って延在することを特徴とする請求項１記載の半導体装置。
4. 前記間隙は、前記溝埋設層の幅方向の中央に位置していることを特徴とする請求項１記載の半導体装置。
5. 前記間隙は、その断面が尖塔形状を有していることを特徴とする請求項１記載の半導体装置。
6. 前記間隙を埋設する酸化膜を有することを特徴とする請求項１記載の半導体装置。
7. 前記間隙の周囲に結晶欠陥を有することを特徴とする請求項１記載の半導体装置。
8. 前記第２導電型の不純物を前記溝埋設層の濃度より高濃度で含んでおり、前記結晶欠陥を覆う結晶欠陥保護層を有することを特徴とする請求項７記載の半導体装置。
9. 前記ＰＮ構造は、前記間隙のサイズに応じたチャージバランスが設定されており、当該チャージバランス設定により、ＰＮの繰り返しを１単位とする単位容積あたりのＰ型とＮ型の不純物量が等しい状態に保たれていることを特徴とする請求項１記載の半導体装置。