CN109192777B - 一种深槽半超结结构功率器件及制造方法 - Google Patents
一种深槽半超结结构功率器件及制造方法 Download PDFInfo
- Publication number
- CN109192777B CN109192777B CN201810831275.8A CN201810831275A CN109192777B CN 109192777 B CN109192777 B CN 109192777B CN 201810831275 A CN201810831275 A CN 201810831275A CN 109192777 B CN109192777 B CN 109192777B
- Authority
- CN
- China
- Prior art keywords
- region
- super junction
- layer
- junction region
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000005684 electric field Effects 0.000 claims description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 38
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种深槽半超结结构功率器件及制造方法，基于半超结改进结构的深槽半超结结构，与传统半超结结构相比，没有底部的电压支持层，而是在超结结构与源区之间通过体电压支持层产生半超结效应，同时沟槽栅较深，且贯穿整个体电压支持层，能够在半超结结构基础上，进一步降低导通电阻。
Description
技术领域
本发明涉及一种深槽半超结结构功率器件及制造方法，属于半导体技术领域。
背景技术
功率半导体器件，又称电力电子器件，通常指工作电流数十至数千安，工作电压数百伏以上的半导体器件。功率半导体器件主要用于电力设备的电能变换和控制电路等。功率器件几乎用于所有的电子制造业，包括计算机领域的笔记本、PC、服务器、显示器以及各种外设；网络通信领域的手机、电话以及其它各种终端和局端设备；消费电子领域的传统黑白家电和各种数码产品；工业控制领域中的工业PC、各类仪器仪表和各类控制设备等。
在功率电路中，以VDMOS为代表的功率MOSFET主要用作开关器件，由于它是多子器件，所以其开关功耗相对较小。而它的通态功耗则比较高，要降低通态功耗，就必须减小导通电阻Ron。因此，功率MOSFET要进一步发展，就必须有效地降低导通电阻。
然而，导通电阻受击穿电压限制而存在一个极限——称之为“硅极限”(Siliconlimit)，而无法再降低。研究表明，对于理想N沟道功率MOS(即Ron只考虑漂移层电阻RD)，导通电阻与击穿电压的关系为：
1988年，飞利浦美国公司的D.J.Coe申请美国专利，第一次给出了在横向高压MOSFET(LDMOS)中采用交替的pn结构代替传统功率器件中低掺杂漂移层作电压支持层的方法。1993年，电子科技大学的陈星弼教授也申请美国专利，提出了在纵向功率器件(尤其是纵向MOSFET)中用多个pn结构作为漂移层的思想，并把这种结构称为“复合缓冲层”(Composite Buffer Layer)。1995年，西门子公司的J.Tihanyi申请美国专利，提出了类似的思路和应用。
发明内容
本发明所要解决的技术问题是提供一种基于半超结改进结构的深槽半超结结构，能够在半超结结构基础上，进一步降低导通电阻的深槽半超结结构功率器件。
本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种深槽半超结结构功率器件，包括深槽栅(6)、衬底，以及分别设置于衬底上的源极接触金属层(1)、两个源极区(2)、两个P阱调整区(3)、两个P阱(4)、两个体电压支持层(5)、两个超结区P柱(7)、超结区N柱(8)、电场截止层(9)、漏极接触金属层(10)和栅氧区(11)；
其中，电场截止层(9)的宽度与漏极接触金属层(10)的宽度相等，电场截止层(9)对应对接于漏极接触金属层(10)的其中一侧，且电场截止层(9)与漏极接触金属层(10)之间欧姆接触；
两个超结区P柱(7)和超结区N柱(8)分别对接电场截止层(9)上相对漏极接触金属层(10)的另一侧，两个超结区P柱(7)分别位于超结区N柱(8)的两侧，超结区N柱(8)的两侧边分别与其所面向的超结区P柱(7)侧边相对接；超结区N柱(8)的宽度加上两个超结区P柱(7)宽度之和与电场截止层(9)的宽度相等，两个超结区P柱(7)的分别相对超结区N柱(8)的另一侧、分别与电场截止层(9)的对应两侧相对齐；超结区N柱(8)和两个超结区P柱(7)的分别相对对接电场截止层(9)的另一侧三者相平齐，且定义该三者相平齐侧为超结区侧；超结区N柱(8)的宽度加上两个超结区P柱(7)宽度之和与电场截止层(9)的宽度相等
栅氧区(11)和两个体电压支持层(5)分别对接超结区侧，两个体电压支持层(5)分别位于栅氧区(11)的两侧，栅氧区(11)的两侧边分别与其所面向体电压支持层(5)侧边相对接；栅氧区(11)的宽度加上两个体电压支持层(5)宽度之和与超结区侧的宽度相等，两个体电压支持层(5)的分别相对栅氧区(11)的另一侧、分别与超结区侧的对应两侧相对齐；栅氧区(11)和两个体电压支持层(5)的分别相对对接超结区侧的另一侧三者相平齐，定义该三者相平齐侧为A区侧；深槽栅(6)覆盖设置于栅氧区(11)上表面；
两个P阱(4)分别两个体电压支持层(5)一一对应；各P阱(4)的宽度分别与对应体电压支持层(5)的宽度相适应，各P阱(4)分别内嵌位于对应体电压支持层(5)的与A区侧相平齐的一侧上，且P阱(4)的背向对应体电压支持层(5)的一侧与A区侧相平齐，以及P阱(4)的两侧分别与对应体电压支持层(5)的两侧相对齐；
两个源极区(2)、两个P阱调整区(3)、两个P阱(4)三者一一对应；各源极区(2)的宽度分别加上对应P阱调整区(3)的宽度之和与对应P阱(4)的宽度相适应，各源极区(2)分别与对应P阱调整区(3)内嵌位于对应P阱(4)的背向对应体电压支持层(5)的一侧，各源极区(2)分别与对应P阱调整区(3)彼此相对侧相互对接，各源极区(2)分别与对应P阱调整区(3)彼此相背侧分别与对应P阱(4)两侧相对齐，各源极区(2)分别位于对应P阱调整区(3)与栅氧区(11)之间；各源极区(2)与对应P阱调整区(3)的背向对应P阱(4)的一侧两者相平齐，且该两者平齐侧与A区侧相平齐；
源极接触金属层(1)的宽度与A区侧的宽度相等，源极接触金属层(1)对应对接于A区侧。
作为本发明的一种优选技术方案：所述深槽栅(6)的宽度不大于所述超结区N柱(8)的宽度。
作为本发明的一种优选技术方案：所述深槽栅(6)的下表面与所述超结区N柱(8)的上表面相平齐；或者深槽栅(6)的下表面低于超结区N柱(8)的上表面。
作为本发明的一种优选技术方案：所述超结区N柱(8)的掺杂浓度与所述两个超结区P柱(7)的掺杂浓度均为高掺杂浓度，该高掺杂浓度大于5E15cm-3，且超结区P柱(7)的掺杂浓度与超结区N柱(8)的掺杂浓度满足超结的互补关系；所述两个体电压支持层(5)的掺杂浓度为低掺杂浓度，该低掺杂浓度小于2E15cm-3。
作为本发明的一种优选技术方案：所述两个体电压支持层(5)的厚度大于或等于5μm。
作为本发明的一种优选技术方案：所述电场截止层(9)为漏区重掺杂N型层。
与上述相对应，本发明所要解决的技术问题是提供一种针对所设计深槽半超结结构功率器件的制造方法，基于半超结改进结构的深槽半超结结构，能够在半超结结构基础上，进一步降低导通电阻。
本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种针对深槽半超结结构功率器件的制造方法，包括如下步骤：
步骤A.在所述衬底上、对接所述漏极接触金属层(10)其中一侧，外延高浓度N型重掺杂硅，即漏区重掺杂N型层，构成所述电场截止层(9)，电场截止层(9)与漏极接触金属层(10)之间欧姆接触，然后进入步骤B；
步骤B.针对电场截止层(9)，外延N型掺杂硅，构成超结区N型硅外延层，并进入步骤C；
步骤C.采用深槽工艺，针对超结区N型硅外延层进行挖槽，获得两个贯穿超结区N型硅外延层上下表面的槽，并分别向该两个槽中分别淀积P型掺杂硅，进而获得超结区N柱(8)、以及两个超结区P柱(7)，然后进入步骤D；
步骤D.针对超结区N柱(8)、以及两个超结区P柱(7)所构成的超结区，外延轻掺杂P型硅层，且轻掺杂P型硅的厚度与超结区N柱(8)的厚度相适应，然后进入步骤E；
步骤E.采用深槽工艺，针对轻掺杂P型硅层进行挖槽，获得贯穿轻掺杂P型硅层上下表面的槽，并针对该槽构建栅氧区(11)，然后进入步骤F；
步骤F.针对栅氧区(11)的上表面淀积多晶硅，构成深槽栅(6),并进而形成两个体电压支持层(5)，然后进入步骤G；
步骤G.分别针对各个体电压支持层(5)，在其一侧注入P型杂质，经扩散形成P阱(4)，然后进入步骤H；
步骤H.分别针对各P阱(4)，注入重掺杂N型杂质和重掺杂P型杂质，分别构成源极区(2)和P阱调整区(3)，然后进入步骤I；
步骤I.针对各源极区(2)、各P阱调整区(3)、以及深槽栅(6)，分别对接所述源极接触金属层(1)。
作为本发明的一种优选技术方案：所述超结区N型硅外延层的厚度，以及所述轻掺杂P型硅层的厚度均小于或等于深槽工艺的最大深度。
本发明所述一种深槽半超结结构功率器件及制造方法，采用以上技术方案与现有技术相比，具有以下技术效果：
本发明所设计深槽半超结结构功率器件及制造方法，基于半超结改进结构的深槽半超结结构，与传统半超结结构相比，没有底部的电压支持层，而是在超结结构与源区之间通过体电压支持层产生半超结效应，同时沟槽栅较深，且贯穿整个体电压支持层，能够在半超结结构基础上，进一步降低导通电阻。
附图说明
图1是传统超结VDMOS的元胞结构示意图；
图2是半超结VDMOS的元胞结构示意图；
图3是深槽半超结VMDOS的元胞结构示意图。
其中，1.源极接触金属层,2.源极区,3.P阱调整区,4.P阱,5.体电压支持层,6.深槽栅,7.超结区P柱,8.超结区N柱,9.电场截止层,10.漏极接触金属层,11.栅氧区。
具体实施方式
下面结合说明书附图对本发明的具体实施方式作进一步详细的说明。
基于图1、图2分别所设计的传统超结VDMOS的元胞结构示意图、以及半超结VDMOS的元胞结构示意图，本发明设计了一种深槽半超结结构功率器件，如图3所示，包括深槽栅(6)、衬底，以及分别设置于衬底上的源极接触金属层(1)、两个源极区(2)、两个P阱调整区(3)、两个P阱(4)、两个体电压支持层(5)、两个超结区P柱(7)、超结区N柱(8)、电场截止层(9)、漏极接触金属层(10)和栅氧区(11)；。
其中，电场截止层(9)即为漏区重掺杂N型层，电场截止层(9)的宽度与漏极接触金属层(10)的宽度相等，电场截止层(9)对应对接于漏极接触金属层(10)的其中一侧，且电场截止层(9)与漏极接触金属层(10)之间欧姆接触。
两个超结区P柱(7)和超结区N柱(8)分别对接电场截止层(9)上相对漏极接触金属层(10)的另一侧，两个超结区P柱(7)分别位于超结区N柱(8)的两侧，超结区N柱(8)的两侧边分别与其所面向的超结区P柱(7)侧边相对接；超结区N柱(8)的宽度加上两个超结区P柱(7)宽度之和与电场截止层(9)的宽度相等，两个超结区P柱(7)的分别相对超结区N柱(8)的另一侧、分别与电场截止层(9)的对应两侧相对齐；超结区N柱(8)和两个超结区P柱(7)的分别相对对接电场截止层(9)的另一侧三者相平齐，且定义该三者相平齐侧为超结区侧。超结区N柱(8)的宽度加上两个超结区P柱(7)宽度之和与电场截止层(9)的宽度相等
栅氧区(11)和两个体电压支持层(5)分别对接超结区侧，两个体电压支持层(5)分别位于栅氧区(11)的两侧，栅氧区(11)的两侧边分别与其所面向体电压支持层(5)侧边相对接；栅氧区(11)的宽度加上两个体电压支持层(5)宽度之和与超结区侧的宽度相等，两个体电压支持层(5)的分别相对栅氧区(11)的另一侧、分别与超结区侧的对应两侧相对齐；栅氧区(11)和两个体电压支持层(5)的分别相对对接超结区侧的另一侧三者相平齐，定义该三者相平齐侧为A区侧；深槽栅(6)覆盖设置于栅氧区(11)上表面；且深槽栅(6)的下表面与所述超结区N柱(8)的上表面相平齐；或者深槽栅(6)的下表面低于超结区N柱(8)的上表面，以及深槽栅(6)的宽度不大于超结区N柱(8)的宽度。
超结区N柱(8)的掺杂浓度与所述两个超结区P柱(7)的掺杂浓度均为高掺杂浓度，该高掺杂浓度大于5E15cm-3，且超结区P柱(7)的掺杂浓度与超结区N柱(8)的掺杂浓度满足超结的互补关系；所述两个体电压支持层(5)的掺杂浓度为低掺杂浓度，该低掺杂浓度小于2E15cm-3。
两个体电压支持层(5)的厚度大于或等于5μm，两个P阱(4)分别两个体电压支持层(5)一一对应；各P阱(4)的宽度分别与对应体电压支持层(5)的宽度相适应，各P阱(4)分别内嵌位于对应体电压支持层(5)的与A区侧相平齐的一侧上，且P阱(4)的背向对应体电压支持层(5)的一侧与A区侧相平齐，以及P阱(4)的两侧分别与对应体电压支持层(5)的两侧相对齐。
两个源极区(2)、两个P阱调整区(3)、两个P阱(4)三者一一对应；各源极区(2)的宽度分别加上对应P阱调整区(3)的宽度之和与对应P阱(4)的宽度相适应，各源极区(2)分别与对应P阱调整区(3)内嵌位于对应P阱(4)的背向对应体电压支持层(5)的一侧，各源极区(2)分别与对应P阱调整区(3)彼此相对侧相互对接，各源极区(2)分别与对应P阱调整区(3)彼此相背侧分别与对应P阱(4)两侧相对齐，各源极区(2)分别位于对应P阱调整区(3)与栅氧区(11)之间；各源极区(2)与对应P阱调整区(3)的背向对应P阱(4)的一侧两者相平齐，且该两者平齐侧与A区侧相平齐。
源极接触金属层(1)的宽度与A区侧的宽度相等，源极接触金属层(1)对应对接于A区侧。
对于上述所设计的深槽半超结结构功率器件，本发明具体设计了其加工制造方法，包括如下步骤：
步骤A.在所述衬底上、对接所述漏极接触金属层(10)其中一侧，外延高浓度N型重掺杂硅，即漏区重掺杂N型层，构成所述电场截止层(9)，电场截止层(9)与漏极接触金属层(10)之间欧姆接触，然后进入步骤B。
步骤B.针对电场截止层(9)，外延N型掺杂硅，构成超结区N型硅外延层，并进入步骤C；其中，超结区N型硅外延层的厚度，小于或等于深槽工艺的最大深度。
步骤C.采用深槽工艺，针对超结区N型硅外延层进行挖槽，获得两个贯穿超结区N型硅外延层上下表面的槽，并分别向该两个槽中分别淀积P型掺杂硅，进而获得超结区N柱(8)、以及两个超结区P柱(7)，然后进入步骤D。
步骤D.针对超结区N柱(8)、以及两个超结区P柱(7)所构成的超结区，外延轻掺杂P型硅层，且轻掺杂P型硅的厚度与超结区N柱(8)的厚度相适应，然后进入步骤E，其中，轻掺杂P型硅层的厚度小于或等于深槽工艺的最大深度。
步骤E.采用深槽工艺，针对轻掺杂P型硅层进行挖槽，获得贯穿轻掺杂P型硅层上下表面的槽，并针对该槽构建栅氧区(11)，然后进入步骤F。
步骤F.针对栅氧区(11)的上表面淀积多晶硅，构成深槽栅(6),并进而形成两个体电压支持层(5)，然后进入步骤G。
步骤G.分别针对各个体电压支持层(5)，在其一侧注入P型杂质，经扩散形成P阱(4)，然后进入步骤H。
步骤H.分别针对各P阱(4)，注入重掺杂N型杂质和重掺杂P型杂质，分别构成源极区(2)和P阱调整区(3)，然后进入步骤I。
步骤I.针对各源极区(2)、各P阱调整区(3)、以及深槽栅(6)，分别对接所述源极接触金属层(1)。
上述所设计深槽半超结结构功率器件应用于实际当中，截止状态时，随着源漏电压的增大，在达到击穿电压前超结区的P柱与N柱已完全耗尽，超结区与轻掺杂的体电压支持层一同确保较高的击穿电压。
导通状态时，栅压大于器件的阈值电压，P阱中形成沟道；同时根据半导体的场效应，在体电压支持层中感应出大量电子形成导电通路，以降低由于体电压支持层硅的轻掺杂导致的漂移区电阻，从而降低整个器件的导通电阻。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。
Claims (8)
1.一种深槽半超结结构功率器件，其特征在于：包括深槽栅(6)、衬底，以及分别设置于衬底上的源极接触金属层(1)、两个源极区(2)、两个P阱调整区(3)、两个P阱(4)、两个体电压支持层(5)、两个超结区P柱(7)、超结区N柱(8)、电场截止层(9)、漏极接触金属层(10)和栅氧区(11)；
其中，电场截止层(9)的宽度与漏极接触金属层(10)的宽度相等，电场截止层(9)对应对接于漏极接触金属层(10)的其中一侧，且电场截止层(9)与漏极接触金属层(10)之间欧姆接触；
两个超结区P柱(7)和超结区N柱(8)分别对接电场截止层(9)上相对漏极接触金属层(10)的另一侧，两个超结区P柱(7)分别位于超结区N柱(8)的两侧，超结区N柱(8)的两侧边分别与其所面向的超结区P柱(7)侧边相对接；超结区N柱(8)的宽度加上两个超结区P柱(7)宽度之和与电场截止层(9)的宽度相等，两个超结区P柱(7)的分别相对超结区N柱(8)的另一侧、分别与电场截止层(9)的对应两侧相对齐；超结区N柱(8)和两个超结区P柱(7)的分别相对对接电场截止层(9)的另一侧三者相平齐，且定义该三者相平齐侧为超结区侧；
栅氧区(11)和两个体电压支持层(5)分别对接超结区侧，两个体电压支持层(5)分别位于栅氧区(11)的两侧，栅氧区(11)的两侧边分别与其所面向体电压支持层(5)侧边相对接；栅氧区(11)的宽度加上两个体电压支持层(5)宽度之和与超结区侧的宽度相等，两个体电压支持层(5)的分别相对栅氧区(11)的另一侧、分别与超结区侧的对应两侧相对齐；栅氧区(11)和两个体电压支持层(5)的分别相对对接超结区侧的另一侧三者相平齐，定义该三者相平齐侧为A区侧；深槽栅(6)覆盖设置于栅氧区(11)上表面；
两个P阱(4)分别两个体电压支持层(5)一一对应；各P阱(4)的宽度分别与对应体电压支持层(5)的宽度相适应，各P阱(4)分别内嵌位于对应体电压支持层(5)的与A区侧相平齐的一侧上，且P阱(4)的背向对应体电压支持层(5)的一侧与A区侧相平齐，以及P阱(4)的两侧分别与对应体电压支持层(5)的两侧相对齐；
两个源极区(2)、两个P阱调整区(3)、两个P阱(4)三者一一对应；各源极区(2)的宽度分别加上对应P阱调整区(3)的宽度之和与对应P阱(4)的宽度相适应，各源极区(2)分别与对应P阱调整区(3)内嵌位于对应P阱(4)的背向对应体电压支持层(5)的一侧，各源极区(2)分别与对应P阱调整区(3)彼此相对侧相互对接，各源极区(2)分别与对应P阱调整区(3)彼此相背侧分别与对应P阱(4)两侧相对齐，各源极区(2)分别位于对应P阱调整区(3)与栅氧区(11)之间；各源极区(2)与对应P阱调整区(3)的背向对应P阱(4)的一侧两者相平齐，且该两者平齐侧与A区侧相平齐；
源极接触金属层(1)的宽度与A区侧的宽度相等，源极接触金属层(1)对应对接于A区侧。
2.根据权利要求1所述一种深槽半超结结构功率器件，其特征在于：所述深槽栅(6)的宽度不大于所述超结区N柱(8)的宽度。
3.根据权利要求1所述一种深槽半超结结构功率器件，其特征在于：所述深槽栅(6)的下表面与所述超结区N柱(8)的上表面相平齐；或者深槽栅(6)的下表面低于超结区N柱(8)的上表面。
4.根据权利要求1所述一种深槽半超结结构功率器件，其特征在于：所述超结区N柱(8)的掺杂浓度与所述两个超结区P柱(7)的掺杂浓度均为高掺杂浓度，该高掺杂浓度大于5E15cm-3，且超结区P柱(7)的掺杂浓度与超结区N柱(8)的掺杂浓度满足超结的互补关系；所述两个体电压支持层(5)的掺杂浓度为低掺杂浓度，该低掺杂浓度小于2E15cm-3。
5.根据权利要求1所述一种深槽半超结结构功率器件，其特征在于：所述两个体电压支持层(5)的厚度大于或等于5μm。
6.根据权利要求1所述一种深槽半超结结构功率器件，其特征在于：所述电场截止层(9)为漏区重掺杂N型层。
7.一种针对权利要求1至6中任意一项所述深槽半超结结构功率器件的制造方法，其特征在于，包括如下步骤：
步骤A.在所述衬底上、对接所述漏极接触金属层(10)其中一侧，外延高浓度N型重掺杂硅，即漏区重掺杂N型层，构成所述电场截止层(9)，电场截止层(9)与漏极接触金属层(10)之间欧姆接触，然后进入步骤B；
步骤B.针对电场截止层(9)，外延N型掺杂硅，构成超结区N型硅外延层，并进入步骤C；
步骤C.采用深槽工艺，针对超结区N型硅外延层进行挖槽，获得两个贯穿超结区N型硅外延层上下表面的槽，并分别向该两个槽中分别淀积P型掺杂硅，进而获得超结区N柱(8)、以及两个超结区P柱(7)，然后进入步骤D；
步骤D.针对超结区N柱(8)、以及两个超结区P柱(7)所构成的超结区，外延轻掺杂P型硅层，且轻掺杂P型硅的厚度与超结区N柱(8)的厚度相适应，然后进入步骤E；
步骤E.采用深槽工艺，针对轻掺杂P型硅层进行挖槽，获得贯穿轻掺杂P型硅层上下表面的槽，并针对该槽构建栅氧区(11)，然后进入步骤F；
步骤F.针对栅氧区(11)的上表面淀积多晶硅，构成深槽栅(6),并进而形成两个体电压支持层(5)，然后进入步骤G；
步骤G.分别针对各个体电压支持层(5)，在其一侧注入P型杂质，经扩散形成P阱(4)，然后进入步骤H；
步骤H.分别针对各P阱(4)，注入重掺杂N型杂质和重掺杂P型杂质，分别构成源极区(2)和P阱调整区(3)，然后进入步骤I；
步骤I.针对各源极区(2)、各P阱调整区(3)、以及深槽栅(6)，分别对接所述源极接触金属层(1)。
8.根据权利要求7所述一种针对深槽半超结结构功率器件的制造方法，其特征在于：所述超结区N型硅外延层的厚度，以及所述轻掺杂P型硅层的厚度均小于或等于深槽工艺的最大深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810831275.8A CN109192777B (zh) | 2018-07-26 | 2018-07-26 | 一种深槽半超结结构功率器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810831275.8A CN109192777B (zh) | 2018-07-26 | 2018-07-26 | 一种深槽半超结结构功率器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109192777A CN109192777A (zh) | 2019-01-11 |
| CN109192777B true CN109192777B (zh) | 2021-07-20 |
Family
ID=64937470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810831275.8A Active CN109192777B (zh) | 2018-07-26 | 2018-07-26 | 一种深槽半超结结构功率器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109192777B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110391290B (zh) * | 2019-08-12 | 2020-07-31 | 电子科技大学 | 一种具有变掺杂场截止层的超结逆阻型igbt |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4940535B2 (ja) * | 2004-01-08 | 2012-05-30 | 株式会社豊田中央研究所 | 半導体装置 |
| CN103887173A (zh) * | 2012-12-21 | 2014-06-25 | 万国半导体股份有限公司 | 利用耗尽p-屏蔽的低输出电容的高频开关mosfet |
| CN104051540A (zh) * | 2014-07-03 | 2014-09-17 | 肖胜安 | 超级结器件及其制造方法 |
| CN106057868A (zh) * | 2016-08-09 | 2016-10-26 | 电子科技大学 | 一种纵向超结增强型mis hemt器件 |
| CN107316905A (zh) * | 2017-08-21 | 2017-11-03 | 电子科技大学 | 一种深槽dmos器件 |
-
2018
- 2018-07-26 CN CN201810831275.8A patent/CN109192777B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4940535B2 (ja) * | 2004-01-08 | 2012-05-30 | 株式会社豊田中央研究所 | 半導体装置 |
| CN103887173A (zh) * | 2012-12-21 | 2014-06-25 | 万国半导体股份有限公司 | 利用耗尽p-屏蔽的低输出电容的高频开关mosfet |
| CN104051540A (zh) * | 2014-07-03 | 2014-09-17 | 肖胜安 | 超级结器件及其制造方法 |
| CN106057868A (zh) * | 2016-08-09 | 2016-10-26 | 电子科技大学 | 一种纵向超结增强型mis hemt器件 |
| CN107316905A (zh) * | 2017-08-21 | 2017-11-03 | 电子科技大学 | 一种深槽dmos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109192777A (zh) | 2019-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
| US8362550B2 (en) | Trench power MOSFET with reduced on-resistance | |
| US8659076B2 (en) | Semiconductor device structures and related processes | |
| US8890280B2 (en) | Trench-type semiconductor power devices | |
| US9543451B2 (en) | High voltage junction field effect transistor | |
| US20070194375A1 (en) | Semiconductor device | |
| CN101553932A (zh) | 集成无闭锁绝缘栅极双极晶体管 | |
| CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
| CN101950759A (zh) | 一种Super Junction VDMOS器件 | |
| JP2004095954A (ja) | 半導体装置 | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN102751332B (zh) | 耗尽型功率半导体器件及其制造方法 | |
| EP3509101B1 (en) | Device integrating a junction field effect transistor and manufacturing method therefor | |
| JP2007005723A (ja) | 半導体装置 | |
| CN102194818A (zh) | 一种基于p型外延层的bcd集成器件及其制造方法 | |
| JP5165995B2 (ja) | 半導体装置及びその製造方法 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| JP2013069852A (ja) | 半導体装置 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN212659542U (zh) | 一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件 | |
| CN109192777B (zh) | 一种深槽半超结结构功率器件及制造方法 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN202736927U (zh) | 耗尽型功率半导体器件 | |
| CN106684120B (zh) | 一种可提高耐压的局部非平衡超结结构 | |
| CN106876441B (zh) | 具有固定界面电荷场限环的功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |