CN106684120B - 一种可提高耐压的局部非平衡超结结构 - Google Patents

一种可提高耐压的局部非平衡超结结构 Download PDF

Info

Publication number
CN106684120B
CN106684120B CN201710138159.3A CN201710138159A CN106684120B CN 106684120 B CN106684120 B CN 106684120B CN 201710138159 A CN201710138159 A CN 201710138159A CN 106684120 B CN106684120 B CN 106684120B
Authority
CN
China
Prior art keywords
type
region
type doped
junction structure
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710138159.3A
Other languages
English (en)
Other versions
CN106684120A (zh
Inventor
王晓鲲
杜少杰
陈延湖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN201710138159.3A priority Critical patent/CN106684120B/zh
Publication of CN106684120A publication Critical patent/CN106684120A/zh
Application granted granted Critical
Publication of CN106684120B publication Critical patent/CN106684120B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Abstract

本发明涉及一种可提高耐压的局部非平衡超结结构，属于功率半导体器件技术领域，该超结结构包括若干P型柱区和若干N型外延区，所述P型柱区和所述N型外延区交替分布；所述P型柱区和所述N型外延区的一端面与P型掺杂的阳极相连，所述P型柱区和所述N型外延区的另一端面与N型掺杂的阴极相连，所述P型柱区和所述M型外延区均分为两个部分区域；靠近P型掺杂的阳极的P型柱区的一半部分掺杂浓度高于P型柱区的另一半部分，靠近N型掺杂的阴极的N型外延区的一半部分掺杂浓度高于N型外延区的另一半部分。本发明的有益效果为可以增大超结的耐压性能。

Description

一种可提高耐压的局部非平衡超结结构
技术领域
本发明属于功率半导体器件的技术领域，尤其涉及一种可提高耐压的局部非平衡超结结构。
背景技术
目前，超结结构现已被广泛应用在各种功率器件中，它的基本原理是电荷平衡原理，通过在普通功率器件的漂移区中引入超结结构，改善了导通电阻和耐压之间的制约关系(Ron∝BV1.3)，可同时实现低通态功耗和高阻断电压，因而在高能效功率系统中获得了广泛的应用。尤其是超结VDMOS是一种发展迅速、应用广泛的新型功率半导体器件，它在普通垂直双扩散金属氧化物半导(VDMOS)基础上，引入超结结构(Super junction)。
基本的超结结构如图1所示，为交替相间的P柱和N柱，P柱和N柱浓度一致，且严格满足电荷平衡条件。在反向偏压下，由于横向电场和纵向电场的相互作用，P柱区和N柱区将完全耗尽，耗尽区内纵向电场分布趋于均匀，通过P型柱对N型柱内多余载流子进行补偿，临界电场在漂移区内的分布从原来的三角形分布变为矩形分布，如图2所示。在以电场大小为纵轴、以超结结构纵向距离参数为横坐标的二维笛卡尔坐标系内，所围成的面积大大增加；采用超结结构在减小导通电阻的同时还能够提高VDMOS的耐压，解决了传统VDMOS的导通电阻和耐压之间不可调和的矛盾关系，使得VDMOS导通电阻和耐压之间关系由Ron∝BV2.5变为Ron∝BV1.33，从而打破了硅极限。
中国发明专利CN201510330405.6提出了一种超结结构及其刻蚀方法及具有该超结结构的场效应晶体管，用多晶硅代替超结结构中插入外延层中的P柱或N柱，在外延层与多晶硅之间制备一定厚度的氧化层，并且氧化层厚度随沟槽深度增大而增大，沟槽内填充多晶硅，多晶硅和栅极短接，由于沟槽内的多晶硅和栅极短接，导通时氧化层的侧墙结构附近产生低阻沟道，存在横向电场的横向耗尽和插入，降低了器件的导通电阻，截止时，由于PN结的存在，增大了器件的耐压性，该结构省去了超结器件中PN柱严格的掺杂浓度匹配要求，不需要进行多次外延或注入，在工艺上更方便简单，具有很强的操作性，降低了制造成本。
中国发明专利CN201210009183.4提出一种超结器件的非平衡结终端结构，在结终端区设置若干个掺杂浓度不同的均匀P柱，根据各处的横向电场分布情况从版图设计上进行相应调整P柱的有效离子注入面积，使达到击穿电压时P柱区完全耗尽，所有P柱均是在P柱掩膜板掩膜下同时注入，从而控制了结终端区的各P柱的受主离子总量，并通过多次外延多次离子注入之后进行长时间高温推结形成掺杂浓度不同的几个均匀的P柱；有效地改善结终端器件的击穿电压特性，并且具有较短的结终端长度，使得器件的总体器件面积得到缩小，在相同的芯片面积上进一步减小了器件导通电阻。
综上所述，现有技术中的超结结构如何进一步提高耐压的问题，具体的如何进一步在以电场大小为纵轴、以超结结构纵向距离参数为横坐标的二维笛卡尔坐标系内提高临界电场在漂移区内的分布面积的问题，尚缺乏有效的解决方案。
发明内容
本发明为了解决上述问题，克服现有技术中的超结结构如何进一步提高耐压的问题，具体的如何进一步在以电场大小为纵轴、以超结结构纵向距离参数为横坐标的二维笛卡尔坐标系内提高临界电场在漂移区内的分布面积的问题，提供一种可提高耐压的局部非平衡超结结构，通过改变PN柱掺杂浓度从而使电场与距离在二维笛卡尔坐标系内所围成的面积加大，实现了超结结构耐压性能的提高。
为了实现上述目的，本发明采用如下技术方案：
一种可提高耐压的局部非平衡超结结构，该超结结构包括若干P型柱区和若干N型外延区，所述P型柱区和所述N型外延区交替分布；
所述P型柱区和所述N型外延区的一端面与P型掺杂的阳极相连，所述P型柱区和所述N型外延区的另一端面与N型掺杂的阴极相连，所述P型柱区和所述M型外延区均分为两个部分区域；靠近P型掺杂的阳极的P型柱区的一半部分掺杂浓度高于P型柱区的另一半部分，靠近N型掺杂的阴极的N型外延区的一半部分掺杂浓度高于N型外延区的另一半部分。
进一步的，所述P型柱区的掺杂剂量之和与所述N型外延区的掺杂剂量之和相等。
进一步的，所述P型柱区与所述N型外延区的材料均采用SiC-4H。
进一步的，所述P型柱区包括第一P型掺杂区和第二P型掺杂区，所述第一P型掺杂区的下端面和所述第二P型掺杂区的上端面相连，所述第一P型掺杂区的上端面与P型掺杂的阳极相连，所述第二P型掺杂区的下端面与N型掺杂的阴极相连。
进一步的，所述第一P型掺杂区的掺杂浓度高于所述第二P型掺杂区的掺杂浓度。
进一步的，所述N型外延区包括第一N型掺杂区和第二N型掺杂区，所述第一N型掺杂区的下端面和所述第二N型掺杂区的上端面相连，所述第一N型掺杂区的上端面与所述P型掺杂的阳极相连，所述第二N型掺杂区的下端面与所述N型掺杂的阴极相连。
进一步的，所述第一N型掺杂区的掺杂浓度小于所述第二N型掺杂区的掺杂浓度。
进一步的，所述第一N型掺杂区的掺杂浓度与所述第二P型掺杂区的掺杂浓度相等。
进一步的，于所述第二N型掺杂区的掺杂浓度与所述第一P型掺杂区的掺杂浓度相等。
本发明为了解决上述问题，克服现有技术中的超结结构如何进一步提高耐压的问题，具体的如何进一步在以电场大小为纵轴、以超结结构纵向距离参数为横坐标的二维笛卡尔坐标系内提高临界电场在漂移区内的分布面积的问题，提供一种基于可提高耐压的局部非平衡超结结构的半导体器件，通过超结结构中改变PN柱掺杂浓度从而使电场与距离在二维笛卡尔坐标系内所围成的面积加大，实现了半导体器件耐压性能的提高。
为了实现上述目的，本发明采用如下技术方案：
一种基于可提高耐压的局部非平衡超结结构的半导体器件，该半导体器件包括所述可提高耐压的局部非平衡超结结构；
该半导体器件的元胞结构包括N型掺杂的阴极，所述N型掺杂的阴极的下端面设有金属化电极，所述N型掺杂的阴极的上端面设有所述可提高耐压的局部非平衡超结结构，所述可提高耐压的局部非平衡超结结构的上端面设有P型掺杂的阳极，所述P型掺杂的阳极的上端面设有金属化源极电极。
本发明工作原理：
在本发明的一种可提高耐压的局部非平衡超结结构的整体区域中，靠近P型掺杂的阳极的P型柱区的一半部分掺杂浓度高于靠近N型掺杂的阴极的P型柱区的另一半部分，靠近N型掺杂的阴极的N型外延区的一半部分掺杂浓度高于靠近P型掺杂的阳极的N型外延区的另一半部分，相比于传统超结结构，在PN柱中间部分，等效形成一个新的P/N结，此等效PN结在电压反偏时会形成一个新的峰值，抬高此处的电场。其主要作用在与提高超结区域中部纵向电场的大小，优化超结内电场分布，从而提高器件耐压。以PN柱内的电场大小为纵坐标、超结结构纵向距离参数为横坐标的二维笛卡尔坐标系内，电场和横轴所围成的面积增大，从而提高了超结结构的耐压。
本发明的一种基于可提高耐压的局部非平衡超结结构的半导体器件，在传统半导体器件的基础上引入所述可提高耐压的局部非平衡超结结构，进一步提高了半导体器件的耐压能力，在以电场大小为纵轴、以超结结构纵向距离参数为横坐标的二维笛卡尔坐标系内，所围成的面积大大增加，其耐压能力较现有的半导体器件大大增加。
本发明的有益效果：
1.本发明的一种可提高耐压的局部非平衡超结结构，通过对交替相间的PN柱的掺杂浓度的改变，来优化超结的体内场，实现更大的耐压。具体为在保持NP柱两侧总掺杂满足电荷平衡的条件下，靠近P型掺杂的阳极的P型柱区的一半部分掺杂浓度高于靠近N型掺杂的阴极的P型柱区的另一半部分，靠近N型掺杂的阴极的N型外延区的一半部分掺杂浓度高于靠近P型掺杂的阳极的N型外延区的另一半部分。本发明相比于传统超结结构，在PN柱中间部分，等效形成一个新的P/N结，此等效PN结在电压反偏时会形成一个新的峰值，抬高此处的电场，优化超结内电场分布，从而增大超结结构的耐压性能。
2.本发明的一种基于可提高耐压的局部非平衡超结结构的半导体器件，在传统半导体器件的基础上引入所述可提高耐压的局部非平衡超结结构，在减小导通电阻的同时进一步提高了半导体器件的耐压能力，在以电场大小为纵轴、以超结结构纵向距离参数为横坐标的二维笛卡尔坐标系内，所围成的面积大大增加，其耐压能力较现有的半导体器件大大增加。
附图说明
图1是传统的超结结构的示意图；
图2是传统的超结结构的电场形状示意图；
图3是本发明可提高耐压的局部非平衡超结结构的示意图；
图4是本发明可提高耐压的局部非平衡超结结构的电场形状示意图；
图5是一种相同浓度下PN柱浓度失配的电场形状示意图；
图6是另一种相同浓度下PN柱浓度失配的电场形状示意图；
图7是本实施例与对比例1、对比例2纵向电场的分布示意图；
图8是本实施例与对比例1、对比例2的IV曲线示意图；
其中，1-金属化源极电极，2-P++型阳极，3-第一N型掺杂区，4-第二P型柱区，5-第二N型掺杂区，6-N++型阴极，7-第一P型掺杂区，8-第一N型外延区，9-第二P型掺杂区，10-金属化电极，11-第一P型柱区，12-第二N型外延区。
具体实施方式：
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面结合附图与实施例对本发明作进一步说明。
实施例1：
正如背景技术所介绍的，现有技术中存在超结结构如何进一步提高耐压的问题，具体的如何进一步在以电场大小为纵轴、以超结结构纵向距离参数为横坐标的二维笛卡尔坐标系内提高临界电场在漂移区内的分布面积的问题，为了解决如上的技术问题，本实施例中提供一种基于可提高耐压的局部非平衡超结结构的半导体器件，通过超结结构中改变PN柱掺杂浓度从而使电场与距离在二维笛卡尔坐标系内所围成的面积加大，实现了半导体器件耐压性能的提高。
本申请的一种典型的实施方式中，如图3所示，
一种可提高耐压的局部非平衡超结结构，该超结结构包括若干P型柱区和若干N型外延区，所述P型柱区与所述N型外延区的材料均采用SiC-4H。
所述P型柱区和所述N型外延区交替分布形成超结结构；在本实施例中包括第一P型柱区11、第二P型柱区4、第一N型外延区8和第二N型外延区12，由左至右依次分布第一N型外延区8、第一P型柱区11、第二N型外延区12和第二P型柱区4。整个可提高耐压的局部非平衡超结结构的厚度为6um，第一P型柱区11和第二N型外延区12的宽度各为3.3um，第一N型外延区8和第二P型柱区4的宽度各为3.3um的一半。
第一N型外延区8、第一P型柱区11、第二N型外延区12和第二P型柱区4的上端面与P型掺杂的阳极(即P++型阳极2)相连，第一N型外延区8、第一P型柱区11、第二N型外延区12和第二P型柱区4的下端面与N型掺杂的阴极(即N++型阴极6)相连；在本实施例中，P++型阳极2厚度1um，宽度6.6um，P型掺杂，浓度为1.5e18cm3。N++型阴极6，厚度1um，宽度6.6um，N型掺杂，浓度为1e19。
第一N型外延区8、第一P型柱区11、第二N型外延区12和第二P型柱区4均分为两个部分区域；第一P型柱区11、第二P型柱区4均包括第一P型掺杂区7和第二P型掺杂区9，第一P型掺杂区7的下端面和所述第二P型掺杂区9的上端面相连，所述第一P型掺杂区7的上端面与P++型阳极2相连，所述第二P型掺杂区9的下端面与N++型阴极6相连。第一N型外延区8和第二N型外延区12均包括第一N型掺杂区3和第二N型掺杂区5，所述第一N型掺杂区3的下端面和所述第二N型掺杂区5的上端面相连，所述第一N型掺杂区3的上端面与P++型阳极2相连，所述第二N型掺杂区5的下端面与N++型阴极6相连。
在P型柱区的掺杂剂量之和与N型外延区的掺杂剂量之和相等的基础上，所述第一P型掺杂区7的掺杂浓度高于所述第二P型掺杂区9的掺杂浓度。所述第一N型掺杂区3的掺杂浓度小于所述第二N型掺杂区5的掺杂浓度。所述第一N型掺杂区3的掺杂浓度与所述第二P型掺杂区9的掺杂浓度相等。所述第二N型掺杂区5的掺杂浓度与所述第一P型掺杂区7的掺杂浓度相等。
在本实施例中，第一P型掺杂区7的范围为1um-4um，第一P型掺杂区7的掺杂浓度为150e14，第二P型掺杂区9的范围4um-7um，第二P型掺杂区9的掺杂浓度为50e14；第一N型掺杂区3的范围为1um-4um，第一N型掺杂区3的掺杂浓度为50e14，第二N型掺杂区5的范围为4um-7um，第二N型掺杂区5的掺杂浓度为150e14。
本发明工作原理：
在本发明的一种可提高耐压的局部非平衡超结结构的整体区域中，靠近P型掺杂的阳极的P型柱区的一半部分掺杂浓度高于靠近N型掺杂的阴极的P型柱区的另一半部分，靠近N型掺杂的阴极的N型外延区的一半部分掺杂浓度高于靠近P型掺杂的阳极的N型外延区的另一半部分，相比于传统超结结构，在PN柱中间部分，等效形成一个新的P/N结，此等效PN结在电压反偏时会形成一个新的峰值，抬高此处的电场。其主要作用在与提高超结区域中部纵向电场的大小，优化超结内电场分布，从而提高器件耐压。以PN柱内的电场大小为纵坐标、超结结构纵向距离参数为横坐标的二维笛卡尔坐标系内，电场和横轴所围成的面积增大，从而提高了超结结构的耐压。
在本实施例中，为了证明本实施例的耐压性能的提高，加入了2个对比例。
对比例1：
传统的超结结构，电场形状如图2所示，传统的超结结构内只有PN柱形成的电场为矩形，认为超结设计合理多余载流子横向完全耦合，传统的超结结构为交替相间的P型柱区和N型外延区，P型柱区和N型外延区的掺杂浓度一致，且严格满足电荷平衡条件。在反向偏压下，由于横向电场和纵向电场的相互作用，P型柱区和N型外延区将完全耗尽，耗尽区内纵向电场分布趋于均匀，通过P型柱区对N型外延区内多余载流子进行补偿，临界电场在漂移区内的分布从原来的三角形分布变为矩形分布。
对比例2：
对于P型柱区和N型外延区整体掺杂浓度失配，如图5所示，若P型柱区掺杂浓度(DoseP)大于N型外延区掺杂浓度(DoseN)，为了进一步讨论我们可以把整个超结区域认为是掺杂浓度为(DoseP-DoseN)，即为P掺杂。此时阳级与超结结构的接触面由(P++/本征)变为(P++/P)，故此处电场峰值会被拉低，但整个超结区电场会逐渐上升，到达底部与N++阴极接触时，接触面由(本征/N++)变为(P/N++)电场峰值会被抬高。此时整个电场形状如图5所示。
同理，如图6所示，若N型外延区掺杂浓度(DoseN)大于P型柱区掺杂浓度(DoseP)，则电场形状如图6。但是如果只有一侧失配则不满足超结平衡的条件，耐压值会明显下降。
通过仿真软件对对比例1中的传统超结结构、本实施例1中的改善后的超结结构、以及对比例2中的相同浓度下PN柱失配的超结结构进行仿真比较。仿真结果如图7-8所示。
图7是本实施例与对比例1、对比例2纵向电场的分布示意图；通过图7可以看到本实施例1中改善后的超结结构相比对比例1中的传统超结结构以及对比例2中的相同浓度下PN柱失配的超结结构，电场与纵向距离围成的面积，明显变大，因此，本实施例1中改善后的超结结构相比对比例1中的传统超结结构以及对比例2中的相同浓度下PN柱失配的超结结构耐压性能明显改善。
图8是本实施例与对比例1、对比例2的IV曲线示意图；从IV曲线也能看出本实施例1中改善后的超结结构相比对比例1中的传统超结结构以及对比例2中的相同浓度下PN柱失配的超结结构击穿电压有所提升，相比于同浓度下单侧适配的情况，改善效果更加明显。
实施例2：
本发明为了解决上述问题，克服现有技术中的超结结构如何进一步提高耐压的问题，具体的如何进一步在以电场大小为纵轴、以超结结构纵向距离参数为横坐标的二维笛卡尔坐标系内提高临界电场在漂移区内的分布面积的问题，提供一种基于可提高耐压的局部非平衡超结结构的半导体器件，通过超结结构中改变PN柱掺杂浓度从而使电场与距离在二维笛卡尔坐标系内所围成的面积加大，实现了半导体器件耐压性能的提高。
为了实现上述目的，本发明采用如下技术方案：
本申请的一种典型的实施方式中，如图3所示，
一种基于可提高耐压的局部非平衡超结结构的半导体器件，该半导体器件包括实施例1中的所述可提高耐压的局部非平衡超结结构；
该半导体器件的元胞结构包括N型掺杂的阴极，所述N型掺杂的阴极的下端面设有金属化电极10，所述N型掺杂的阴极的上端面设有所述可提高耐压的局部非平衡超结结构，所述可提高耐压的局部非平衡超结结构的上端面设有P型掺杂的阳极，所述P型掺杂的阳极的上端面设有金属化源极电极1。
在本实施例中，P型掺杂的阳极即阳级厚度1um，宽度6.6um，P型掺杂，浓度为1.5e18cm3。
N型掺杂的阴极即N++型阴极6，厚度1um，宽度6.6um，N型掺杂，浓度为1e19。
本发明工作原理：
本发明的一种基于可提高耐压的局部非平衡超结结构的半导体器件，在传统半导体器件的基础上引入所述可提高耐压的局部非平衡超结结构，在减小导通电阻的同时进一步提高了半导体器件的耐压能力，在以电场大小为纵轴、以超结结构纵向距离参数为横坐标的二维笛卡尔坐标系内，所围成的面积大大增加，其耐压能力较现有的半导体器件大大增加。
本发明的有益效果：
1.本发明的一种可提高耐压的局部非平衡超结结构，通过对交替相间的PN柱的掺杂浓度的改变，来优化超结的体内场，实现更大的耐压。具体为在保持NP柱两侧总掺杂满足电荷平衡的条件下，靠近P型掺杂的阳极的P型柱区的一半部分掺杂浓度高于靠近N型掺杂的阴极的P型柱区的另一半部分，靠近N型掺杂的阴极的N型外延区的一半部分掺杂浓度高于靠近P型掺杂的阳极的N型外延区的另一半部分。本发明相比于传统超结结构，在PN柱中间部分，等效形成一个新的P/N结，此等效PN结在电压反偏时会形成一个新的峰值，抬高此处的电场，优化超结内电场分布，从而增大超结结构的耐压性能。
2.本发明的一种基于可提高耐压的局部非平衡超结结构的半导体器件，在传统半导体器件的基础上引入所述可提高耐压的局部非平衡超结结构，在减小导通电阻的同时进一步提高了半导体器件的耐压能力，在以电场大小为纵轴、以超结结构纵向距离参数为横坐标的二维笛卡尔坐标系内，所围成的面积大大增加，其耐压能力较现有的半导体器件大大增加。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (4)

1.一种可提高耐压的局部非平衡超结结构，其特征是：该超结结构包括若干P型柱区和若干N型外延区，所述P型柱区和所述N型外延区交替分布；所述若干P型柱区包括第一P型柱区和第二P型柱区；所述若干N型外延区包括第一N型外延区和第二N型外延区；
所述P型柱区和所述N型外延区的一端面与P型掺杂的阳极相连，所述P型柱区和所述N型外延区的另一端面与N型掺杂的阴极相连，所述P型柱区和所述N型外延区均分为两个部分区域；靠近P型掺杂的阳极的P型柱区的一半部分掺杂浓度高于P型柱区的另一半部分，靠近N型掺杂的阴极的N型外延区的一半部分掺杂浓度高于N型外延区的另一半部分；
所述P型柱区包括第一P型掺杂区和第二P型掺杂区，所述N型外延区包括第一N型掺杂区和第二N型掺杂区；所述第一N型掺杂区的掺杂浓度与所述第二P型掺杂区的掺杂浓度相等；所述第二N型掺杂区的掺杂浓度与所述第一P型掺杂区的掺杂浓度相等；
所述第一P型掺杂区的下端面和所述第二P型掺杂区的上端面相连，所述第一P型掺杂区的上端面与P型掺杂的阳极相连，所述第二P型掺杂区的下端面与N型掺杂的阴极相连；
所述第一N型掺杂区的下端面和所述第二N型掺杂区的上端面相连，所述第一N型掺杂区的上端面与所述P型掺杂的阳极相连，所述第二N型掺杂区的下端面与所述N型掺杂的阴极相连；
所述第一P型掺杂区的掺杂浓度高于所述第二P型掺杂区的掺杂浓度；所述第一N型掺杂区的掺杂浓度小于所述第二N型掺杂区的掺杂浓度；
所述第一P型掺杂区的掺杂浓度为150e14，第二P型掺杂区的掺杂浓度为50e14；第一P型柱区和第二N型外延区的宽度相同为第一宽度，第一N型外延区和第二P型柱区的宽度各为第一宽度的一半。
2.如权利要求1所述的一种可提高耐压的局部非平衡超结结构，其特征是：所述P型柱区的掺杂剂量之和与所述N型外延区的掺杂剂量之和相等。
3.如权利要求1所述的一种可提高耐压的局部非平衡超结结构，其特征是：所述P型柱区与所述N型外延区的材料均采用SiC-4H。
4.一种基于可提高耐压的局部非平衡超结结构的半导体器件，其特征是：该半导体器件包括如权利要求1-3任一所述的一种可提高耐压的局部非平衡超结结构；
该半导体器件的元胞结构包括N型掺杂的阴极，所述N型掺杂的阴极的下端面设有金属化电极，所述N型掺杂的阴极的上端面设有可提高耐压的局部非平衡超结结构，可提高耐压的局部非平衡超结结构的上端面设有P型掺杂的阳极，所述P型掺杂的阳极的上端面设有金属化源极电极。
CN201710138159.3A 2017-03-09 2017-03-09 一种可提高耐压的局部非平衡超结结构 Expired - Fee Related CN106684120B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710138159.3A CN106684120B (zh) 2017-03-09 2017-03-09 一种可提高耐压的局部非平衡超结结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710138159.3A CN106684120B (zh) 2017-03-09 2017-03-09 一种可提高耐压的局部非平衡超结结构

Publications (2)

Publication Number Publication Date
CN106684120A CN106684120A (zh) 2017-05-17
CN106684120B true CN106684120B (zh) 2020-07-10

Family

ID=58825936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710138159.3A Expired - Fee Related CN106684120B (zh) 2017-03-09 2017-03-09 一种可提高耐压的局部非平衡超结结构

Country Status (1)

Country Link
CN (1) CN106684120B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064446B (zh) * 2022-08-18 2022-12-16 北京智芯微电子科技有限公司 超结半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494160A (zh) * 2002-09-25 2004-05-05 ��ʽ���綫֥ 功率半导体元件
CN103594523A (zh) * 2013-11-07 2014-02-19 哈尔滨工程大学 双层超结肖特基二极管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4851694B2 (ja) * 2004-08-24 2012-01-11 株式会社東芝 半導体装置の製造方法
DE102006061994B4 (de) * 2006-12-21 2011-05-05 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494160A (zh) * 2002-09-25 2004-05-05 ��ʽ���綫֥ 功率半导体元件
CN103594523A (zh) * 2013-11-07 2014-02-19 哈尔滨工程大学 双层超结肖特基二极管

Also Published As

Publication number Publication date
CN106684120A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
US7626233B2 (en) LDMOS device
CN108807548B (zh) 带有改良fom的可扩展的sgt结构
CN107482061B (zh) 超结器件及其制造方法
CN102184944B (zh) 一种横向功率器件的结终端结构
CN102376762B (zh) 超级结ldmos器件及制造方法
US9293559B2 (en) Dual trench-gate IGBT structure
CN103579353B (zh) 一种具有p型辅助埋层的半超结vdmos
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
US9960268B2 (en) Semiconductor devices, power semiconductor devices, and methods for forming a semiconductor device
CN109166922B (zh) 一种沟槽型超结功率终端结构及其制备方法
CN102751332B (zh) 耗尽型功率半导体器件及其制造方法
CN109037310B (zh) 一种超结功率器件终端结构及其制备方法
CN108074963B (zh) 超结器件及其制造方法
CN106887451B (zh) 超结器件及其制造方法
CN108110057B (zh) 超结金属氧化物场效应晶体管
CN108091684B (zh) 超结金属氧化物场效应晶体管
CN106684120B (zh) 一种可提高耐压的局部非平衡超结结构
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法
US20220209004A1 (en) Semi-SGT MOSFET Device and Method for Making the Same
CN112635331B (zh) 一种超级结功率器件的制备方法
CN109192777B (zh) 一种深槽半超结结构功率器件及制造方法
CN209071338U (zh) 超结mosfet终端结构
Lin et al. Design, simulation, and fabrication of metal–oxide–semiconductor field-effect transistor (MOSFET) with new termination structure
CN202736927U (zh) 耗尽型功率半导体器件
CN114512536B (zh) 超结半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200710