CN108922851B - 一种带有超结结构的沟槽型vdmos器件及其制作方法 - Google Patents
一种带有超结结构的沟槽型vdmos器件及其制作方法 Download PDFInfo
- Publication number
- CN108922851B CN108922851B CN201811010720.0A CN201811010720A CN108922851B CN 108922851 B CN108922851 B CN 108922851B CN 201811010720 A CN201811010720 A CN 201811010720A CN 108922851 B CN108922851 B CN 108922851B
- Authority
- CN
- China
- Prior art keywords
- type
- epitaxial layer
- groove
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 47
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims description 72
- 239000012535 impurity Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 abstract description 3
- 210000000746 body region Anatomy 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 16
- 238000000407 epitaxy Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Abstract
本发明公开了一种带有超结结构的沟槽型VDMOS器件及其制作方法，涉及半导体技术领域，制作方法包括：在第一外延层上生长氧化层掩膜，利用氧化层掩膜的阻挡刻蚀形成第一类沟槽和第二类沟槽，在第一类沟槽中填充氧化物，在第二类沟槽中填充氮化硅，去除氧化层掩膜和氧化物后生长形成第二外延层，第二外延层不仅填满第一类沟槽形成超结结构，还用于在第二类沟槽的侧壁作为沟槽VDMOS器件的体区，在第二类沟槽中形成栅极结构，并制作形成源区、介质层和金属层，从而可以制作得到带有超结结构的沟槽型VDMOS器件，工艺简单、易于实现。
Description
技术领域
本发明涉及半导体技术领域，尤其是一种带有超结结构的沟槽型VDMOS器件及其制作方法。
背景技术
为了节约能量，减少例如在直流到直流转换器中所使用的晶体管中的功率损耗尤为重要，在MOSFET(金属-氧化物半导体场效应晶体管)器件中，能够通过减小器件的导通电阻来减小功率损耗。但击穿电压与导通电阻成反比关系，所以当导通电阻减少时，会产生对击穿电压不利的影响。为了解决这一问题，引入了超结型MOSFET，其包括位于器件有源区以下的交替的P型区和N型区，交替的P型区和N型区理想的处于电荷平衡状态，从而这些区在反向电压条件下相互耗尽，能够更好的耐击穿。
超结型MOSFET通过P型柱和N型柱的缓冲层存在来实现一个更好的耐击穿，对于N沟道超结器件来说，目前P型柱的制作方法主要有如下三种：
(1)、采用深槽外延技术，制作得到的P型柱如图1所示。但此种技术的缺点在于需要使用外延设备以及外延之后的CMP(化学机械抛光)设备，成本较高，而且一般的厂家不会配备CMP设备，因此较难实现。
(2)、采用侧壁倾斜注入的方法，制作示意图如图2所示，这种方式的缺点是，由于采用注入方式形成P型柱/N型柱，注入以及后续扩散会造成杂质的高斯分布，沿注入方向杂质浓度不均匀，这样会造成P型柱/N型柱的缓冲层电荷不平衡，器件电特性下降。
(3)、采用多步外延并光刻注入的方法，制作示意图如图3所示，光刻注入后再做N型外延，光刻注入后再做N型外延，依次制作，然后通过热过程将P型注入区连到一起，从而形成P型柱，此种方法工艺繁琐、成本较高，同时受光刻对准精度影响较大。
上述三种常用的超结结构的制作工艺都比较复杂且制作难度较高，特别是当超结结构应用到沟槽型VDMOS器件时，由于沟槽型VDMOS器件本身就具有沟槽，更加加大了工艺实现的难度。
发明内容
本发明人针对上述问题及技术需求，提出了一种带有超结结构的沟槽型VDMOS器件及其制作方法，工艺简单易于实现，可以方便地制作得到带有超结结构的沟槽型VDMOS器件。
本发明的技术方案如下：
一种带有超结结构的沟槽型VDMOS器件的制作方法，该方法包括：
提供第一导电类型离子的衬底，在衬底上生长第一导电类型离子的第一外延层，在第一外延层上生长氧化层掩膜；
通过光刻及刻蚀工艺对氧化层掩膜和第一外延层进行刻蚀形成第一类沟槽，第一类沟槽包括第一外延层内的部分以及贯穿氧化层掩膜的部分；
在第一类沟槽内填充氧化物并完成氧化物的表面平坦化；
通过光刻及刻蚀工艺对氧化层掩膜和第一外延层进行刻蚀，在第一类沟槽的两侧分别刻蚀形成两个完全相同的第二类沟槽，第二类沟槽包括第一外延层内的部分以及贯穿氧化层掩膜的部分，第二类沟槽位于第一外延层内的部分的刻蚀深度远小于第一类沟槽位于第一外延层内的部分的刻蚀深度；
在第二类沟槽内填充氮化硅并完成氮化硅的表面平坦化；
刻蚀去除第一外延层上的所有氧化层掩膜以及第一类沟槽内的所有氧化物；
在第一外延层表面外延生长第二导电类型离子的第二外延层至高度与第二类沟槽内的氮化硅的上表面的高度一致，第二外延层完全填满第一类沟槽，完成第二外延层的表面平坦化；
刻蚀去除第二类沟槽中的所有氮化硅，在第二类沟槽的内壁生长形成栅极氧化层并填充多晶硅栅极；
在第二类沟槽的两侧对第二外延层进行第一导电类型离子的注入和驱入形成源区；
在第二类沟槽的上方生长介质层，并在介质层刻蚀出接触孔；
在器件的外表面制作金属层；
其中，第一导电类型离子和第二导电类型离子中一个为P型离子、另一个为N型离子。
其进一步的技术方案为，刻蚀去除第二类沟槽中的所有氮化硅，包括：
刻蚀去除第二类沟槽中位于氧化层掩膜部分的氮化硅，使得氮化硅的上表面与第二外延层的下表面齐平；
对第二类沟槽的侧壁注入浓度调节杂质；
刻蚀去除第二类沟槽中的其余所有氮化硅。
其进一步的技术方案为，对第二类沟槽的侧壁注入浓度调节杂质，包括：
若第二外延层的离子浓度高于预设沟道浓度，则注入第一导电类型离子的浓度调节杂质；
若第二外延层的离子浓度低于预设沟道浓度，则注入第二导电类型离子的浓度调节杂质。
其进一步的技术方案为，第一类沟槽位于第一外延层内的部分的刻蚀深度为10-20μm，第二类沟槽位于第一外延层内的部分的刻蚀深度为1-1.5μm。
其进一步的技术方案为，在第一类沟槽内填充氧化物，包括：
在第一类沟槽的宽度达到预设宽度时，向第一类沟槽内填充氧化物；
在第一类沟槽的宽度未达到预设宽度时，通过热氧化的方式将第一类沟槽内填满氧化物。
其进一步的技术方案为，氧化层掩膜的厚度与第一类沟槽位于第一外延层内的部分的刻蚀深度成正相关关系。
一种带有超结结构的沟槽型VDMOS器件，使用上述方法制作得到，该沟槽型VDMOS器件包括：
第一导电类型离子的衬底；
第一导电类型离子的第一外延层，第一外延层设置在衬底的上表面；
第一类沟槽，位于第一外延层的上部；
第二导电类型离子的第二外延层，第二外延层设置在第一外延层的上表面，且第二外延层填满第一类沟槽；
两个第二类沟槽，分别位于第一类沟槽的两侧，第二类沟槽贯穿第二外延层以及第一外延层的上部，且第二类沟槽位于第一外延层内的部分的刻蚀深度远小于第一类沟槽位于第一外延层内的部分的刻蚀深度；
栅极结构，包括栅极氧化层和多晶硅栅极，栅极氧化层位于第二类沟槽的内壁，多晶硅栅极设置在栅极氧化层的表面并填充满第二类沟槽；
源区，位于第二外延层的上部且位于第二类沟槽的两侧；
介质层，位于第二类沟槽的上方，且刻蚀有接触孔；
金属层，位于VDMOS器件的外表面；
其中，第一导电类型离子和第二导电类型离子中一个为P型离子、另一个为N型离子。
其进一步的技术方案为，第二类沟槽的侧壁还包括浓度调节杂质区，浓度调节杂质区注入有浓度调节杂质。
本发明的有益技术效果是：
本申请公开了一种带有超结结构的沟槽型VDMOS器件及其制作方法，工艺简单、易于实现，按照本申请公开的制作方法可以制作得到带有超结结构的沟槽型VDMOS器件，降低了工艺实现的难度。
附图说明
图1是目前常规的制作超结结构的一种制作工艺示意图。
图2是目前常规的制作超结结构的另一种制作工艺示意图；
图3是目前常规的制作超结结构的又一种制作工艺示意图；
图4是本申请公开的制作方法的流程图。
图5是本申请公开的制作方法的制作工艺示意图。
图6是本申请公开的制作方法的另一制作工艺示意图。
图7是本申请公开的制作方法的另一制作工艺示意图。
图8是本申请公开的制作方法的另一制作工艺示意图。
图9是本申请公开的制作方法的另一制作工艺示意图。
图10是本申请公开的制作方法的另一制作工艺示意图。
图11是本申请公开的制作方法的另一制作工艺示意图。
图12是本申请公开的制作方法的另一制作工艺示意图。
图13是本申请公开的制作方法的另一制作工艺示意图。
图14是本申请公开的制作方法的另一制作工艺示意图。
图15是本申请公开的制作方法的另一制作工艺示意图。
图16是本申请公开的制作方法的另一制作工艺示意图。
图17是本申请公开的制作方法的另一制作工艺示意图。
图18是采用本申请公开的制作方法制作得到的带有超结结构的沟槽型VDMOS器件的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种带有超结结构的沟槽型VDMOS器件及其制作方法，请参考图4示出的流程图，该方法包括如下步骤：
步骤1，提供第一导电类型离子的衬底10，在第一导电类型离子的衬底10上生长第一导电类型离子的第一外延层20，在第一外延层20上热氧化生长一层氧化层掩膜30，作为后续沟槽的掩膜。氧化层掩膜30的厚度视器件的沟槽的深度决定，通常沟槽的深度越深，氧化层掩膜30的厚度则越厚。第一导电类型离子为P型离子或N型离子，本申请以第一导电类型离子为N型离子为例，则衬底10为N型衬底、第一外延层20形成N型外延层，请参考图5。
步骤2，通过光刻及刻蚀工艺对氧化层掩膜30和第一外延层20进行刻蚀形成第一类沟槽，该步骤实际实现时分两步实现：第一步，先做第一类沟槽的光刻及氧化层掩膜30的刻蚀，如图6所示；第二步，在氧化层掩膜30的阻挡下，在第一外延层20内做深沟槽刻蚀，如图7所示，两步刻蚀后形成第一类沟槽，由图7可以看出第一类沟槽包括第一外延层20内的部分以及贯穿氧化层掩膜30的部分。第一类沟槽位于第一外延层20内的部分的比较典型的刻蚀深度为10-20μm，该刻蚀深度与氧化层掩膜30的厚度成正相关关系，比如该刻蚀深度为10μm时，氧化层掩膜30的厚度为1.5μm左右。
步骤3，在第一类沟槽内填充氧化物40，对于某些器件来说，若第一类沟槽的宽度较小未达到预设宽度时，可以通过沟槽内部热氧化的方式将第一类沟槽内填满，预设宽度可以自定义，比如为0.5μm。将第一类沟槽内部全部使用氧化物40填满之后，完成氧化物40的表面平坦化，如图8所示。由于氧化层掩膜30实际也是氧化物，因此本申请对氧化层掩膜30和氧化物40采用相同的纹理结构表示。
步骤4，通过光刻及刻蚀工艺对氧化层掩膜30和第一外延层20进行刻蚀，在第一类沟槽的两侧分别刻蚀形成两个完全相同的第二类沟槽，第二类沟槽的刻蚀实际实现时也分两步实现：第一步，先做第二类沟槽的光刻及氧化层掩膜30的刻蚀，如图9所示；第二步，在氧化层掩膜30的阻挡下，在第一外延层20内做浅沟槽刻蚀，如图10所示，两步刻蚀后形成第二类沟槽，由图10可以看出第二类沟槽包括第一外延层20内的部分以及贯穿氧化层掩膜30的部分。第二类沟槽位于第一外延层内20的部分的刻蚀深度远小于第一类沟槽位于第一外延层20内的部分的刻蚀深度，比较典型的刻蚀深度为1-1.5μm。
步骤5，在第二类沟槽内填充氮化硅50并完成氮化硅50的表面平坦化，如图11所示。此步骤中填充氮化硅50不能与步骤3中填充氧化物40互换，因为若氮化硅50厚度过厚，则会产生应力过大、开裂等问题，因此深度较深的第一类沟槽使用氧化物40填充、而深度较浅的第二类沟槽使用氮化硅50填充。
步骤6，刻蚀去除第一外延层20上的所有氧化层掩膜30以及第一类沟槽内的所有氧化物，该步骤采用湿法刻蚀。此时，第二类沟槽内部填充的氮化硅不会被去除，因此刻蚀完成后，第二类沟槽内填充的氮化硅凸起于第一外延层20的表面，如图12所示，且凸起的高度和氧化层掩膜30的厚度一致。
步骤7，在第一外延层20表面外延生长第二导电类型离子的第二外延层60至高度与第二类沟槽内的氮化硅50的上表面的高度一致，此时外延生长的第二外延层60会完全填满第一类沟槽，如图13所示。当第一导电类型离子为P型离子时，第二导电类型离子为N型离子；当第一导电类型离子为N型离子时，第二导电类型离子为P型离子。在本申请第一导电类型离子为N型离子的例子中，第二导电类型离子即为P型离子，则第二外延层60为P型外延层，本申请在第二外延层60中注入的P型离子为硼(B)离子，注入的浓度为13次方级。外延完成后进行第二外延层60的表面平坦化，使得第二外延层60与第二类沟槽内部填充的氮化硅50的上表面齐平。此步骤生成的第二外延层60，既作为超结结构的P型柱/N型柱(本申请举例中用于形成P型柱)，同时在第二类沟槽的侧壁，又作为沟槽VDMOS器件的体区。
步骤8，完成第二类沟槽侧壁注入。器件在实际设计时，超结结构的P型柱/N型柱浓度基本是固定的，比如在本申请的例子中，浓度为13次方级，但由于第二外延层同时作为沟槽VDMOS器件的体区，因此，为满足器件不同的开启电压，需要对器件的沟槽浓度做调节。具体做法为：
1、刻蚀去除第二类沟槽中位于氧化层掩膜30部分的氮化硅50，保留其在第一外延层20内的氮化硅50，使得氮化硅50的上表面与第二外延层60的下表面齐平，如图14所示。
2、对第二类沟槽的侧壁注入浓度调节杂质形成浓度调节杂质区70，如图15所示，若第二外延层60的离子浓度高于预设沟道浓度，则浓度调节杂质的离子类型与第一外延层20的离子类型相同，为第一导电类型离子；若第二外延层60的离子浓度低于预设沟道浓度，则浓度调节杂质的离子类型与第二外延层60的离子类型相同，为第二导电类型离子。也即在第二外延层60为P型外延层时，若P型外延浓度高于设计的沟道浓度，则注入N型杂质；若低于设计的沟道浓度，则注入P型杂质，从而对沟道浓度进行补偿。
3、刻蚀去除第二类沟槽中的其余所有氮化硅50，本步骤通常采用湿法腐蚀工艺，如图16所述。
步骤9，完成第二类沟槽的侧壁注入并刻蚀去除第二类沟槽中的所有氮化硅50后，在第二类沟槽的内壁生长形成栅极氧化层80并填充多晶硅栅极90，栅极氧化层80和多晶硅栅极90的制作采用传统工艺，本申请不进行赘述，如图17所示。
步骤10，在第二类沟槽的两侧对第二外延层60进行第一导电类型离子的注入和驱入形成源区100。在第二类沟槽的上方生长介质层110，并在介质层110刻蚀出接触孔。最后在器件的外表面制作金属层120，包括在介质层110的上表面、外露的第二外延层60的上表面，以及衬底10的下表面制作金属层120，金属层120通过接触孔与源区100连接。源区100、介质层110和金属层120的制作都采用传统工艺，本申请不进行赘述，制作完成后最终得到带有超结结构的沟槽型VDMOS器件，请参考图18，制作得到的沟槽型VDMOS器件包括：
第一导电类型离子的衬底10；
第一导电类型离子的第一外延层20，第一外延层20设置在衬底10的上表面；
第一类沟槽，位于第一外延层20的上部；
第二导电类型离子的第二外延层60，第二外延层60设置在第一外延层20的上表面，且第二外延层60填满第一类沟槽；
两个第二类沟槽，分别位于第一类沟槽的两侧，第二类沟槽贯穿第二外延层60以及第一外延层20的上部，且第二类沟槽位于第一外延层20内的部分的刻蚀深度远小于第一类沟槽位于第一外延层20内的部分的刻蚀深度；
栅极结构，包括栅极氧化层80和多晶硅栅极90，栅极氧化层80位于第二类沟槽的内壁，多晶硅栅极90设置在栅极氧化层80的表面并填充满第二类沟槽；
源区100，位于第二外延层60的上部且位于第二类沟槽的两侧；
介质层110，位于第二类沟槽的上方，且刻蚀有接触孔；
金属层120，位于VDMOS器件的外表面。
制作得到的沟槽型VDMOS器件其余结构特点可以由上述制作方法得到，本申请不再一一介绍。
以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。
Claims (7)
1.一种带有超结结构的沟槽型VDMOS器件的制作方法，其特征在于，所述方法包括：
提供第一导电类型离子的衬底，在所述衬底上生长第一导电类型离子的第一外延层，在所述第一外延层上生长氧化层掩膜；
通过光刻及刻蚀工艺对所述氧化层掩膜和所述第一外延层进行刻蚀形成第一类沟槽，所述第一类沟槽包括所述第一外延层内的部分以及贯穿所述氧化层掩膜的部分；
在所述第一类沟槽内填充氧化物并完成所述氧化物的表面平坦化；
通过光刻及刻蚀工艺对所述氧化层掩膜和所述第一外延层进行刻蚀，在所述第一类沟槽的两侧分别刻蚀形成两个完全相同的第二类沟槽，所述第二类沟槽包括所述第一外延层内的部分以及贯穿所述氧化层掩膜的部分，所述第一类沟槽位于所述第一外延层内的部分的刻蚀深度为10-20μm，所述第二类沟槽位于所述第一外延层内的部分的刻蚀深度为1-1.5μm；
在所述第二类沟槽内填充氮化硅并完成所述氮化硅的表面平坦化；
刻蚀去除所述第一外延层上的所有氧化层掩膜以及所述第一类沟槽内的所有氧化物；
在所述第一外延层表面外延生长第二导电类型离子的第二外延层至高度与所述第二类沟槽内的氮化硅的上表面的高度一致，所述第二外延层完全填满所述第一类沟槽，完成所述第二外延层的表面平坦化；
刻蚀去除所述第二类沟槽中的所有氮化硅，在所述第二类沟槽的内壁生长形成栅极氧化层并填充多晶硅栅极；
在所述第二类沟槽的两侧对所述第二外延层进行第一导电类型离子的注入和驱入形成源区；
在所述第二类沟槽的上方生长介质层，并在所述介质层刻蚀出接触孔；
在器件的外表面制作金属层；
其中，所述第一导电类型离子和所述第二导电类型离子中一个为P型离子、另一个为N型离子。
2.根据权利要求1所述的方法，其特征在于，所述刻蚀去除所述第二类沟槽中的所有氮化硅，包括：
刻蚀去除所述第二类沟槽中位于所述氧化层掩膜部分的氮化硅，使得所述氮化硅的上表面与所述第二外延层的下表面齐平；
对所述第二类沟槽的侧壁注入浓度调节杂质；
刻蚀去除所述第二类沟槽中的其余所有氮化硅。
3.根据权利要求2所述的方法，其特征在于，所述对所述第二类沟槽的侧壁注入浓度调节杂质，包括：
若所述第二外延层的离子浓度高于预设沟道浓度，则注入第一导电类型离子的浓度调节杂质；
若所述第二外延层的离子浓度低于所述预设沟道浓度，则注入第二导电类型离子的浓度调节杂质。
4.根据权利要求1至3任一所述的方法，其特征在于，在所述第一类沟槽内填充氧化物，包括：
在所述第一类沟槽的宽度达到预设宽度时，向所述第一类沟槽内填充氧化物；
在所述第一类沟槽的宽度未达到所述预设宽度时，通过热氧化的方式将所述第一类沟槽内填满氧化物。
5.根据权利要求1至3任一所述的方法，其特征在于，所述氧化层掩膜的厚度与所述第一类沟槽位于所述第一外延层内的部分的刻蚀深度成正相关关系。
6.一种带有超结结构的沟槽型VDMOS器件，使用如权利要求1至5任一所述的方法制作得到，其特征在于，所述沟槽型VDMOS器件包括：
第一导电类型离子的衬底；
第一导电类型离子的第一外延层，所述第一外延层设置在所述衬底的上表面；
第一类沟槽，位于所述第一外延层的上部；
第二导电类型离子的第二外延层，所述第二外延层设置在所述第一外延层的上表面，且所述第二外延层填满所述第一类沟槽；
两个第二类沟槽，分别位于所述第一类沟槽的两侧，所述第二类沟槽贯穿所述第二外延层以及第一外延层的上部，所述第一类沟槽位于所述第一外延层内的部分的刻蚀深度为10-20μm，所述第二类沟槽位于所述第一外延层内的部分的刻蚀深度为1-1.5μm；
栅极结构，包括栅极氧化层和多晶硅栅极，所述栅极氧化层位于所述第二类沟槽的内壁，所述多晶硅栅极设置在所述栅极氧化层的表面并填充满所述第二类沟槽；
源区，位于所述第二外延层的上部且位于所述第二类沟槽的两侧；
介质层，位于所述第二类沟槽的上方，且刻蚀有接触孔；
金属层，位于所述VDMOS器件的外表面；
其中，所述第一导电类型离子和所述第二导电类型离子中一个为P型离子、另一个为N型离子。
7.根据权利要求6所述沟槽型VDMOS器件，其特征在于，
所述第二类沟槽的侧壁还包括浓度调节杂质区，所述浓度调节杂质区注入有浓度调节杂质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811010720.0A CN108922851B (zh) | 2018-08-31 | 2018-08-31 | 一种带有超结结构的沟槽型vdmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811010720.0A CN108922851B (zh) | 2018-08-31 | 2018-08-31 | 一种带有超结结构的沟槽型vdmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108922851A CN108922851A (zh) | 2018-11-30 |
| CN108922851B true CN108922851B (zh) | 2023-09-29 |
Family
ID=64407272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811010720.0A Active CN108922851B (zh) | 2018-08-31 | 2018-08-31 | 一种带有超结结构的沟槽型vdmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108922851B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224606A (ja) * | 2008-03-17 | 2009-10-01 | Shin Etsu Handotai Co Ltd | スーパージャンクション構造を有する半導体素子の製造方法 |
| CN103579003A (zh) * | 2012-08-09 | 2014-02-12 | 北大方正集团有限公司 | 一种制作超结mosfet的方法 |
| CN106298868A (zh) * | 2015-06-03 | 2017-01-04 | 北大方正集团有限公司 | 一种超结mosfet结构及其制备方法 |
| CN107331706A (zh) * | 2017-05-27 | 2017-11-07 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结器件及其制造方法 |
| CN107591453A (zh) * | 2017-10-24 | 2018-01-16 | 贵州芯长征科技有限公司 | 沟槽栅超结mosfet器件及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI488309B (zh) * | 2013-05-31 | 2015-06-11 | 碩頡科技股份有限公司 | 溝渠式閘極金氧半場效電晶體及其製造方法 |
-
2018
- 2018-08-31 CN CN201811010720.0A patent/CN108922851B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224606A (ja) * | 2008-03-17 | 2009-10-01 | Shin Etsu Handotai Co Ltd | スーパージャンクション構造を有する半導体素子の製造方法 |
| CN103579003A (zh) * | 2012-08-09 | 2014-02-12 | 北大方正集团有限公司 | 一种制作超结mosfet的方法 |
| CN106298868A (zh) * | 2015-06-03 | 2017-01-04 | 北大方正集团有限公司 | 一种超结mosfet结构及其制备方法 |
| CN107331706A (zh) * | 2017-05-27 | 2017-11-07 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结器件及其制造方法 |
| CN107591453A (zh) * | 2017-10-24 | 2018-01-16 | 贵州芯长征科技有限公司 | 沟槽栅超结mosfet器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108922851A (zh) | 2018-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9466700B2 (en) | Semiconductor device and method of fabricating same | |
| KR101630734B1 (ko) | 전력 소자 | |
| US7790549B2 (en) | Configurations and methods for manufacturing charge balanced devices | |
| US9368614B2 (en) | Flexibly scalable charge balanced vertical semiconductor power devices with a super-junction structure | |
| US20070290260A1 (en) | Trench Type Mosfet And Method Of Fabricating The Same | |
| US9899477B2 (en) | Edge termination structure having a termination charge region below a recessed field oxide region | |
| TWI442569B (zh) | 包含具有超接面之溝渠金屬氧化物半導體場效應電晶體之半導體裝置 | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| US7482645B2 (en) | Method and structure for making a top-side contact to a substrate | |
| JP2008546216A (ja) | 電荷平衡電界効果トランジスタ | |
| JP2013503491A (ja) | スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス | |
| US9000516B2 (en) | Super-junction device and method of forming the same | |
| JP2007158275A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| CN103137661B (zh) | 横向双扩散金属氧化物半导体器件及其制造方法 | |
| US20120228699A1 (en) | Methods for fabricating transistors including one or more circular trenches | |
| US9224806B2 (en) | Edge termination structure with trench isolation regions | |
| CN110957357B (zh) | 屏蔽栅极式金氧半场效应晶体管的制造方法 | |
| CN108091683B (zh) | 半导体功率器件的超结结构及其制作方法 | |
| CN112909095B (zh) | Ldmos器件及工艺方法 | |
| CN108922851B (zh) | 一种带有超结结构的沟槽型vdmos器件及其制作方法 | |
| KR20130036501A (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| KR101801406B1 (ko) | 반도체 장치 및 관련 제조 방법 | |
| JP2002016250A (ja) | 半導体装置及びその製造方法 | |
| KR102062050B1 (ko) | 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 12th Floor, Jizhi Business Plaza, No. 19, Erquan East Road, Xishan District, Wuxi City, Jiangsu Province, 214100 Applicant after: JIANGSU LIJUAN POWER SEMICONDUCTOR CO.,LTD. Address before: Room 1209, South Building, Lihu Science and Technology Innovation Center, No. 11 Wuhu Avenue, Wuxi City, Jiangsu Province 214067 Applicant before: JIANGSU LIJUAN POWER SEMICONDUCTOR CO.,LTD. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |