CN106298868A - 一种超结mosfet结构及其制备方法 - Google Patents
一种超结mosfet结构及其制备方法 Download PDFInfo
- Publication number
- CN106298868A CN106298868A CN201510299688.2A CN201510299688A CN106298868A CN 106298868 A CN106298868 A CN 106298868A CN 201510299688 A CN201510299688 A CN 201510299688A CN 106298868 A CN106298868 A CN 106298868A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon substrate
- district
- type
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 73
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 70
- 229910052710 silicon Inorganic materials 0.000 claims description 70
- 239000010703 silicon Substances 0.000 claims description 70
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 35
- 229910052760 oxygen Inorganic materials 0.000 claims description 35
- 239000001301 oxygen Substances 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 6
- 238000005422 blasting Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 8
- 238000001259 photo etching Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 135
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种超结MOSFET结构及其制备方法，采用深槽刻蚀技术，避免了传统工艺中多次光刻、离子注入以及外延生长等复杂工艺，有效降低了制造成本，且通过在超结MOSFET中生长厚氧区，在保证导通电阻的同时有效提高了器件的击穿电压。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种超结MOSFET结构及其制备方法。
背景技术
为了节约能量，减少例如在直流到直流转换器中所使用的晶体管中的功率损耗，目前在MOSFET器件中，能够通过减小器件的导通电阻来减小功率损耗。但是，MOSFET器件的击穿电压与导通电阻呈正比关系，所述当导通电阻减小时，会对击穿电压产生不利的影响。为了解决这一问题，引入了超结MOSFET，其包括位于器件有源区一下的交替的P型区和N型区，超结MOSFET中交替的P型区和N型区理想的处于电荷平衡状态，从而这些区在反向电压条件下相互耗尽，能够更好的耐击穿。但是，目前超结MOSFET中P型区和N型区的制作方法有以下三种，以N沟道P型柱的超结MOSFET为例进行说明：
方法一：如图1所示的深槽外延技术，但该技术需使用外延设备以及外延之后的CMP(化学机械抛光)设备，成本较高。而且一般的芯片生产厂家不会配备外延设备，量产较难。
方法二：如图2所示的侧壁倾斜注入，但该方法由于采用注入方式形成P柱，注入以及后续扩散会造成杂质的高斯分布，沿注入方向杂质浓度不均匀，这样会造成P型柱N型柱的漂移层电荷不平衡，MOSFET器件的电特性下降。同时由于倾斜注入的稳定性和重复性相对较差，不能用于批量生产。
方法三：如图3所示的多步外延并光刻注入，该方法通过光刻注入后再做N型外延，光刻注入后再做N型外延，通过热过程将P型注入区连到一起，形成P柱，此种方法工艺繁琐，成本较高，同时受光刻对准精度影响太大。
以上三种超结MOSFET的制备方法均不能够保证其电学特性的稳定性，且制备工艺复杂，不利于批量生产。
发明内容
为了解决上述技术问题，本发明提供了一种超结MOSFET结构及其制备方法，解决了超结MOSFET稳定性差，且制备工艺复杂的问题。
依据本发明的一个方面，提供了一种超结MOSFET结构，包括：
硅衬底，在硅衬底上开设有多个沟槽；
沟槽内形成有厚氧区；
厚氧区与沟槽内壁之间形成有扩散柱，其中，扩散柱的掺杂类型与硅衬底的掺杂类型相反；
源区，位于相接于扩散柱的一侧，并与硅衬底未接触；其中，源区的掺杂类型与硅衬底的掺杂类型相同；
硅体区，包覆于源区外部，且与扩散柱相接；其中，硅体区的掺杂类型与硅衬底的掺杂类型相反；
栅氧多晶层，平铺于硅衬底设有源区的一侧，且栅氧多晶层与硅体区和源区相接；
介质层，包覆于栅氧多晶层外部，且与源区相接；以及
金属层，包覆于介质层外部，且与硅衬底相接。
其中，硅衬底的掺杂类型为N型或P型；扩散柱的掺杂类型为P型或N型。
其中，硅衬底包括：衬底层和外延层，沟槽开设于外延层上。
其中，栅氧多晶层包括：栅氧层和多晶层，栅氧层覆盖于硅体区和源区的外表面，多晶层覆盖于栅氧层。
依据本发明的另一个方面，还提供了一种超结MOSFET的制备方法包括：
提供硅衬底，并在硅衬底的一外表面上刻蚀沟槽；
在沟槽内淀积重掺杂多晶硅层，并将重掺杂多晶硅层中的杂质扩散到硅衬底中，形成扩散柱；其中，重掺杂多晶硅层的掺杂类型与硅衬底的掺杂类型相反；
对重掺杂多晶硅进行氧化直至填满沟槽，形成厚氧区；
在扩散柱外表面预设的硅体区，注入与扩散柱掺杂类型相同的离子；
在扩散柱与硅体区之间的预设源区，注入与硅体区掺杂类型相反的离子，形成源极；
在硅体区和源区上制备栅氧多晶层，形成栅极；
在栅氧多晶层上制备介质层和金属层，形成漏极。
其中，硅衬底包括衬底层和外延层，提供硅衬底，并在硅衬底的一外表面上刻蚀沟槽的步骤包括：
在外延层的外表面生长第一氧化层；
对第一氧化层进行刻蚀处理，形成氧化层窗口；
对氧化层窗口暴露的外延层部分进行刻蚀，形成沟槽。
其中，在沟槽内淀积重掺杂多晶硅层，并将重掺杂多晶硅层中的杂质扩散到硅衬底中，形成扩散柱的步骤包括：
对沟槽内壁进行氧化生成第二氧化层；
在氧化后的沟槽内淀积重掺杂多晶硅层，重掺杂多晶硅层的掺杂类型与硅衬底的掺杂类型相反；
在第二氧化层的保护下，将重掺杂多晶硅层中的杂质扩散到硅衬底中，形成扩散柱。
其中，在对重掺杂多晶硅进行氧化直至填满沟槽，形成厚氧区的步骤之后，还包括：
对硅衬底经氧化后的外表面进行抛光处理，直至露出扩散柱。
其中，栅氧多晶层包括：栅氧层和多晶层，在硅体区和源区上制备栅氧多晶层，形成栅极的步骤包括：
在硅体区和源区上淀积栅氧层；
在栅氧层上淀积多晶层；
对多晶层进行刻蚀，形成栅极。
其中，在栅氧多晶层上制备介质层和金属层，形成漏极的步骤包括：
在栅氧多晶层的表面制备介质层；
在介质层的表面沉积金属层，形成漏极。
其中，硅衬底的掺杂类型为N型或P型；扩散柱的掺杂类型为P型或N型。
其中，重掺杂多晶硅层的宽度大于沟槽宽度的1/4。
本发明的实施例的有益效果是：一种超结MOSFET结构及其制备方法，其结构包括：硅衬底，形成于硅衬底沟槽内的厚氧区，厚氧区与沟槽之间的扩散柱以及源区、硅体区、栅氧多晶层、介质层和金属层。通过增加厚氧区可在保证超结MOSFET导通电阻小的同时，大大增大了击穿电压，提高了其耐击穿特性；采用深槽刻蚀技术，避免了传统工艺中多次光刻、离子注入以及外延生长等复杂工艺，有效降低了制造成本。
附图说明
图1表示现有技术中超结MOSFET中P型区和N型区的制作方法一；
图2表示现有技术中超结MOSFET中P型区和N型区的制作方法二；
图3表示现有技术中超结MOSFET中P型区和N型区的制作方法三；
图4表示本发明的超结MOSFET的结构示意图；
图5表示本发明的超结MOSFET的制备方法的流程示意图；
图6表示本发明实施例中步骤10的制备过程中的结构示意图一；
图7表示本发明实施例中步骤10的制备过程中的结构示意图二；
图8表示本发明实施例中步骤10的制备过程中的结构示意图三；
图9表示本发明实施例中步骤20的制备过程中的结构示意图一；
图10表示本发明实施例中步骤20的制备过程中的结构示意图二；
图11表示本发明实施例中步骤20的制备过程中的结构示意图三；
图12表示本发明实施例中步骤30的制备过程中的结构示意图；
图13表示本发明实施例中表面CMP处理过程中的结构示意图。
其中图中：1、硅体区，2、厚氧区，3、扩散柱，4、源区，5、硅体区，6、栅氧多晶层，7、介质层，8、金属层；
11、硅衬底，12、外延层；
61、栅氧层、62、多晶层。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。虽然附图中显示了本发明的示例性实施例，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
实施例
为了节约能量，减少晶体管的功率损耗，应尽量减小晶体管的导通电阻；但由于击穿电压与导通电阻呈正比关系，为了解决这一问题引入了超结型晶体管，即超结MOSFET，以提高器件的耐击穿特性。如图4所示，本发明实施例提供了一种超结MOSFET结构，具体包括：硅衬底1、厚氧区2、扩散柱3、源区4、硅体区5、栅氧多晶层6、介质层7和金属层8。其中，
硅衬底1上开设有多个沟槽，在沟槽内形成有厚氧区2，厚氧区2和沟槽内壁之间形成有扩散柱3，且扩散柱3的掺杂类型与硅衬底1的掺杂类型相反。
扩散柱3的一侧设置有源区4，且源区4未与硅衬底1接触，源区4的掺杂类型与硅衬底1的掺杂类型相同，在源区4外部包覆有硅体区5，硅体区5与扩散柱3相接触，硅体区5的掺杂类型与硅衬底1的掺杂类型相反，即源区4与硅体区5的掺杂类型相反，这样，在硅衬底1与硅体区5之间形成第一PN结结构，在源区4和硅体区5之间形成第二PN结结构。其中，源区4作为该超结MOSFET的源极。
在硅衬底1设置有源区4的一侧面上平铺有栅氧多晶层6，栅氧多晶层6与硅体区5和源区4相接触。栅氧多晶层6作为超结MOSFET的栅极。在源极和栅极之间有源区4和硅体区5之间的第二PN结结构。
在栅氧多晶层6外部包覆有介质层7，介质层7与源区4相接触。
在介质层7的外部包覆有金属层8，金属层8与硅衬底相接触，金属层8作为该超结MOSFET的漏极，在源极与漏极依次有第二PN结结构和第一PN结结构；在栅极与漏极之间有第一PN结结构。
设置扩散柱3有效地降低了导通电阻，设置厚氧区2大大增强了该超结MOSFET的耐击穿特性。
其中，以上超结MOSFET结构既适用于N沟道增强型，又适用于P沟道增强型，故硅衬底1的掺杂类型可以为N型或P型，对应的扩散柱的掺杂类型可以为P型或N型。
其中，上述硅衬底1的结构具体可包括：衬底层11和外延层12，沟槽开设与外延层12上。
其中，栅氧多晶层6的具体结构可包括：栅氧层61和多晶层62，栅氧层61覆盖于硅体区5和源区4的外表面，多晶层62覆盖于栅氧层61上。
依据本发明实施例的另一个方面，还提供了一种超结MOSFET的制备方法，具体可包括如图5所示的步骤：
步骤10：提供硅衬底，并在硅衬底的一外表面上刻蚀沟槽。
步骤20：在沟槽内淀积重掺杂多晶硅层，并将重掺杂多晶硅层中的杂质扩散到硅衬底中，形成扩散柱。
其中，重掺杂多晶硅层的掺杂类型与硅衬底的掺杂类型相反。
步骤30：对重掺杂多晶硅进行氧化直至填满沟槽，形成厚氧区。
步骤40：在扩散柱外表面预设的硅体区，注入与扩散柱掺杂类型相同的离子。
步骤50：在扩散柱与硅体区之间的预设源区，注入与硅体区掺杂类型相反的离子，形成源极。
步骤60：在硅体区和源区上制备栅氧多晶层，形成栅极。
步骤70：在栅氧多晶层上制备介质层和金属层，形成漏极。
具体地，硅衬底包括衬底层和外延层，步骤10具体可包括：如图6所示，在外延层的外表面生长第一氧化层；在外延层上通过热氧化方式生长一层氧化硅，该第一氧化层的厚度可根据后续沟槽的深度设计，通常沟槽深度越深，该第一氧化层的厚度越厚，例如10um深的沟槽，该层第一氧化层的厚度要达到700nm。第一氧化层可起到表面保护的作用，在沟槽刻蚀时起掩蔽作用，亦可在扩散时和离子注入时起到掩蔽作用。第一氧化层可以是硅衬底氧化成的二氧化硅，亦可用其他材料代替，例如：氧化铝、氮化硅以及其他一些金属薄膜(锑Ti)等。
对第一氧化层进行刻蚀处理，形成氧化层窗口；如图7所示，对第一氧化层呢过进行光刻，并完成氧化层刻蚀去胶，形成氧化层窗口。
对氧化层窗口暴露的外延层部分进行刻蚀，形成沟槽；如图8所示，在第一氧化层的掩蔽作用下做沟槽刻蚀，刻蚀工艺与现有技术中的沟槽刻蚀类似，故不再详细赘述。
其中，步骤20可具体包括以下步骤：对沟槽内壁进行氧化生成第二氧化层；如图9所示，在沟槽内壁进行热氧化，生成第二氧化层，厚度通常在0.1nm～0.3nm的范围内，优选地可选0.2nm的厚度。第二氧化层的作用是在后续重掺杂多晶硅向外延层扩散时作为界面保护层，放置扩散过程对界面造成的损伤。
在氧化后的沟槽内淀积重掺杂多晶硅层，重掺杂多晶硅层的掺杂类型与硅衬底的掺杂类型相反；如图10所示，在第二氧化层表面积淀一层重掺杂多晶硅，厚度可根据沟槽的宽度而设计，一般沟槽宽度越宽，该重掺杂多晶硅层的厚度越厚，一般情况下，沟槽宽度需小于4倍的重掺杂多晶硅层的厚度，即重掺杂多晶硅层的宽度大于沟槽宽度的1/4。
在第二氧化层的保护下，将重掺杂多晶硅层中的杂质扩散到硅衬底中，形成扩散柱；如图11所示，采用高温退火工艺，使重掺杂多晶硅层中的掺杂杂质向外延层扩散，最终在沟槽靠近外延层的侧壁形成一层扩散柱，由于有第一氧化层和第二氧化层的保护，外延层的表面不会受到杂质扩散的影响，使得形成的扩散柱中杂质分布更加均匀。
其中，如图12所示，对重掺杂多晶硅进行氧化直至填满沟槽，形成厚氧区，由于增设厚氧区可提高器件的耐击穿特性，在该步骤之后，还包括以下步骤：对硅衬底经氧化后的外表面进行抛光处理，直至露出扩散柱，如图13所示，对目前的器件进行表面CMP处理，完成器件的平坦化。
其中，如图4所示，栅氧多晶层包括：栅氧层和多晶层，在硅体区和源区上制备栅氧多晶层，形成栅极的步骤包括：在硅体区和源区上淀积栅氧层；在栅氧层上淀积多晶层；对多晶层进行刻蚀，形成栅极。
其中，在栅氧多晶层上制备介质层和金属层，形成漏极的步骤包括：在栅氧多晶层的表面制备介质层；在介质层的表面沉积金属层，形成漏极。
制得指出的是，以上所提及的热氧化生长、刻蚀、积淀、高温退火以及表面CMP等制造工艺，均是现有技术中已发展成熟的制备工艺，具体的生产氛围与各制造工艺的特点相关，可根据器件所需具体设定，本领域技术人员应该能够理解如何具体设定，故在此不再一一举例说明。
其中，以上所述的制备方法均适用于制备N沟道增强型超结MOSFET和P沟道增强超结MOSFET器件，硅衬底的掺杂类型为N型或P型；扩散柱的掺杂类型为P型或N型。
以上所述的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明所述的原理前提下还可以作出若干改进和润饰，这些改进和润饰也在本发明的保护范围内。
Claims (12)
1.一种超结MOSFET结构，其特征在于，包括：
硅衬底，在所述硅衬底上开设有多个沟槽；
所述沟槽内形成有厚氧区；
所述厚氧区与所述沟槽内壁之间形成有扩散柱，其中，所述扩散柱的掺杂类型与所述硅衬底的掺杂类型相反；
源区，位于相接于所述扩散柱的一侧，并与所述硅衬底未接触；其中，所述源区的掺杂类型与所述硅衬底的掺杂类型相同；
硅体区，包覆于所述源区外部，且与所述扩散柱相接；其中，所述硅体区的掺杂类型与所述硅衬底的掺杂类型相反；
栅氧多晶层，平铺于所述硅衬底设有源区的一侧，且所述栅氧多晶层与所述硅体区和所述源区相接；
介质层，包覆于所述栅氧多晶层外部，且与所述源区相接；以及
金属层，包覆于所述介质层外部，且与所述硅衬底相接。
2.根据权利要求1所述的超结MOSFET结构，其特征在于，所述硅衬底的掺杂类型为N型或P型；所述扩散柱的掺杂类型为P型或N型。
3.根据权利要求1所述的超结MOSFET结构，其特征在于，所述硅衬底包括：衬底层和外延层，所述沟槽开设于所述外延层上。
4.根据权利要求1所述的超结MOSFET结构，其特征在于，所述栅氧多晶层包括：栅氧层和多晶层，所述栅氧层覆盖于所述硅体区和源区的外表面，所述多晶层覆盖于所述栅氧层。
5.一种超结MOSFET的制备方法，其特征在于，包括：
提供硅衬底，并在所述硅衬底的一外表面上刻蚀沟槽；
在沟槽内淀积重掺杂多晶硅层，并将所述重掺杂多晶硅层中的杂质扩散到所述硅衬底中，形成扩散柱；其中，所述重掺杂多晶硅层的掺杂类型与所述硅衬底的掺杂类型相反；
对所述重掺杂多晶硅进行氧化直至填满所述沟槽，形成厚氧区；
在所述扩散柱外表面预设的硅体区，注入与所述扩散柱掺杂类型相同的离子；
在所述扩散柱与所述硅体区之间的预设源区，注入与所述硅体区掺杂类型相反的离子，形成源极；
在所述硅体区和所述源区上制备栅氧多晶层，形成栅极；
在所述栅氧多晶层上制备介质层和金属层，形成漏极。
6.根据权利要求5所述的超结MOSFET的制备方法，其特征在于，所述硅衬底包括衬底层和外延层，所述提供硅衬底，并在所述硅衬底的一外表面上刻蚀沟槽的步骤包括：
在所述外延层的外表面生长第一氧化层；
对所述第一氧化层进行刻蚀处理，形成氧化层窗口；
对所述氧化层窗口暴露的外延层部分进行刻蚀，形成所述沟槽。
7.根据权利要求5或6所述的超结MOSFET的制备方法，其特征在于，在沟槽内淀积重掺杂多晶硅层，并将所述重掺杂多晶硅层中的杂质扩散到所述硅衬底中，形成扩散柱的步骤包括：
对所述沟槽内壁进行氧化生成第二氧化层；
在氧化后的沟槽内淀积重掺杂多晶硅层，所述重掺杂多晶硅层的掺杂类型与所述硅衬底的掺杂类型相反；
在所述第二氧化层的保护下，将所述重掺杂多晶硅层中的杂质扩散到所述硅衬底中，形成扩散柱。
8.根据权利要求7所述的超结MOSFET的制备方法，其特征在于，在对所述重掺杂多晶硅进行氧化直至填满所述沟槽，形成厚氧区的步骤之后，还包括：
对所述硅衬底经氧化后的外表面进行抛光处理，直至露出所述扩散柱。
9.根据权利要求5所述的超结MOSFET的制备方法，其特征在于，所述栅氧多晶层包括：栅氧层和多晶层，在所述硅体区和所述源区上制备栅氧多晶层，形成栅极的步骤包括：
在所述硅体区和所述源区上淀积栅氧层；
在所述栅氧层上淀积多晶层；
对所述多晶层进行刻蚀，形成栅极。
10.根据权利要求5所述的超结MOSFET的制备方法，其特征在于，在所述栅氧多晶层上制备介质层和金属层，形成漏极的步骤包括：
在所述栅氧多晶层的表面制备介质层；
在所述介质层的表面沉积金属层，形成漏极。
11.根据权利要求5所述的超结MOSFET的制备方法，其特征在于，所述硅衬底的掺杂类型为N型或P型；所述扩散柱的掺杂类型为P型或N型。
12.根据权利要求5所述的超结MOSFET的制备方法，其特征在于，所述重掺杂多晶硅层的宽度大于所述沟槽宽度的1/4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510299688.2A CN106298868B (zh) | 2015-06-03 | 2015-06-03 | 一种超结mosfet结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510299688.2A CN106298868B (zh) | 2015-06-03 | 2015-06-03 | 一种超结mosfet结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298868A true CN106298868A (zh) | 2017-01-04 |
| CN106298868B CN106298868B (zh) | 2019-10-15 |
Family
ID=57656413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510299688.2A Active CN106298868B (zh) | 2015-06-03 | 2015-06-03 | 一种超结mosfet结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298868B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108922851A (zh) * | 2018-08-31 | 2018-11-30 | 江苏丽隽功率半导体有限公司 | 一种带有超结结构的沟槽型vdmos器件及其制作方法 |
| CN114864696A (zh) * | 2022-04-22 | 2022-08-05 | 捷捷微电(上海)科技有限公司 | 一种sjmos器件结构及其制作工艺 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958283A (zh) * | 2009-07-09 | 2011-01-26 | 上海华虹Nec电子有限公司 | 获得交替排列的p型和n型半导体薄层结构的方法及结构 |
-
2015
- 2015-06-03 CN CN201510299688.2A patent/CN106298868B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958283A (zh) * | 2009-07-09 | 2011-01-26 | 上海华虹Nec电子有限公司 | 获得交替排列的p型和n型半导体薄层结构的方法及结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108922851A (zh) * | 2018-08-31 | 2018-11-30 | 江苏丽隽功率半导体有限公司 | 一种带有超结结构的沟槽型vdmos器件及其制作方法 |
| CN108922851B (zh) * | 2018-08-31 | 2023-09-29 | 江苏丽隽功率半导体有限公司 | 一种带有超结结构的沟槽型vdmos器件及其制作方法 |
| CN114864696A (zh) * | 2022-04-22 | 2022-08-05 | 捷捷微电(上海)科技有限公司 | 一种sjmos器件结构及其制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298868B (zh) | 2019-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915500B (zh) | 垂直功率mosfet | |
| CN101083282B (zh) | 具有下表面沟槽电荷补偿区域的半导体器件及方法 | |
| US9142666B2 (en) | Integrated electronic device and method for manufacturing thereof | |
| CN105185829B (zh) | 功率晶体管及其制备方法 | |
| CN111081759B (zh) | 一种增强型碳化硅mosfet器件及其制造方法 | |
| CN105405895B (zh) | 一种低存储电荷快恢复二极管芯片 | |
| TW201301401A (zh) | 在基於溝槽的碳化矽功率裝置中的分裂柵結構 | |
| CN101872724A (zh) | 超级结mosfet的制作方法 | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| CN108598150A (zh) | 一种横向变掺杂-结终端延伸复合终端结构及其制造方法 | |
| CN101958283A (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| TW201242028A (en) | Circular trenches transistor, methods for fabricating circular trenches transistor and power conversion system using circular trenches transistor | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN113823567A (zh) | 一种优化电场特性的分裂栅沟槽mos及其制造方法 | |
| CN106298868A (zh) | 一种超结mosfet结构及其制备方法 | |
| CN102157377A (zh) | 超结vdmos器件及其制造方法 | |
| CN104576723B (zh) | 一种具有高开态电流的n型隧穿场效应晶体管 | |
| WO2019196700A1 (zh) | 碳化硅功率器件终端结构的制造方法 | |
| CN106409675A (zh) | 耗尽型功率晶体管的制造方法 | |
| CN107818920B (zh) | 屏蔽栅沟槽mosfet的栅氧层结构及制造方法 | |
| CN115513172A (zh) | 半导体结构及其制备方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220727 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871 room 808, founder building, Zhongguancun, 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |