CN114864696A - 一种sjmos器件结构及其制作工艺 - Google Patents

一种sjmos器件结构及其制作工艺 Download PDF

Info

Publication number
CN114864696A
CN114864696A CN202210424549.8A CN202210424549A CN114864696A CN 114864696 A CN114864696 A CN 114864696A CN 202210424549 A CN202210424549 A CN 202210424549A CN 114864696 A CN114864696 A CN 114864696A
Authority
CN
China
Prior art keywords
region
layer
column
grid
body region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210424549.8A
Other languages
English (en)
Inventor
刘静
黄健
孙闫涛
顾昀浦
宋跃桦
吴平丽
张楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Jiejie Microelectronics Shanghai Technology Co ltd
Original Assignee
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Jiejie Microelectronics Shanghai Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU JIEJIE MICROELECTRONICS CO Ltd, Jiejie Microelectronics Shanghai Technology Co ltd filed Critical JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority to CN202210424549.8A priority Critical patent/CN114864696A/zh
Publication of CN114864696A publication Critical patent/CN114864696A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Abstract

本发明公开了一种SJMOS器件结构及其制作工艺，包括衬底，所述衬底上方形成有外延层，所述外延层的表面向下形成有柱区，所述外延层的表面注入形成有体区，所述体区位于柱区的上方，所述体区内形成源区；所述外延层上方设置有栅极，所述栅极的四周被包裹氧化层包裹，所述栅极的一侧边缘与柱区的边缘齐平，所述栅极的另一侧位于相邻柱区之间的外延层上方；所述体区延伸至栅极的下方，所述源区的一侧延伸至栅极的下方；所述体区的中轴线与柱区的中轴线不在同一水平位置上。本发明通过将栅极的尺寸减半，调整体区的设置位置使其与柱区非对称，能够提升器件的Rsp，减小Cgs和Cgd，提高开关速度，降低开关损耗，提升产品的电流短路能力。

Description

一种SJMOS器件结构及其制作工艺
技术领域
本发明涉及半导体技术领域，具体为一种SJMOS器件结构及其制作工艺。
背景技术
VDMOSFET(高压功率MOSFET)可以通过减薄漏端漂移区的厚度来减小导通电阻，然而，减薄漏端漂移区的厚度就会降低器件的击穿电压，因此在VDMOSFET中，提高器件的击穿电压和减小器件的导通电阻是一对矛盾。超结MOSFET(SJMOS)采用新的耐压层结构，利用一系列的交替排列的P型和N型半导体薄层，在较低反向电压下将P型N型区耗尽，实现电荷相互补偿，从而使N型区在高掺杂浓度下实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET导通电阻的理论极限；而超结MOSFET具有导通损耗低，栅极电荷低，开关速度快，器件发热小，能效高的优点，产品可广泛用于个人电脑、笔记本电脑、上网本或手机、照明(高压气体放电灯)产品以及电视机(液晶或等离子电视机)和游戏机等高端消费电子产品的电源或适配器。
目前，SJMOS器件的结构有待优化，其开关速度、电流短路能力和开关损耗还没有达到极致，通过结构的改进还能够提高其性能。
发明内容
本发明的目的之一在于提供一种SJMOS器件结构，通过将栅极的尺寸减半，调整体区的设置位置使其与柱区非对称，能够提升器件的Rsp，减小Cgs和Cgd，提高开关速度，降低开关损耗，提升产品的电流短路能力。
本发明的另一目的在于提供一种能够实现上述SJMOS器件结构的制作工艺。
为实现上述目的，本发明第一方面提供了一种SJMOS器件结构，包括衬底，所述衬底上方形成有外延层，所述外延层的表面向下形成有柱区，所述外延层的表面注入形成有体区，所述体区位于柱区的上方，所述体区内形成源区；所述外延层上方设置有栅极，所述栅极的四周被包裹氧化层包裹，所述栅极的一侧边缘与柱区的边缘齐平，所述栅极的另一侧位于相邻柱区之间的外延层上方；所述体区延伸至栅极的下方，所述源区的一侧延伸至栅极的下方；
所述体区的中轴线与柱区的中轴线不在同一水平位置上。
优选的，所述柱区与外延层形成多层柱区结构，所述多层柱区结构包括若干依次向上形成的层状结构，每一所述层状结构包括一子外延层和一子柱区，所述子柱区在子外延层的表面注入形成。
优选的，还包括金属层，所述金属层覆盖在器件表面，所述金属层与体区接触。
本发明第二方面提供了一种SJMOS的制作工艺，包括如下步骤：
步骤一：提供一衬底，在所述衬底上形成多层柱区结构，所述多层柱区结构包括柱区和外延层；
步骤二：在器件表面形成第一介电层以及位于第一介电层上方的栅极，所述第一介电层的一侧边缘与柱区的边缘齐平，所述第一介电层的另一侧位于相邻柱区之间的外延层上方；
步骤三：在器件表面注入并形成体区，所述体区覆盖柱区表面，所述体区延伸至第一介电层的下方；
步骤四：在器件表面注入并形成源区，所述源区位于体区内，所述源区的一侧延伸至第一介电层的下方；
步骤五：在器件表面形成阻挡层，所述阻挡层覆盖栅极；
步骤六：在柱区上方形成接触孔，并形成金属层。
优选的，步骤一具体为：
提供一衬底，在所述衬底上依次向上形成若干层状结构，每一所述层状结构包括一子外延层和一子柱区，所述子柱区在子外延层的表面注入形成；
若干所述层状结构形成后，对注入的子柱区进行热推进，所述子柱区扩散形成柱区，以在所述衬底上形成多层柱区结构。
优选的，步骤二具体为：
在器件表面形成覆盖其表面的第一氧化层以及位于第一氧化层上方的第一多晶硅层；
在所述第一多晶硅层上方设置第一掩膜并光刻，形成第一介电层，以及位于第一介电层上方的栅极，所述第一介电层的一侧边缘与柱区的边缘齐平，所述第一介电层的另一侧位于相邻柱区之间的外延层上方；
去除第一掩膜。
优选的，步骤三具体为：
设置第二掩膜，所述第二掩膜覆盖栅极和第一介电层；
在器件表面向下注入并形成体区，所述体区覆盖柱区表面，所述体区延伸至第一介电层的下方；
去除第二掩膜。
优选的，步骤四具体为：
设置第三掩膜，所述第三掩膜覆盖栅极和第一介电层；
在器件表面注入并形成源区，所述源区位于体区内，所述源区的一侧延伸至第一介电层的下方；
去除第三掩膜。
与现有技术相比，本发明具有如下有益效果：
本发明通过调整体区的设置位置使其与柱区非对称，能够提升器件的Rsp；将栅极的尺寸减半，够有效减小栅极与漏极之间的寄生电容，能够减能小Cgs和Cgd，提高开关速度，降低开关损耗；在一个元胞单元内，源区只设置在一边，能够提升产品的电流短路能力。
附图说明
图1为本发明实施例所公开的SJMOS器件结构的结构示意图；
图2A至图2K为本发明实施例所公开的SJMOS器件结构的制作工艺的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明实施例提供了一种SJMOS器件结构，包括衬底1，衬底1上方形成有外延层2，外延层2的表面向下形成有柱区3，外延层2的表面注入形成有体区4，体区4位于柱区3的上方，体区4内形成源区5；外延层2上方设置有栅极6，栅极6的四周被包裹氧化层7包裹，栅极6的一侧边缘与柱区3的边缘齐平，栅极6的另一侧位于相邻柱区3之间的外延层2上方；体区4延伸至栅极6的下方，源区5的一侧延伸至栅极6的下方；
如图2G所示，体区4的中轴线与柱区3的中轴线不在同一水平位置上。
如图2A所示，柱区3与外延层2形成多层柱区结构，多层柱区结构包括若干依次向上形成的层状结构8，每一层状结构8包括一子外延层9和一子柱区10，子柱区10在子外延层9的表面注入形成。本领域技术人员能够理解，柱区3也可以是形成沟槽后一次注入成型的。
SJMOS器件结构还包括金属层11，金属层11覆盖在器件表面，金属层11与体区4接触。
本发明实施例调整体区4的设置位置使其与柱区3非对称，能够提升器件的Rsp；将栅极6的尺寸减半，使得栅极6与漏极之间的寄生电容减小，减小了Cgs和Cgd，提高开关速度，降低开关损耗；在一个元胞单元内，源区只设置在一边，提升了产品的电流短路能力。
图2A至图2K示出了上述SJMOS器件结构的制作工艺，包括如下步骤：
S1：如图2A所示，提供一衬底1，在衬底1上依次向上形成若干层状结构8，位于下方的层状结构8形成后，再在其上方形成下一层状结构8。每一层状结构8包括一子外延层9和一子柱区10，子柱区10在子外延层9的表面注入形成。其中，依次形成层状结构8的过程为现有技术，在此不详述其具体过程。
S2：如图2B所示，若干层状结构8形成后，对注入的子柱区10进行热推进，子柱区10扩散形成柱区3，以在衬底1上形成多层柱区结构。
S3：如图2C所示，在器件表面形成覆盖其表面的第一氧化层13以及位于第一氧化层13上方的第一多晶硅层14。
S4：如图2D所示，在第一多晶硅层14上方设置第一掩膜15。
S5：如图2E所示，光刻形成第一介电层12，以及位于第一介电层12上方的栅极6，第一介电层12的一侧边缘与柱区3的边缘齐平，第一介电层12的另一侧位于相邻柱区3之间的外延层2上方；之后去除第一掩膜15。
S6：如图2F所示，设置第二掩膜16，第二掩膜16覆盖栅极6和第一介电层12。
S7：如图2G所示，在器件表面向下注入并形成体区4，体区4覆盖柱区3表面，体区4延伸至第一介电层12的下方，且不超出第一介电层12的边缘，以保证器件的功能性；体区4的中轴线与柱区3的中轴线不在同一水平位置上，之后去除第二掩膜16。从图2G的左侧的两条中轴线中可明显看出体区4的中轴线与柱区3的中轴线不在同一水平位置上。
S8：如图2H所示，设置第三掩膜17，第三掩膜17覆盖栅极6和第一介电层12。
S9：如图2I所示，在器件表面注入并形成源区5，源区5位于体区4内，源区5的一侧延伸至第一介电层12的下方。之后去除第三掩膜17。
S10：如图2J所示，在器件表面形成阻挡层18，阻挡层18覆盖栅极6，阻挡层18为氧化层。
S11：如图2K所示，在柱区3上方形成接触孔19，并形成金属层11，金属层11与体区4、源区5接触。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种SJMOS器件结构，其特征在于，包括衬底，所述衬底上方形成有外延层，所述外延层的表面向下形成有柱区，所述外延层的表面注入形成有体区，所述体区位于柱区的上方，所述体区内形成源区；所述外延层上方设置有栅极，所述栅极的四周被包裹氧化层包裹，所述栅极的一侧边缘与柱区的边缘齐平，所述栅极的另一侧位于相邻柱区之间的外延层上方；所述体区延伸至栅极的下方；
在一个元胞单元内，所述源区只设置在体区的一边，且所述源区的一侧延伸至栅极的下方；
所述体区的中轴线与柱区的中轴线不在同一水平位置上。
2.根据权利要求1所述的SJMOS器件结构，其特征在于，所述柱区与外延层形成多层柱区结构，所述多层柱区结构包括若干依次向上形成的层状结构，每一所述层状结构包括一子外延层和一子柱区，所述子柱区在子外延层的表面注入形成。
3.根据权利要求1所述的SJMOS器件结构，其特征在于，还包括金属层，所述金属层覆盖在器件表面，所述金属层与体区、源区接触。
4.一种SJMOS的制作工艺，其特征在于，包括如下步骤：
步骤一：提供一衬底，在所述衬底上形成多层柱区结构，所述多层柱区结构包括柱区和外延层；
步骤二：在器件表面形成第一介电层以及位于第一介电层上方的栅极，所述第一介电层的一侧边缘与柱区的边缘齐平，所述第一介电层的另一侧位于相邻柱区之间的外延层上方；
步骤三：在器件表面注入并形成体区，所述体区覆盖柱区表面，所述体区延伸至第一介电层的下方，且所述体区的中轴线与柱区的中轴线不在同一水平位置上；
步骤四：在器件表面注入并形成源区，所述源区位于体区内，所述源区的一侧延伸至第一介电层的下方；
步骤五：在器件表面形成阻挡层，所述阻挡层覆盖栅极；
步骤六：在柱区上方形成接触孔，并形成金属层，所述金属层与体区、源区接触。
5.根据权利要求4所述的SJMOS的制作工艺，其特征在于，步骤一具体为：
提供一衬底，在所述衬底上依次向上形成若干层状结构，每一所述层状结构包括一子外延层和一子柱区，所述子柱区在子外延层的表面注入形成；
若干所述层状结构形成后，对注入的子柱区进行热推进，所述子柱区扩散形成柱区，以在所述衬底上形成多层柱区结构。
6.根据权利要求4所述的SJMOS的制作工艺，其特征在于，步骤二具体为：
在器件表面形成覆盖其表面的第一氧化层以及位于第一氧化层上方的第一多晶硅层；
在所述第一多晶硅层上方设置第一掩膜并光刻，形成第一介电层，以及位于第一介电层上方的栅极，所述第一介电层的一侧边缘与柱区的边缘齐平，所述第一介电层的另一侧位于相邻柱区之间的外延层上方；
去除第一掩膜。
7.根据权利要求4所述的SJMOS的制作工艺，其特征在于，步骤三具体为：
设置第二掩膜，所述第二掩膜覆盖栅极和第一介电层；
在器件表面向下注入并形成体区，所述体区覆盖柱区表面，所述体区延伸至第一介电层的下方，且所述体区的中轴线与柱区的中轴线不在同一水平位置上；
去除第二掩膜。
8.根据权利要求4所述的SJMOS的制作工艺，其特征在于，步骤四具体为：
设置第三掩膜，所述第三掩膜覆盖栅极和第一介电层；
在器件表面注入并形成源区，所述源区位于体区内，所述源区的一侧延伸至第一介电层的下方；
去除第三掩膜。
CN202210424549.8A 2022-04-22 2022-04-22 一种sjmos器件结构及其制作工艺 Pending CN114864696A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210424549.8A CN114864696A (zh) 2022-04-22 2022-04-22 一种sjmos器件结构及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210424549.8A CN114864696A (zh) 2022-04-22 2022-04-22 一种sjmos器件结构及其制作工艺

Publications (1)

Publication Number Publication Date
CN114864696A true CN114864696A (zh) 2022-08-05

Family

ID=82632441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210424549.8A Pending CN114864696A (zh) 2022-04-22 2022-04-22 一种sjmos器件结构及其制作工艺

Country Status (1)

Country Link
CN (1) CN114864696A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1823423A (zh) * 2003-12-26 2006-08-23 罗姆股份有限公司 半导体装置及其制造方法
CN102738232A (zh) * 2011-04-08 2012-10-17 无锡维赛半导体有限公司 超结功率晶体管结构及其制作方法
CN104425598A (zh) * 2013-08-27 2015-03-18 上海华虹宏力半导体制造有限公司 非对称平面栅超级结金属氧化层半导体场效应晶体管及其制作方法
CN104779296A (zh) * 2015-04-24 2015-07-15 无锡同方微电子有限公司 一种非对称超结mosfet结构及其制作方法
CN105529365A (zh) * 2016-01-29 2016-04-27 上海华虹宏力半导体制造有限公司 超级结器件
CN106298868A (zh) * 2015-06-03 2017-01-04 北大方正集团有限公司 一种超结mosfet结构及其制备方法
CN110010694A (zh) * 2019-05-07 2019-07-12 无锡紫光微电子有限公司 一种高压多次外延型超结mosfet的结构及制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1823423A (zh) * 2003-12-26 2006-08-23 罗姆股份有限公司 半导体装置及其制造方法
CN102738232A (zh) * 2011-04-08 2012-10-17 无锡维赛半导体有限公司 超结功率晶体管结构及其制作方法
CN104425598A (zh) * 2013-08-27 2015-03-18 上海华虹宏力半导体制造有限公司 非对称平面栅超级结金属氧化层半导体场效应晶体管及其制作方法
CN104779296A (zh) * 2015-04-24 2015-07-15 无锡同方微电子有限公司 一种非对称超结mosfet结构及其制作方法
CN106298868A (zh) * 2015-06-03 2017-01-04 北大方正集团有限公司 一种超结mosfet结构及其制备方法
CN105529365A (zh) * 2016-01-29 2016-04-27 上海华虹宏力半导体制造有限公司 超级结器件
CN110010694A (zh) * 2019-05-07 2019-07-12 无锡紫光微电子有限公司 一种高压多次外延型超结mosfet的结构及制造方法

Similar Documents

Publication Publication Date Title
US8080858B2 (en) Semiconductor component having a space saving edge structure
CN102318045B (zh) 改良式击穿电压的边缘端点
US8324053B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
KR101930381B1 (ko) 전력 소자들을 위한 슈퍼정션 구조물 및 제조방법들
CN102270663B (zh) 具有超结结构的平面型功率mosfet器件及其制造方法
US9166042B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
WO2003094200A2 (en) Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
US9000516B2 (en) Super-junction device and method of forming the same
US20130113039A1 (en) Semiconductor device
CN110212018B (zh) 超结结构及超结器件
US8421147B2 (en) MOS transistor with elevated gate drain capacity
TWI384625B (zh) 提高蕭特基崩潰電壓且不影響金氧半導體-蕭特基整合裝置之裝置佈局及方法
WO2022088925A1 (zh) 一种npn三明治栅结构的沟槽mosfet器件
CN108091685A (zh) 一种提高耐压的半超结mosfet结构及其制备方法
CN106887451B (zh) 超结器件及其制造方法
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN216213471U (zh) 一种半导体功率器件结构
CN104779296A (zh) 一种非对称超结mosfet结构及其制作方法
CN202205755U (zh) 具有超结结构的平面型功率mosfet器件
CN114023821B (zh) 超级结器件及其制造方法
CN207896095U (zh) 一种双通道变掺杂ldmos器件
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法
CN108063159B (zh) 半导体功率器件的终端结构、半导体功率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220805