TWI384625B - 提高蕭特基崩潰電壓且不影響金氧半導體-蕭特基整合裝置之裝置佈局及方法 - Google Patents
提高蕭特基崩潰電壓且不影響金氧半導體-蕭特基整合裝置之裝置佈局及方法 Download PDFInfo
- Publication number
- TWI384625B TWI384625B TW098108576A TW98108576A TWI384625B TW I384625 B TWI384625 B TW I384625B TW 098108576 A TW098108576 A TW 098108576A TW 98108576 A TW98108576 A TW 98108576A TW I384625 B TWI384625 B TW I384625B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- schottky
- power device
- semiconductor power
- power transistor
- Prior art date
Links
- 230000015556 catabolic process Effects 0.000 title claims description 19
- 230000002708 enhancing effect Effects 0.000 title 1
- 210000000746 body region Anatomy 0.000 claims description 96
- 230000004888 barrier function Effects 0.000 claims description 66
- 239000004065 semiconductor Substances 0.000 claims description 49
- 239000007943 implant Substances 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 230000005669 field effect Effects 0.000 claims description 41
- 239000002019 doping agent Substances 0.000 claims description 34
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 230000037396 body weight Effects 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 claims 26
- PEJIFUMOLTWNOW-UHFFFAOYSA-N [B].N1C(C=C2N=C(C=C3NC(=C4)C=C3)C=C2)=CC=C1C=C1C=CC4=N1 Chemical compound [B].N1C(C=C2N=C(C=C3NC(=C4)C=C3)C=C2)=CC=C1C=C1C=CC4=N1 PEJIFUMOLTWNOW-UHFFFAOYSA-N 0.000 claims 1
- 210000004508 polar body Anatomy 0.000 claims 1
- 239000010410 layer Substances 0.000 description 50
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 36
- 229910001922 gold oxide Inorganic materials 0.000 description 18
- 230000000694 effects Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- -1 boron difluoride ions Chemical class 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000001994 activation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 235000015096 spirit Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本案為2006年4月29日申請號11/413,249之美國專利之延續案(CIP)，而申請號11/413,249專利為2005年2月11日申請號11/056,346之美國專利之延續案。本案將專利申請號11/413,249及11/056,346中所揭露之技術引為參考。
本發明係有關一種半導體功率裝置，特別是指一種提供具有蕭特基源極接點之金氧半場效電晶體(MOSFET)裝置之改良且新穎製造流程及裝置之配置，其具有高崩潰電壓以改善高頻功率切換、H橋電路(H-bridge)及同步整流應用，且不影響金氧半導體-蕭特基整合裝置之裝置佈局。
按，為了減少半導體功率裝置之功率消耗、增加切換速度，更致力於降低電阻與閘極電容，將蕭特基二極體整合於一如金氧半場效電晶體之半導體功率裝置中。第1A圖及第1B圖所示為標準的金氧半場效電晶體越過主體二極體而與蕭特基二極體整合之裝置，以改良一金氧半場效電晶體之性能。在金氧半場效電晶體效能之改良上可提高H橋及同步整流之應用效能，特別如第1A圖中所示，金氧半場效電晶體與接面能障控制蕭特基(Junction Barrier controlled Schottky,JBS)區域整合，被整合之接面能障控制蕭特基(JBS)可為一蕭特基二極體陣列及一P-N接面柵散置於複數蕭特基接點中。P-N接面會掐斷蕭特基接點下之通道區域，一旦到達臨界反向偏壓值時以抑制大量反向漏電流之形成。耗盡層(depletion layer)所產生之防護效應(shielding effect)亦可改善崩潰電壓，然而，串聯的電阻愈多會產生一個相反的關係(tradeoff)，此外，在接面能障控制蕭特基(JBS)中整合P-N接面會大量增加表面積，以實用性來考量的話，需減少全面蕭特基接點區域向前傳導。在此情況下，導通狀態之順向壓降會因為全面蕭特墓接點區域之減少而增加。在第1B圖所示為整合溝槽金氧半能障蕭特基(trench MOS barrier Schottky,TMBS)，此整合溝槽金氧半能障蕭特基係包括蕭特基二極體陣列穿插散置於金氧半溝槽中，且磊晶/漂移區域之平台部分多數帶電載子(majority charge carrier)間之電荷耦合以及溝槽隔離側壁之金屬會造成蕭特基接點之電場重新分配，改善崩潰電壓並減少反向漏電流。
美國第4675713號專利揭露一種利用源極蕭特基接面做為半導體功率裝置中本體接點之方法；美國第4,983,535號專利揭露一種生產耗盡型金氧半導體(DMOS)之製造方法，其係將源極與一耐火金屬蕭特基能障設置於本體區域之頂部。然而，這些裝置仍具有使用高能障高度金屬之限制性，裝置效能無法滿足現在應用關於減少阻抗及高驅動電流之需求。
第2圖所示為此發明之一種改良生產耗盡型金氧半導體，其具有改良的配置，特別是鄰近閘極溝槽且鄰接源極處設有一源極-本體接點溝槽，其透過沿著溝槽側壁之植入而產生一防止貫穿效應(anti-punch)。透過在源極-本體接點溝槽之底部沉積一高能障高度金屬以形成一整合蕭特基二極體，達到整合蕭特基接點之功能，更在高能障高度金屬上方覆蓋沉積一低能障高度金屬，以提供源極與本體之歐姆接點(ohmic contact)。如第2圖所示之生產耗盡型金氧半導體裝置提供之優點為將一蕭特基整合於每一晶胞中且不遺失晶粒主動區域(die active area)以形成如同較舊目標之蕭特基。然而，為達到在關閉狀態可容許之低漏電流所需求之高能障高度金屬，會同時沉積高能障高度金屬及低能障高度金屬以滿足蕭特基與源極-本體歐姆接點之需求，此為高成本之缺點。
此外，上述裝置配置如第1A圖、第1B圖及第2圖所示仍然侷限在P+型口袋區域之底部角落之崩潰易損性(breakdown vulnerability)，如第1C圖及第1D圖所示，本體型摻雜物(P+型口袋)之底部角落的崩潰易損性係由於P+型口袋區域底部角落旁邊之接面之一曲率的小半徑；更甚者，如第1D圖所示之摻雜物分佈曲線圖，其比較了第1C圖中沿著切線A-A’及B-B’之接面能障蕭特基P+型口袋區域及金氧半場效電晶體P型本體區域之曲線圖。
與此專利申請案相同發明人之另一第11/413,249號專利揭露一種改良半導體功率裝置，在第11/413,249號專利中所揭露之半導體功率裝置係與蕭特基二極體整合，以增加裝置之崩潰電壓，在不改變整與蕭特基二極體整合之金氧半場效電晶體裝置的效能之情況下，解決P+型口袋區域底部角落之崩潰易損性。半導體功率裝置更於蕭特基區域中形成複數接面能障控制蕭特基(JBS)整流器，此蕭特基區域係改良摻雜曲線以在不影響金氧半場效電晶體晶胞效能之前提下增加崩潰電壓。此外，接面能障控制蕭特基(JBS)整流器係實現於複數狹長方形之封閉晶胞、圓形封閉晶胞及六角形封閉晶胞之配置，且蕭特基區域中之接面能障控制蕭特基(JBS)整流器亦具有一最大蕭特基區域，其係在底部周圍之閘極運作(gate runner)形成蜂巢狀閘極指(gate finger)且不運作環繞晶粒之周圍閘極匯流排(peripheral gate bus)。多種配置的細節詳述於第11/413,249號專利中，此處引以為參考並部分用於下述本專利應用中。
如上所述，具有多種改良配置之整合蕭特基二極體之裝置需要一分離的蕭特基區域，此與主動晶胞區域完全不同之蕭特基區域製造過程繁雜，需要特定配置，而且分離之蕭特基區域亦需要大的晶粒尺寸用以整合半導體功率裝置之蕭特基二極體。
因此，本發明即提出一種半導體功率裝置之設計配置及製造方法，以有效克服上述之該等問題，具體架構及其實施方式將詳述於下。
本發明之主要目的在提供一種新式改良、與蕭特基二極體整合之半導體功率裝置，其係在每一晶胞中形成蕭特基接點，如同金氧半場效電晶體裝置之平面接點，以簡化製造流程並減少半導體功率裝置中一特殊蕭特基區域所需之區域空間。
本發明之另一目的在提供一種新式改良、與蕭特基二極體整合之半導體功率裝置，其係在每一晶胞中形成蕭特基接點，並利用硼或二氟化硼離子之一p型夏農(Shannon)植入物協調蕭特基二極體之漏電流，該硼或二氟化硼離子之離子流在2e11~1e13範圍之內且植入能量在10~80keV之間。
本發明之再一目的在提供一種新式改良、與蕭特基二極體整合之半導體功率裝置，其係在每一晶胞中形成蕭特基接點，其中裝置效能顯著提升主要原因為二極體之反向重獲特徵(reverse recovery characteristics)及，且矽效能被大幅改善。
本發明之又一目的在提供一種新式改良、與蕭特基二極體整合之半導體功率裝置，其係在缺口狀本體區域間之每一晶胞中形成蕭特基接點，其中，本體區塊區域係形成於蕭特基接點之邊緣，將高劑量本體摻雜物植入到蕭特基接點區域中，以確保形成於每一主動電晶體晶胞中之蕭特基二極體功能正常。
為達上述之目的，本發明提供一種半導體功率裝置，其包括一具有複數功率電晶體晶胞之主動晶胞區域(active cell area)，每一功率電晶體晶胞具有一平面蕭特基二極體，包括一蕭特基接面能障金屬(Schottky junction barrier metal)，其覆蓋在一缺口上方之區域，缺口將相鄰二功率電晶體晶胞之本體區域分隔，其中被分隔之本體區域更包括環繞蕭特基二極體之複數本體重摻雜區域，以提供調節每一功率電晶體晶胞中蕭特基二極體之一漏電流之功能。每一平面蕭特基二極體更包括位於一缺口中之一夏農植入物區域，缺口將相鄰二功率電晶體晶胞之本體區域分隔，以調節蕭特基二極體之一漏電流。每一功率電晶體晶胞更包括複數本體重摻雜區域，其係於被分隔之本體區域中，鄰接複數環繞蕭特基二極體之源極區域，以形成一接面能障蕭特基(junction barrier Schottky,JBS)口袋區域。
依據上述所言，本發明揭露一種半導體功率裝置之製造方法，以形成一具有複數功率電晶體晶胞之主動晶胞區域。首先以具有複數缺口之被分隔之複數本體區域在主動晶胞區域中形成功率電晶體晶胞，本體區域位於二相鄰之功率電晶體之間，本方法更包括一步驟，其係利用覆蓋一蕭特基接面能障金屬(Schottky junction barrier metal)於缺口上及被分隔之本體區域之間以在每一功率電晶體晶胞中形成一平面蕭特基二極體，使位於環繞蕭特基二極體之被分隔之本體區域上之一本體重摻雜區域可調節每一功率電晶體晶胞中蕭特基二極體之漏電流。在一實施例中，形成平面蕭特基二極體之步驟更包括完成一淺層夏農植入物以在二相鄰功率電晶體晶胞之分隔本體區域之間的缺口處形成一夏農植入物區域，調節蕭特基二極體之一漏電流。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
請參考第3A圖及第3B圖所示之接面能障蕭特基(junction barrier Schottky,JBS)區域以提供金氧半場效電晶體裝置之整流功能之側面剖視圖。第3A圖為一低劑量本體型摻雜物離子之空白植入物，對N通道金氧半場效電晶體裝置而言，可將濃度每平方公分5×1011
~5×1012
之硼離子以40~500KeV之能量植入到磊晶層中，較佳之能量為80~300KeV，本體型摻雜物離子之空白植入物係補償及降低磊晶層一部份之摻雜濃度以增加磊晶層之崩潰電壓。第3B圖中，本體摻雜物係在上升散佈溫度1000~1150度中1~3小時以使本體型摻雜物擴散到一比之後形成的金氧半場效電晶體本體區域為淺之深度。植入本體型摻雜物離子係補償一部份磊晶摻雜物，並在磊晶層中產生一N型區域，此並不影響金氧半場效電晶體之崩潰電壓或其他效能參數，因為P型植入物不會超出摻雜濃度及金氧半場效電晶體之P型本體區域界線，P型本體區域具有較高的本體型離子濃度。本體型摻雜植入物亦可在清乾淨蕭特基區域後，即在蕭特基結構氧化蝕刻之後進行摻雜植入；在此實施例中較傾向多重能量以在表面創造較寬且平坦之反向摻雜(counter-doped)n型區域，就如後續裝置製造以較低溫度步驟伸展P型摻雜區域。第3C圖所示為擴散前切線C-C’之摻雜物曲線圖，第3D圖為本體型摻雜物擴散流程後之摻雜物曲線圖。在擴散後，N型區域在沿著形成蕭特基接面能障之區域的垂直方向上係具有一較低且平坦變化之摻雜物，N型區域之較低磊晶摻雜濃度部分改良了N型區域之崩潰電壓。第3E圖所示為第3A圖及第3B圖之後金氧半場效電晶體上具有蕭特基接面區域之剖視圖，蕭特基接面能障外圍係環繞一輕摻雜N型摻雜物區域，而磊晶層之上方部分形成一N型區域，此區域之崩潰電壓因為較低之介質濃度而增加。更甚者，儘管跨越P+型蕭特基口袋區域之摻雜物曲線圖仍然很陡峭，但N型區域之低濃度確實可幫助減少穿過P+型或N型接面之電場，而蕭特基區域之全面崩潰電壓可因此增加。輕摻雜本體型摻雜植入物不會影響金氧半場效電晶體主動晶胞區域，因為此平台狀區域之摻雜物曲線圖不會被影響；配置在接面能障蕭特基區域之反向摻雜物區域具有一磊晶摻雜物濃度，其下降範圍從20~80百分比，而主動晶胞區域中之功率電晶體晶胞其效能參數不會被影響。
第4A圖所示為本發明中另一較佳實施例之剖視圖。一輕摻雜高能量P型摻雜離子之植入物之能量位階大約為240~360kev，其係完成於一接點植入物透過接點開口植入時。摻雜足夠輕以克服磊晶摻雜，例如每平方公分0.1~2×1012
硼離子，並足以創造如第4A圖所示之P-型或N-型接面，這些環繞P+型蕭特基口袋區域並設於磊晶層頂部表面旁邊之P-區域係足以提升接面能障蕭特基區域之崩潰電壓，而與此同時，高能量本體摻雜植入物之摻雜係足夠輕，例如1/10之本體質入物劑量，以維持金氧半場效電晶體裝置中除了如閥值電壓之蕭特基崩潰電壓之外都不被影響。第4B圖為在崩潰電壓調整植入物之後金氧半場效電晶體裝置沿著本體型摻雜物區域之垂直方向摻雜之曲線圖與金氧半場效電晶體本體區域之摻雜曲線圖之比較，如第4B圖所示，在蕭特基P+型口袋區域中P型摻雜物濃度之坡度具有巨大的變化，從陡峭轉變為平緩，此變化使跨越蕭特基口袋區域之P-N接面的電場銳減，更甚者，其更大幅減少邊緣電場(fringing electric field)，故，陡峭的摻雜物散佈及鋒利的轉角因過早的崩潰而被排除。
請參考第5A圖至第5k圖所示，其為一系列描述製造如第4A圖中所示之溝槽金氧半場效電晶體裝置之製造流程之剖視圖。在第5A圖中提供一溝槽遮罩(圖中未示)做為第一層遮罩以造出一氧化硬質遮罩206並接著移除之；請參考第5B圖，其完成一溝槽蝕刻流程以打開支撐在一基板205上之一磊晶層210上之複數溝槽209；在第5C圖中係在氧化蝕刻以將溝槽壁上被破壞的表面移除以平滑側壁，之後實現一犧牲氧化(sacrificial oxidation)；接著閘極氧化以長出一閘極氧化層215，一氧化層215係在溝槽中摻雜一多晶矽層220之後長出。在第5D圖中係實現一掩蓋多晶矽蝕刻背部之步驟以將多晶矽層220之背部蝕刻掉，多晶矽層220不使用遮罩進行蝕刻，直到蝕刻至氧化硬質遮罩206之頂表面下方為止；第5E圖中，硬質遮罩206在重新氧化之後被蝕刻掉，以在頂表面形成一氧化層225；第5F圖中提供一本體遮罩(圖中未示)，以依循擴散流程將本體摻雜物植入到本體區域中，並使本體區域230擴散到磊晶層210中；在第5G圖中提供一源極遮罩232以植入源極摻雜物，形成源極區域240；在第5H圖中以源極驅動將源極遮罩232移除，使環繞在本體區域230中之源極區域240擴散到磊晶層210中，接著，在金氧半場效電晶體裝置之頂部形成一低溫正交(low-temperature orthorhombic,LTO)且硼磷矽玻璃(Borophosphosilicate Glass,BPSG)之絕緣層245；在第51圖中提供一接點遮罩(圖中未示)以打開複數接點開口249，接著以大約每平方公分1~3×1013
植入一本體型重摻雜物，在蕭特基區域中形成接點-增大本體摻雜物區域250及複數接面能障蕭特基P+型口袋區域260；再將一低摻雜高能量P型摻雜物離子以約240~360kev之能量位階植入穿過接點開口249，以形成如第4A圖所示之環繞P+型口袋區域260之一輕摻雜本體區域270，此輕摻雜足夠輕以克服磊晶摻雜，例如每平方公分0.1~2×1012
硼離子，並足以創造一P-型或N-型接面。
第5J圖提供一蕭特基主動式遮罩(activation mask)以從蕭特基區域上將部分之絕緣層245移除；第5K圖中係在頂表面形成一金屬層280，並提供一金屬遮罩(圖中未示)以使金屬層形成一源極金屬280-S及一閘極金屬280-G，並接著形成一保護層(passivation layer)以完成金氧半場效電晶體裝置之製造流程。
接面能障蕭特基可形成於金氧半場效電晶體晶粒之一區域或複數區域中，亦可形成於一巨晶胞結構中，其中每一巨晶胞包含複數金氧半場效電晶體晶胞及一接面能障蕭特基區域，如第8圖所示，每一接面能障蕭特基區域更可在不同的佈局中形成複數接面能障蕭特基二極體。第6A圖為本發明一側面剖視圖，而第6B圖至第6E圖為本發明中接面能障蕭特基P+型口袋區域160之佈局的俯視圖，金氧半場效電晶體裝置中蕭特基能障接面區域上散置之P+型口袋區域係為不同的形狀，第6B圖至第6E圖所示中，蕭特基接面能障區域可形成狹長方形封閉晶胞、圓形封閉晶胞、及六角形封閉晶胞之配置。
第7圖為金氧半場效電晶體裝置300之俯視圖，其中蕭特基區域以環繞晶粒之非運作周圍閘極匯流排及蜂巢狀閘極指282-G在底部周圍閘極之運作來最大化。請參考第8圖中金氧半場效電晶體裝置之俯視圖，其中蕭特基區域係形成於一巨晶胞結構中；第8A圖為一金氧半場效電晶體主動晶胞之封閉晶胞佈局，其中每一顆被溝槽環繞之金氧半場效電晶體晶胞係具有一蕭特基接點區域，該蕭特基接點區域被一做為蕭特基口袋區域之P+型摻雜區域所環繞，由於其具有循環對稱性，因此可將一金氧半場效電晶體晶胞定義為被溝槽環繞或是在溝槽中間(在剖視圖中可輕易理解)。
請參考第9圖，其為依據本發明第10A圖至第10J圖所示之流程而製造出之金氧半場效電晶體裝置之側面剖視圖。金氧半場效電晶體裝置100可為一如第8A圖所示之封閉晶胞結構，金氧半場效電晶體裝置100形成於一半導體基板105上以支撐一磊晶層110，磊晶層110之底部表面作用為一汲極電極；金氧半場效電晶體裝置100包括設於閘極氧化層115中之複數溝槽閘極120，更包括設於邊界區域(termination area)之複數本體區域125及設於主動晶胞區域中之有缺口之本體區域125’，本體區域125及缺口本體區域125’在溝槽閘極120之外圍且缺口本體區域125’將源極區域130包覆在裡面。一絕緣層135覆蓋接點開口之頂表面以形成源極接點金屬層160-S及缺口金屬160-G，源極接點金屬層160-S接觸源極區域130及缺口本體區域125’之部分形成一蕭特基接點，其係在金屬層及位在缺口本體區域125’之間的底層半導體之間。金氧半場效電晶體裝置100更包括做為本體摻雜接點區域之重摻雜本體區域145，其位於源極區域130之外緣及缺口本體區域125’之外緣之間；重摻雜本體區域145更具有環繞在蕭特基二極體外圍之重摻雜蕭特基口袋區域之作用，以形成接面能障控制蕭特基(Junction Barrier Controlled Schottky,JBS)。在一實施例中，重摻雜本體區域145從源極區域130之外緣延伸至缺口本體區域125’之外緣；在另一實施例中，重摻雜本體區域145係直接設於源極區域130之外緣旁、本體區域125’內，並延伸到接近缺口本體區域125’外緣及缺口本體區域125’之間的缺口旁邊，但並未到達本體區域125’外緣。在缺口本體區域125’外緣之本體型輕摻雜係環繞重摻雜蕭特基口袋區域145，其可改善接面能障蕭特基區域中之崩潰電壓；重摻雜本體區域145係延伸至較源極區域更深之深度，以透過其功能提供防止貫穿效應(anti-punch)使裝置更堅固。蕭特基接點區域150更可包括一能障高度調節層(barrier height adjustment layer)，其以夏農植入物(Shannon implant)形成於缺口本體區域125’之間的開口區域中，用以調節蕭特基二極體之漏電流。閘極金屬160-G接觸溝槽閘極120之邊界區域，其中所有的溝槽閘極包括主動晶胞區域中之溝槽閘極120皆在充滿多晶矽閘極材料之半導體基板中透過溝槽開口互相內部連接；金氧半場效電晶體裝置100更包括一保護層170以在源
極金屬160-S之頂表面暴露出之部分覆蓋上缺口金屬(gap metal)並準備表面連接。
請參考第10A圖至第10J圖所示，其為一系列描述製造如第9圖中所示之溝槽金氧半場效電晶體裝置之製造流程之剖視圖。在第10A圖中提供一溝槽遮罩(圖中未示)依照閘極氧化形成之流程打開複數溝槽，以形成閘極氧化層315，並在溝槽中填充多晶矽，以在半導體基板305所支撐之一磊晶層310中形成複數溝槽閘極320；提供一做為本體遮罩之光阻層321以完成本體摻雜物植入，形成環繞溝槽閘極320之本體區域325；本體遮罩之配置特別是在當本體區域325被植入延伸連續到閘極320之間邊界區域旁邊時，主動晶胞區域內之本體區域325’中僅直接植入到溝槽閘極320間之中間部分的一缺口所鄰接之溝槽閘極320。在第10B圖中，將本體遮罩321移除並完成一本體擴散作業以將本體區域325及325’擴散，在主動晶胞區域中本體區域325’之間仍具有缺口。一可選本體型植入物可被植入並擴散如第3A圖至第3B圖所示之流程，且不需要遮罩便可在本體區域形成之前創造如第3D圖所示之摻雜曲線圖。
第10C圖中提供一源極遮罩326以實行一源極植入物以形成被本體區域325’環繞包圍之源極區域330，接著，移除源極遮罩326並提供一上升溫度以活化源極區域330；第10D圖中所示為一摻雜硼磷矽玻璃(Borophosphosilicate Glass,BPSG)流程，以在裝置之頂表面形成覆蓋之一絕緣層335；在第10E圖中提供一接點遮罩(圖中未示)以打開特殊配置之接點開口，在邊界區域中之溝槽閘極320上方有接點開口340-G，而在該處形成閘極金屬接點，在源極/本體區域上方則形成有源極/本體接點開口340-SB；提供一重摻雜本體接點植入物以在源極區域330及本體區域325’之外緣之間形成接點摻雜區域345；此源極/本體接點開口340-SB更有一種配置，其中之接點植入物摻雜區域345不要延伸到本體區域325’之外緣。複數植入物以不同之能量階層形成一深度重摻雜本體植入物而沒有過多側面擴張。在一實施例
中，重摻雜本體植入物係先以能量階層40~80kev、每平方公分1~3E15之二氟化硼執行一第一植入，接著以能量階層40~80kev、每平方公分1~3E15之硼離子執行一第二植入；在另一實施例中，僅以能量階層40~120kev、每平方公分1~5E15單一植入二氟化硼。在第10F圖中，將接點遮罩(圖中未示)移除，並利用一接點植入物活化流程依據植入狀態及活化溫度在800~1100度之溫度經過30秒~30分鐘。將接點植入活化之較佳方法為使用快速熱處理(rapid thermal process,RTP)以將側面擴散最小化。
在第10G圖中提供一蕭特基遮罩342以進行氧化蝕刻，將絕緣層335從本體區域325’之缺口之間的頂表面上移除，接著淺夏農摻雜植入物以具有2e11~1e13範圍、植入強度為10~80keV之離子流的硼離子或二氟化硼離子實現，淺離子植入處理係在本體區域325’之間的磊晶層310頂部形成一夏農植入物區域350，其作用如同每一主動金氧半場效電晶體晶胞中之一蕭特基能障高度調節層。在第10H圖中將蕭特基遮罩342移除並摻雜一金屬來提供一金屬遮罩(圖中未示)以在閘極金屬360-G中形成金屬層，且源極/本體金屬360-S與源極區域330、本體區域325’及接點重摻雜區域345直接接觸，旁邊則是源極及淺夏農植入物區域350。在第10I圖中，在整個裝置之表面上設一保護層370，並在第10J圖中提供一保護層(圖中未示)以移除部分之保護層370，暴露出源極金屬360-S。
綜上所述，本發明揭露一半導體功率裝置，此半導體功率裝置包括一具有複數功率電晶體晶胞之主動晶胞區域，每一功率電晶體晶胞具有一蕭特基二極體，其更包括一蕭特基接面能障金屬(Schottky junction barrier metal)，其位於一缺口中之一夏農植入物區域上，缺口將相鄰二功率電晶體晶胞之本體區域分隔，以調節蕭特基二極體之一漏電流。在另一實施例中，半導體功率裝置更包括複數本體重摻雜區域，其係於被分隔之本體區域中，鄰接複數環繞蕭特基二極體之源極區域，以形成一接面能障蕭特基(junction barrier Schottky,JBS)
口袋區域。再一實施例中，每一本體重摻雜區域外更環繞做為被分隔之本體區域的一部份之一本體輕摻雜區域，以改善接面能障蕭特基(JBS)口袋區域之崩潰(breakdown)又一實施例中，被分隔之本體區域更包括一重摻雜本體區域，其係沿著本體區域之底部延伸，以提供穿過半導體功率裝置之一防止貫穿效應(anti-punch)，提高裝置穩固性。又一實施例中，每一功率電晶體晶胞更包括複數本體重摻雜區域，其係於被分隔之本體區域中鄰接源極區域，源極區域係延伸到本體區域之外緣，以環繞蕭特基二極體形成一接面能障蕭特基(junction barrier Schottky,JBS)區域。又一實施例中，每一功率電晶體晶胞更包括複數本體重摻雜區域，其係於被分隔之本體區域中鄰接源極區域，源極區域係延伸到在本體區域中但在外緣旁邊之一區域，以環繞蕭特基二極體形成一接面能障蕭特基(junction barrier Schottky,JBS)區域。又一實施例中，夏農植入物區域中包括一硼夏農植入物區域。
唯以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍。故即凡依本發明申請範圍所述之特徵及精神所為之均等變化或修飾，均應包括於本發明之申請專利範圍內。
100‧‧‧金氧半場效電晶體裝置
105‧‧‧基板
110‧‧‧磊晶層
115‧‧‧閘極氧化層
120‧‧‧溝槽閘極
125、125’‧‧‧本體區域
130‧‧‧源極區域
135‧‧‧絕緣層
145‧‧‧重摻雜本體區域、重摻雜蕭特基口袋區域
150‧‧‧蕭特基接點區域
160‧‧‧接面能障蕭特基P+型口袋區域
160-S‧‧‧源極接點金屬層
160-G‧‧‧缺口金屬
170‧‧‧保護層
205‧‧‧基板
206‧‧‧氧化硬質遮罩
209‧‧‧溝槽
210‧‧‧磊晶層
215‧‧‧閘極氧化層
220‧‧‧多晶矽層
225‧‧‧氧化層
230‧‧‧本體區域
232‧‧‧源極遮罩
240‧‧‧源極區域
245‧‧‧絕緣層
249‧‧‧接點開口
250‧‧‧本體摻雜區域
260‧‧‧接面能障蕭特基P+型口袋區域
270‧‧‧輕摻雜本體區域
280‧‧‧金屬層
280-S‧‧‧源極金屬
280-G‧‧‧閘極金屬
282-G‧‧‧閘極指
285‧‧‧保護層
300‧‧‧金氧半場效電晶體裝置
305‧‧‧基板
310‧‧‧磊晶層
315‧‧‧閘極氧化層
320‧‧‧溝槽閘極
321‧‧‧光阻層、本體遮罩
325、325’‧‧‧本體區域
326‧‧‧源極遮罩
330‧‧‧源極區域
335‧‧‧絕緣層
340-G‧‧‧接點開口
340-SB‧‧‧源極/本體接點開口
340-SG‧‧‧源極/閘極接點開口
342‧‧‧蕭特基遮罩
345‧‧‧接點植入物摻雜區域
350‧‧‧夏農植入物區域(Shannon implant ragion)
360-G‧‧‧閘極金屬
360-S‧‧‧源極金屬
370‧‧‧保護層
第1A圖為先前技術中傳統溝槽金氧半場效電晶體功率裝置與一整合接面能障控制蕭特基區域之剖視圖。
第1B圖為先前技術中另一傳統溝槽金氧半場效電晶體功率裝置與一整合溝槽金氧半導體能障控制蕭特基(Trench MOS Barrier controlled Schottky,TMBS)之剖視圖。
第1C圖為先前技術中傳統溝槽金氧半場效電晶體功率裝置與一在本體型摻雜物(P+型口袋)區域底部角落上具有崩潰易損點之整合接面能障控制蕭特基區域之剖視圖。
第1D圖為第1A圖及第1B圖之P+型口袋區域及金氧半場效電晶體本體區域之切線部位之摻雜濃度曲線圖，以示崩潰易損性。
第2圖為與本發明同發明人之共同申請案中之改良式生產耗盡型金氧半導體之剖視圖。
第3A圖及第3B圖為本發明中金氧半場效電晶體裝置在擴散前及擴散後之側面剖視圖。
第3C圖及第3D圖為本發明中金氧半場效電晶體裝置在輕度本體型摻雜物擴散步驟前後之摻雜物曲線圖。
第3E圖為本發明之金氧半場效電晶體之側面剖視圖，其係改良具有金氧半導體平台區域之蕭特基區域的崩潰電壓。
第4A圖為本發明中可改良崩潰電壓之間隔之金氧半場效電晶體之剖視圖，而第4B圖為第4A圖之摻雜物曲線圖。
第5A圖至第5K圖為一系列描述製造如第4A圖中所示之溝槽金氧半場效電晶體裝置之製造流程之剖視圖。
第6A圖接面能障蕭特基(JBS)整流器之側面剖視圖，而第6B圖至第6E圖為接面能障蕭特基整流器為狹長方形封閉晶胞、圓形封閉晶胞及六角形封閉晶胞配置之俯視圖。
第7圖為金氧半場效電晶體裝置之俯視圖，其中蕭特基區域以環繞晶粒之非運作周圍閘極匯流排及蜂巢狀閘極指在底部周圍閘極之運作來最大化。
第8圖為金氧半場效電晶體裝置之俯視圖，其中蕭特基區域形成在一巨晶胞結構中。
第8A圖為金氧半場效電晶體裝置之俯視圖，其中蕭特基區域形成於每一金氧半場效電晶體晶胞結構中。
第9圖為本發明中將金氧半場效電晶體整合於一蕭特基之每一晶胞中之剖視圖。
第10A圖至第10J圖為一系列描述製造如第9圖中所示之溝槽金氧半場效電晶體裝置之製造流程之剖視圖。
100．．．金氧半場效電晶體裝置
105．．．基板
110．．．磊晶層
115．．．閘極氧化層
120．．．溝槽閘極
125、125’．．．本體區域
130．．．源極區域
135．．．絕緣層
145．．．重摻雜本體區域
150．．．蕭特基接點區域
160-S．．．源極接點金屬層
160-G．．．缺口金屬
170．．．保護層
Claims (18)
- 一種半導體功率裝置，其包括一具有複數功率電晶體晶胞之主動晶胞區域(active cell area)，該半導體功率裝置包括：每一該功率電晶體晶胞具有一蕭特基二極體與複數本體重摻雜區域，該蕭特基二極體包括位於一夏農植入物區域(Shannon implant region)上之一蕭特基接面能障金屬(Schottky junction barrier metal)，該蕭特基二極體具有一缺口將相鄰二功率電晶體晶胞之本體區域分隔，以調節該蕭特基二極體之一漏電流，該些本體重摻雜區域係於被分隔之該本體區域中鄰接源極區域，並從該源極區域延伸到在該本體區域中，未接觸且靠近在其外緣之一區域，以環繞該蕭特基二極體形成一接面能障蕭特基(junction barrier Schottky,JBS)區域。
- 如申請專利範圍第1項所述之半導體功率裝置，其中每一該本體重摻雜區域外更環繞做為被分隔之該本體區域的一部份之一本體輕摻雜區域，以改善該接面能障蕭特基(JBS)口袋區域之崩潰(breakdown)。
- 如申請專利範圍第2項所述之半導體功率裝置，其中被分隔之該本體區域更包括一重摻雜本體區域，其係沿著該本體區域之底部延伸，以提供穿過該半導體功率裝置之一防止貫穿效應(anti-punch)，提高一裝置穩固性。
- 如申請專利範圍第1項所述之半導體功率裝置，其中該夏農植入物區域中包括一硼夏農植入物區域。
- 如申請專利範圍第1項所述之半導體功率裝置，更包括：一磊晶層，其係覆蓋於一基板上，該磊晶層包括位於該磊晶層之一頂部之一減少磊晶摻雜物部分，以形成蕭特基接面能障。
- 一種半導體功率裝置，其包括一具有複數功率電晶體晶胞之主動晶胞區域(active cell area)，該半導體功率裝置包括：每一該功率電晶體晶胞具有一平面蕭特基二極體，包括一蕭特基接 面能障金屬(Schottky junction barrier metal)，其覆蓋在一缺口上方之區域，該缺口將相鄰二功率電晶體晶胞之本體區域分隔，其中被分隔之該本體區域更包括環繞該蕭特基二極體之複數本體重摻雜區域，以提供調節每一該功率電晶體晶胞中該蕭特基二極體之一漏電流之功能，該些本體重摻雜區域係於被分隔之該本體區域中鄰接源極區域，並從該源極區域延伸到在該本體區域中，未接觸且靠近其外緣之一區域，以環繞該蕭特基二極體形成一接面能障蕭特基(junction barrier Schottky,JBS)區域。
- 如申請專利範圍第6項所述之半導體功率裝置，其中每一該平面蕭特基二極體更包括位於一缺口(gap)中之一夏農植入物區域，該缺口將相鄰二功率電晶體晶胞之本體區域分隔，以調節該蕭特基二極體之一漏電流。
- 如申請專利範圍第6項所述之半導體功率裝置，其中每一該本體重摻雜區域外更環繞一做為被分隔之該本體區域的一部份之本體輕摻雜區域，以改善該接面能障蕭特基(JBS)口袋區域之崩潰(breakdown)。
- 如申請專利範圍第8項所述之半導體功率裝置，其中被分隔之該本體區域更包括一重摻雜本體區域，其係位於該本體區域之底部旁邊，以提供穿過該半導體功率裝置之一防止貫穿效應(anti-punch)，提高一裝置穩固性。
- 如申請專利範圍第7項所述之半導體功率裝置，其中該夏農植入物區域包括一硼夏農植入物區域。
- 如申請專利範圍第7項所述之半導體功率裝置，更包括：一磊晶層，其係覆蓋於一基板上，該磊晶層中垂直方式區域上之摻雜物較低且平坦變化，以形成蕭特基接面能障。
- 如申請專利範圍第6項所述之半導體功率裝置，其中該半導體功率裝置包括一金氧場效電晶體(MOSFET)功率裝置。
- 一種半導體功率裝置，包括： 一磊晶層，其係覆蓋於一基板上，該磊晶層中垂直方式區域上之摻雜物較低且平坦變化；以及一具有複數功率電晶體晶胞之主動晶胞區域(active cell area)，每一該功率電晶體晶胞具有一平面蕭特基二極體與複數本體重摻雜區域，該平面蕭特基二極體包括一蕭特基接面能障金屬(Schottky junction barrier metal)，其覆蓋在一缺口上方之區域，該缺口將相鄰二功率電晶體晶胞之本體區域分隔，其中被分隔之該本體區域更提供調節每一該功率電晶體晶胞中該蕭特基二極體之一漏電流之功能，該些本體重摻雜區域係於被分隔之該本體區域中鄰接源極區域，並從該源極區域延伸到在該本體區域中，未接觸且靠近其外緣之一區域，以環繞該蕭特基二極體形成一接面能障蕭特基(junction barrier Schottky,JBS)區域。
- 如申請專利範圍第13項所述之半導體功率裝置，其中每一該平面蕭特基二極體更包括位於一缺口中之一夏農植入物區域，該缺口將相鄰二功率電晶體晶胞之本體區域分隔，以調節該蕭特基二極體之一漏電流。
- 一種半導體功率裝置，包括一具有複數功率電晶體晶胞之主動晶胞區域，其中：每一該功率電晶體晶胞具有一平面蕭特基二極體，其包括一蕭特基接面能障金屬(Schottky junction barrier metal)覆蓋區域，其係以在本體區域中之一本體重摻雜區域環繞；一源極區域，摻雜在該本體區域中並環繞該本體重摻雜區域，該本體重摻雜區域鄰接該源極區域，並從該源極區域延伸到在該本體區域中，未接觸且靠近其外緣之一區域，以環繞該蕭特基二極體形成一接面能障蕭特基(junction barrier Schottky,JBS)區域；一溝槽，環繞該源極區域及該本體區域。
- 一種半導體功率裝置之製造方法，以形成一具有複數功率電晶體晶胞之主動晶胞區域，包括下列步驟： 以具有複數缺口之被分隔之複數本體區域在該主動晶胞區域中形成該功率電晶體晶胞，該本體區域位於二相鄰之功率電晶體之間，並利用覆蓋一蕭特基接面能障金屬(Schottky junction barrier metal)於該缺口上及被分隔之該本體區域之間以在每一該功率電晶體晶胞中形成一平面蕭特基二極體，使位於環繞該蕭特基二極體之被分隔之該本體區域上之一本體重摻雜區域可調節每一該功率電晶體晶胞中該蕭特基二極體之漏電流。
- 如申請專利範圍第15項所述之半導體功率裝置，其中形成該平面蕭特基二極體之步驟更包括一步驟，其係完成一淺層夏農植入物以在二相鄰功率電晶體晶胞之被分隔的該本體區域之間之該缺口處形成一夏農植入物區域，調節該蕭特基二極體之一漏電流。
- 如申請專利範圍第16項所述之半導體功率裝置之製造方法，其中形成該平面蕭特基二極體之步驟更包括一步驟，其係完成一反向摻雜植入物(counter doped implant)以沿著一磊晶層頂部之一垂直方向形成一較低且平滑變化之摻雜物之區域，形成蕭特基接面能障。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/217,092 US7952139B2 (en) | 2005-02-11 | 2008-06-30 | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201001705A TW201001705A (en) | 2010-01-01 |
| TWI384625B true TWI384625B (zh) | 2013-02-01 |
Family
ID=41514201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098108576A TWI384625B (zh) | 2008-06-30 | 2009-03-17 | 提高蕭特基崩潰電壓且不影響金氧半導體-蕭特基整合裝置之裝置佈局及方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (2) | CN101621062B (zh) |
| TW (1) | TWI384625B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456622B (zh) * | 2010-10-29 | 2013-10-09 | 上海宏力半导体制造有限公司 | 一种沟道式mos势垒肖特基沟槽制备方法 |
| US8754472B2 (en) * | 2011-03-10 | 2014-06-17 | O2Micro, Inc. | Methods for fabricating transistors including one or more circular trenches |
| US20130001699A1 (en) * | 2011-06-29 | 2013-01-03 | Sinopower Semiconductor, Inc. | Trench junction barrier schottky structure with enhanced contact area integrated with a mosfet |
| CN102945806B (zh) * | 2012-09-27 | 2018-06-22 | 上海集成电路研发中心有限公司 | 集成肖特基二极管的mos器件的制造方法 |
| KR102046663B1 (ko) | 2013-11-04 | 2019-11-20 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 제조방법 |
| CN104078517B (zh) * | 2014-07-22 | 2017-05-10 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基半导体器件 |
| CN105304708B (zh) * | 2014-07-31 | 2019-04-26 | 瀚薪科技股份有限公司 | 碳化硅半导体元件 |
| CN115954358B (zh) * | 2023-03-14 | 2023-05-26 | 合肥晶合集成电路股份有限公司 | 一种半导体装置的制造方法及半导体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4646115A (en) * | 1983-12-20 | 1987-02-24 | U.S. Philips Corporation | Semiconductor devices having field-relief regions |
| US6921957B2 (en) * | 2002-02-21 | 2005-07-26 | Pyramis Corporation | Low forward voltage drop schottky barrier diode and manufacturing method therefor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4063964A (en) * | 1976-12-27 | 1977-12-20 | International Business Machines Corporation | Method for forming a self-aligned schottky barrier device guardring |
| US6838722B2 (en) * | 2002-03-22 | 2005-01-04 | Siliconix Incorporated | Structures of and methods of fabricating trench-gated MIS devices |
| US7436022B2 (en) * | 2005-02-11 | 2008-10-14 | Alpha & Omega Semiconductors, Ltd. | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout |
-
2009
- 2009-03-17 TW TW098108576A patent/TWI384625B/zh active
- 2009-06-26 CN CN2009101498992A patent/CN101621062B/zh active Active
- 2009-06-26 CN CN201210259939.0A patent/CN102751317B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4646115A (en) * | 1983-12-20 | 1987-02-24 | U.S. Philips Corporation | Semiconductor devices having field-relief regions |
| US6921957B2 (en) * | 2002-02-21 | 2005-07-26 | Pyramis Corporation | Low forward voltage drop schottky barrier diode and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101621062B (zh) | 2012-09-19 |
| CN101621062A (zh) | 2010-01-06 |
| CN102751317A (zh) | 2012-10-24 |
| CN102751317B (zh) | 2015-02-11 |
| TW201001705A (en) | 2010-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8105895B2 (en) | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout | |
| US7436022B2 (en) | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout | |
| US8110869B2 (en) | Planar SRFET using no additional masks and layout method | |
| US8324053B2 (en) | High voltage MOSFET diode reverse recovery by minimizing P-body charges | |
| US8836015B2 (en) | Planar SRFET using no additional masks and layout method | |
| US7514322B2 (en) | Shielded gate field effect transistor | |
| TWI384625B (zh) | 提高蕭特基崩潰電壓且不影響金氧半導體-蕭特基整合裝置之裝置佈局及方法 | |
| US8829614B2 (en) | Integrated Schottky diode in high voltage semiconductor device | |
| US9166042B2 (en) | High voltage MOSFET diode reverse recovery by minimizing P-body charges | |
| US9093521B2 (en) | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout | |
| US20210057556A1 (en) | Igbt devices with 3d backside structures for field stop and reverse conduction | |
| JP2009531836A (ja) | 集積化ショットキーダイオードに設けられた高密度トレンチとその製造方法 | |
| US9455249B2 (en) | Planar srfet using no additional masks and layout method |